【課題】ハードウェア実装コストの増大をできるだけ抑えながら、マルチプロセッサシステムにおける複数のプロセッサコアに対応する各キャッシュメモリ間でのデータ転送を高速化する。
【解決手段】本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 （もっと読む）

【課題】ローカル変更ビットを使用してデータ・ラインのインストール状態を指示する方法を提供すること。
【解決手段】マルチプロセッサ・システムは複数の個別のプロセッサを備え、各プロセッサは関連するＬ１キャッシュを備える。また、マルチプロセッサ・システムは、少なくとも１つの共有主メモリと、少なくとも１つの共有Ｌ２キャッシュを備える。本明細書に記載の方法は、データ・ラインをＬ２キャッシュに書き込む方法に関し、ローカル変更ビットを使用してデータ・ラインのインストール状態を指示するステップを含む。 （もっと読む）

【課題】改善されたキャッシュ・コヒーレント・データ処理システム、データ処理の方法の提供。
【解決手段】少なくとも第１および第２コヒーレンシ・ドメインが含まれる。第１コヒーレンシ・ドメインは、ブロードキャストされるフラッシュ動作を受信する。フラッシュ動作は、ターゲット・メモリ・ブロックのターゲット・アドレスを指定する。第１コヒーレンシ・ドメインは、フラッシュ動作に関する組合せ応答も受信する。第１コヒーレンシ・ドメインでの組合せ応答の受信に応答して、その組合せ応答が、ターゲット・メモリ・ブロックのキャッシュ・コピーがデータ処理システム内に残っている可能性があることを示すかどうかの判定が行われ、可能性があることを示すと判定されたことに応答して、ターゲット・メモリ・ブロックが第１コヒーレンシ・ドメインの外部でキャッシュされることを示すように、ドメイン・インジケータが更新される。 （もっと読む）

【課題】 データの部分が、低速メイン・メモリに格納され、１つ又は複数のプロッセサと該メイン・メモリとの間の高速メモリに転送されるキャッシングを提供すること。
【解決手段】 データの部分が、低速メイン・メモリに格納され、１つ又は複数のプロッセサと該メイン・メモリとの間の高速メモリに転送されるキャッシングである。キャッシュは、個々のキャッシュ・システムが、他の関連したキャッシュ・システムに通信するか又はこうしたキャッシュ・システムに問い合わせを行い、所定のキャッシュ位置におけるデータの修正又は取得時に、或いはその前に、該キャッシュ・システムが所定のキャッシュ位置のコピーを含むかどうかを判断するというものである。キャッシュは、特定の記憶位置に格納されたデータを置き換えることができる時点を判断するための備えをさらに含む。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、コヒーレンシの保障と処理速度の向上を両立させる。
【解決手段】複数のセルＣ１〜Ｃｎは、リクエストセルＣＲと、ホームセルＣＨと、オーナーセルＣＯとを含む。ホームセルＣＨのメインメモリ５に記憶された対象データの最新版は、オーナーセルＣＯのキャッシュメモリ７に格納されている。リクエストセルＣＲは、その対象データに対するリードリクエストをホームセルＣＨに発行する。ホームセルＣＨは、そのリードリクエストに応答して、スヌープリクエストをオーナーセルＣＯに発行する。オーナーセルＣＯは、そのスヌープリクエストに応答して最新データをリクエストセルＣＲに直接送信する。ホームセルＣＨは、オーナーセルＣＯからのリプライライトバックをリクエストセルＣＲからのリクエストライトバックよりも後に受信した場合、そのリプライライトバックを破棄する。 （もっと読む）

【課題】 改善されたマルチプロセッサ・システムおよび方法を提供すること。
【解決手段】 キャッシュ・データのためのスーパーセット・ディレクトリと、コヒーレンシ管理のみのためのサブセット・ディレクトリを含む、デュアル・システム・キャッシュ・ディレクトリ構造体が提供される。スーパーセット・ディレクトリとサブセット・ディレクトリは実質的に等しいサイズを有し、全体としてプロセッサ・キャッシュのディレクトリ・エントリのすべてを格納するのに十分なサイズを有することが好ましい。スーパーセット・ディレクトリのみが、プロセッサによってアクセスされたデータの最新の断片をバックアップするようにシステム・キャッシュ・データをホストし、サブセット・ディレクトリは、削除されたラインと、そのデータを使用しているプロセッサのアドレスを含むアドレスのみを維持する。システム・キャッシュ・データによってバックアップされるディレクトリだけが、システム・キャッシュ・データ・ヒットのために評価される。 （もっと読む）

【課題】この発明は、ディスク状記録媒体に不揮発性メモリをキャッシュとして情報の記録を行なうものにおいて、省電力化を図り、高速でかつ信頼性の高い情報の書き込み及び読み出し動作を実現することができ、しかも、ユーザにとっての取り扱いを便利にし得るようにした情報記録装置及びその制御方法を提供することを目的としている。
【解決手段】コマンドが入力される入力手段（２１）と、ディスク状記録媒体（１４）と、ディスク状記録媒体（１４）に対するキャッシュメモリとなる不揮発性メモリ（１５）と、入力手段（２１）に入力されたフラッシュコマンドに基づいて、不揮発性メモリ（１５）に記録されている情報をディスク状記録媒体（１４）に移動して、不揮発性メモリ（１５）内に空き領域を作成することを行なう制御手段（１６）とを備える。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、ブロードキャストスヌープ方式ではスヌープ結果の集計がボトルネックとなり、ディレクトリ方式では他ノードにキャッシュされているケースでレイテンシが遅くなる。
【解決手段】スヌープとキャッシュコピータグの情報を使ってメモリアクセスレイテンシの短縮を図る。自ノードのキャッシュコピータグの情報を使って可能な場合にはスヌープ結果の集計処理を省略することでメモリアクセスレイテンシの短縮を図る。また、キャッシュリプレース時のキャッシュコピータグの更新にメモリの位置情報を利用することで、自ノードから再アクセスされた場合にコピータグにヒットする確率を上げる。 （もっと読む）

【課題】固定サイズのキャッシュにおける書き込み要求の数を調整するための装置、システム、及び方法の提供。
【解決手段】割り当てられたペーシング値に基づいて書き込み要求の処理を差別化し、キャッシュの書き込み要求数を調整する装置、システム、方法。優先順位モジュールは、オペレーティング・システムが定めた入力／出力優先順位値に基づいて、書き込み要求の優先順位を決定する。評価モジュールは、固定サイズのキャッシュ内に書き込み要求を格納するための格納要求レベルを評価する。割り当てモジュールは、優先順位に基づき、格納要求レベルに応答して、ペーシング値を書き込み要求に割り当てる。許可モジュールは、書き込み要求のペーシング値が満たされた時点でアプリケーションが次の書き込み要求を出すことを許可する。ペーシング値によって指定された時間が満了するまで待つことによって、ペーシング値が満たされる。 （もっと読む）

【課題】 同一の論理ブロックアドレスのデータに対する参照と更新の競合を防止すると共にファイルへの入出力回数の増加を抑えることが可能な技術を提供する。
【解決手段】 計算機とディスク装置との間のデータのキャッシュへの格納を制御するキャッシュ制御方法において、計算機から読み込み要求の行われたデータが更新前データとしてキャッシュに格納されていない場合に、その要求されたデータをディスク装置から読み込んで計算機へ転送し、当該データを更新前データとしてキャッシュへ格納するステップと、計算機から読み込み要求の行われたデータが更新前データとしてキャッシュに格納されている場合に、その要求されたデータをキャッシュから読み込んで計算機へ転送するステップと、計算機から書き込み要求の行われたデータを、更新後データとしてキャッシュへ格納するステップと、前記キャッシュへ格納した更新後データをディスク装置へ格納するステップとを有するものである。 （もっと読む）

【課題】デフォルト・データ転送コヒーレント・キャッシング・エージェントのシステムおよび方法を提供すること。
【解決手段】ノード・コントローラが、ローカル・キャッシング・エージェント（ローカル・プロセッサ）またはリモート・ノード・コントローラのいずれかからキャッシュ・ライン要求を受け取る。ノード・コントローラは、ローカル・キャッシング・エージェントから要求を受け取るときに、対応するキャッシュ・ラインをローカル・キャッシング・エージェントに送り、その間ずっと、キャッシュ・ライン転送状態制御を維持する。ノード・コントローラは、リモート・ノード・コントローラから要求を受け取るときに、キャッシュ・ラインをキャッシュ・ライン転送状態制御と共にリモート・ノード・コントローラに送る。さらに、ノード・コントローラは、キャッシュ・ライン要求のソース、要求タイプ、およびキャッシュ・ラインの現在の状況に基づいて、特定のアクションを実行する。 （もっと読む）

【課題】より効率的なキャッシュ管理の廃棄ポリシーとディステージ・ポリシーのためのシステムを提供する。
【解決手段】データ記憶において、データはキャッシュに一時的に記憶されるが、この際書込みデータは第１のキャッシュと第２のキャッシュに記憶され、読出データは第２のキャッシュに記憶される。前記第１のキャッシュに関するエントリを維持するリストが一杯である場合は、前記リストをスキャンして新しいデータ用の場所を設けるために、前記キャッシュから廃棄することができる未修正の（読出し）データを特定する。前記スキャン前又はスキャン中に、修正（書込み）データのエントリが前記リストの最短時間未使用（ＭＲＵ）の端部に移動し、それによって前記スキャンを効率的に進めて、前記スキャンが修正エントリをスキップしなければならない回数を減少させることができる。任意に、状態ビットを各修正データエントリと関連付けることもできる。 （もっと読む）

【課題】通常のコンピュータ動作に制約を加えることなく、主メモリ内に一貫した周期的更新状態を維持するための機構を提供し、これによって、コンピュータ・システムが、データまたは処理の連続性を損なうことなく、障害から回復できるようにする。
【解決手段】典型的なコンピュータ・システムでは、プロセッサおよび入出力素子は、基本メモリを含む主メモリ・サブシステムに接続されている。本発明の実施形態では、この主メモリ・サブシステムにリード・バッファも添付される。通常処理の間、基本メモリに書き込まれたデータの予備画像が、リード・バッファによって捕獲される。リード・バッファ内に捕獲されたデータは、システムを以前のチェックポイントに復元させることができる。この構造およびプロトコルは、主メモリにおける一貫した状態を保証することができ、こうしてフォールト・トレラント処理を可能にする。 （もっと読む）

【課題】マルチプロセッサ構成の演算処理装置において、シングルプロセッサとして利用した場合に、キャッシュヒット率の低下を回避する。
【解決手段】キャッシュアクセス伝達手段１３２はＣＰＵ１１０からローカルキャッシュアクセスアドレス入力手段１６１を介して取得したアクセスアドレスを、リモートキャッシュアクセスアドレス出力手段１６４を介して共有アドレスバス８１に出力する。キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。すなわち、プロセッサ１００のＣＰＵ１１０から出力されたアクセスアドレスは、キャッシュアクセス伝達手段１３２から出力され、キャッシュアクセス制御手段２３１によって取得されて、プロセッサ２００のキャッシュメモリ２２１へのアクセスに利用可能となる。 （もっと読む）

【課題】受信バッファとしての受信キューの容量を大きくすることなくバス使用効率を向上させる。
【解決手段】該送信装置が、複数の送信側コマンドキュー１７と、複数の送信側データキュー１８と、送信側コマンドキュー及び送信側データキューに対してコマンド又はデータを格納制御するキュー制御部１９と、送信側コマンドキュー１７からのコマンド又は送信側データキュー１８からのデータのうちのいずれかをバスへ選択的に出力する送信側セレクタ２０と、キュー制御部１９の制御により送信側コマンドキュー１７及び送信側データキュー１８に該コマンド及び該コマンドに対応したデータが格納されると、送信側セレクタ２０において出力されるコマンドを選択するためのセレクト信号を出力する送信側セレクタ制御部２１と、をそなえる。 （もっと読む）

【課題】 ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定するときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上で効果的にエミュレートするための方法および構造を提供すること。
【解決手段】 マルチプロセッサ・システムにおけるエミュレーションの方法（およびシステム）は、マルチプロセッサ・システムのホスト・マルチプロセッシング・システムが弱い整合性モデルをサポートし、マルチプロセッサ・システムのターゲット・マルチプロセッシング・システムが強い整合性モデルをサポートするエミュレーションを実行するステップを含む。 （もっと読む）

【課題】排他的読み出し要求の待ち時間を削減するためのＳＭＰシステムを提供する。
【解決手段】
本発明にかかるシステムは、排他的読み出し要求を処理するためのＳＭＰシステム（１００）であって、このシステムは、少なくとも１つのクロスバースイッチ（１０１）に接続された少なくとも１つのＣＰＵ（１０３）およびキャッシュメモリ（１０６）を含む、複数のセルボード（１０２）と、セルボードのそれぞれのキャッシュメモリ（１０６）で変更されたキャッシュラインのリスト（１０９）を含む、各クロスバースイッチにおける変更ラインリストと、システムのキャッシュラインのそれぞれのアドレス、ステータス、及びロケーションを記録するための、各クロスバースイッチにおけるキャッシュコヒーレンシディレクトリ（１０８）とを備える。 （もっと読む）

【課題】 キャッシュメモリのライトバック処理、無効化処理またはこれらの両方を効率よく行う。
【解決手段】 本発明の一態様としての情報処理装置は、ＣＰＵと、タスク又はプロセスを識別するタスクＩＤ又はプロセスＩＤを格納するレジスタと、前記ＣＰＵより指定されたメモリアドレスに対応するキャッシュラインにデータを記録するキャッシュメモリであって、前記キャッシュラインを管理するタグの一部に前記レジスタ内のタスクＩＤ又はプロセスＩＤを前記キャッシュラインのオーナーIDとして書き込むキャッシュメモリと、を備え、前記ＣＰＵは、前記レジスタ内のタスクＩＤ又はプロセスＩＤと同一のオーナーIDをもつキャッシュラインについてのみライトバック処理や無効化処理といった特定の操作を行うこと指示する記述を含むキャッシュ制御命令を実行することを特徴とする。 （もっと読む）

【課題】スヌープ操作を管理するデータ処理装置を提供する。
【解決手段】データ処理装置が、共有メモリ内のデータをアクセスするデータ処理操作を行って多数の処理を実行する複数の処理ユニットを含む。各処理ユニットは、データのサブセットを記憶し、その処理ユニットによりアクセスされるキャッシュを有する。
データ処理装置はスヌープ・ベースのキャッシュ・コヒーレンシー・プロトコルを採用し、各処理ユニットによってアクセスされるデータが最新であることを保証する。各処理ユニットは、スヌープ制御データを識別するように、処理ユニットに関連するストレージ・エレメントを有する。
前記処理ユニットのうちの一つがキャッシュ・コヒーレンシー・プロトコルを考慮してスヌープ操作が要求されていると判断したときに、その処理ユニットは複数の処理ユニットのうちのいずれがスヌープ操作の対象とされているのかを判断するために、関連するストレージ・エレメント内のスヌープ制御データを参照する。 （もっと読む）

【課題】一つのメモリアクセスの応答待ち時間中に複数のコマンドエラーが同時に発生した場合においても、障害発生箇所を正確に特定できるようにする。
【解決手段】プロセッサが、主記憶メモリ７に対してアクセス信号を送信してから予め設定された所定のタイムアウト時間を経過しても応答信号を受信しない場合にはタイムアウト信号として出力する経過時間計時部２ａをそなえるとともに、ディレクトリ制御部９Ｂが、上記アクセスを受けた主記憶メモリにおいて、該キャッシュメモリへのアクセスが発生した場合においては、その旨をアクセス元の該プロセッサに返信するキャッシュアクセス発生情報返信部９ｃをそなえ、キャッシュアクセス発生情報返信部９ｃからの通知を受けると、経過時間計時部２ａにおいて予め設定された上記タイムアウト時間を再設定するタイムアウト時間再設定部２ｂをアクセス元のプロセッサにそなえる。 （もっと読む）