説明

Fターム[5B018HA03]の内容

記憶装置の信頼性向上技術 (13,264) | 手段 (2,627) | 多重化 (456) | 記憶内容の多重化 (181)

Fターム[5B018HA03]に分類される特許

41 - 60 / 181


【課題】処理速度を低減させることなく、読み出し専用のデータを格納した半導体記憶装置の長寿命化を図ることの可能な情報処理装置、半導体記憶装置、及びプログラムを提供することを課題とする。
【解決手段】読み出し専用のデータをデータの読み出し頻度に応じて、ROM12中の複数の物理ブロックに格納する。読み出し頻度の低いデータより読み出し頻度の高いデータに多くの物理ブロックを割り当て、割り当てられた物理ブロックに同一のデータを格納し、データの読み出しの際にはこの複数の物理ブロックを順に使用していく。複数回読み出しが行われたとき、これらの複数の物理ブロックの読み出し回数は平滑化されている。また、読み出し頻度に応じて物理ブロックの割り当て数を異ならせることで、半導体記憶装置全体として読み出し回数が平滑化され、長寿命化を図ることが可能となる。 (もっと読む)


【課題】主制御部が正常に動作し得ない状態に陥っても情報退避処理を正常に行なうことができるようにする。
【解決手段】メインCPU212が電子機器の全体動作を制御する。メインCPU212が動作を制御するに当たって使用する情報をシステムメモリ222に記憶する。システムメモリ222とは別に情報退避用にブートメモリ224を用意する。情報退避処理を行なう機能部として、メインCPU212とは別に情報退避制御部260を設ける。メインCPU212の動作が正常であるか異常であるかを副監視部264で監視し、副監視部264がメインCPU212の異常な動作を検知したときには、情報退避処理部266は、システムメモリバス252と第1副データバス254の制御権をメインCPU212に解放させ、情報転送記憶部286を直接制御して、システムメモリ222の退避データ領域222aの情報をブートメモリ224に退避する。 (もっと読む)


【課題】プログラム実行開始前のメモリチェック時間を短縮する。
【解決手段】ナビゲーションプログラム20を記憶するフラッシュROM14と、CPU10とを有したカーナビゲーション装置1において、CPU10は、前記フラッシュROM14に記憶されているナビゲーションプログラム20のビット値のエラーの有無を検査し、エラーが検査された場合に、前記ナビゲーションプログラムをナビゲーションバックアッププログラム21に書き換える手段として機能するとともに、前記ナビゲーションプログラム20の実行開始前に前記ナビゲーションプログラム20を複数に分割して成るデータブロックの一部を対象に検査を実行し、前記ナビゲーションプログラム20の実行開始後には、前記ナビゲーションプログラム20の全部、或いは、前記ナビゲーションプログラム20の実行開始前に検査したデータブロック以外のデータブロックを対象に検査を実行する。 (もっと読む)


【課題】二重化したファームウェアの両方が破損してしまった場合でもリカバリすることができる。
【解決手段】二重化したファームウェアそれぞれについて、そのプログラム本体であるプログラム部50を、複数のプログラムブロック1〜n(51)に分割して記憶する。また、ヘッダ部40には各プログラムブロック51毎に対応するSUM45を記憶し、このSUM45を用いて各プログラムブロック51毎に破損したか否かをチェックする。二重化したファームウェアの両方が破損してしまった場合でも、一方において破損したプログラムブロック51が、他方においては破損していない場合には、他方のプログラムブロック51を用いてリカバリすることができる。 (もっと読む)


【課題】記憶装置において、実データと誤り検出符号の読み出しと書き込みを効率化する。
【解決手段】記憶装置は、不揮発性のメモリーセルアレイと、Nビット(Nは2以上の所定の整数)のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。書き換え可能領域は、アクセス単位を構成するNビットが実データと誤り検出符号の両方を含むように構成されている。読み出し専用領域は、アクセス単位を構成するNビットが実データのみを含む実データ領域と、アクセス単位を構成するNビットが誤り検出符号のみを含む誤り検出符号領域とに区分されている。 (もっと読む)


【課題】上位システムに負担をかけず、半導体記憶装置がメモリセルの劣化を自ら検知できる半導体記憶装置を提供すること。
【解決手段】半導体記憶装置は、メモリセルアレイ110と、第1の選択部140と、第2の選択部150と、FIFOメモリ160と、劣化セル検査部170を備えている。FIFOメモリ160から排出されたアドレス情報に対応する検査対象メモリセル111tから、第1の記憶情報を読み出す。S個のメモリセル111r1、111r2、・・・から記憶情報を読み出す。そして、劣化セル検査部170が、それらの読み出された記憶情報に統計処理を施して第2の記憶情報(基準値)Irefを得る。劣化セル検査部170は、第1の記憶情報と基準値Irefとを比較して差分を算出する。この差分が予め定められたしきい値の範囲外であれば、検査対象メモリセル111tは「劣化セル」と判定する。 (もっと読む)


【課題】バックアップ対象となる情報が多いシステムにおいても、データ破壊に対する検出精度が高く、かつ局所的な処理負荷増大を防止した形で、データの損失を抑えた電子制御装置を提供する。
【解決手段】主電源復帰時に、中央演算処理装置10は、揮発性メモリ11が記憶したバックアップデータのSUM値を算出して、このSUM値を主電源遮断時に同様に算出したSUM値と比較し、一致しない場合であっても揮発性メモリ11の固有データと不揮発性メモリ12の固有データとが一致する場合、バックアップデータを初期化せずに保持する。 (もっと読む)


【課題】悪意のあるユーザによって機器内の情報が改竄された際に、改竄の証拠を、ユーザによって削除されることなく、保持することができる改竄証拠保持装置を提供すること。
【解決手段】記憶制御部103を介して、記憶装置104に記憶されているデータを、所定の単位で読み出す情報読出部105と、情報読出部105が記憶装置104から読み出したデータの正当性を検証する情報検証部108と、情報検証部108が、対象のデータが改竄されたと判断した場合に、改竄されたデータを、読み出したのと別の領域へ複製する情報複製部と、改竄されたデータが記憶されていた元の領域を、不良領域として設定する不良領域設定部111を備える。 (もっと読む)


【課題】記憶装置において、ホスト回路との通信の信頼性を向上する。
【解決手段】ホスト回路と電気的に接続される記憶装置は、不揮発性のデータ記憶部と、データ受信部と、判定部と、データ送信部とを備える。データ受信部は、ホスト回路からメモリアレイに書き込むべき第1のデータと、第1のデータに基づいて生成された第2のデータを受信する。判定部は、第1のデータと第2のデータとの整合性を判定する。データ送信部は、判定の結果をホスト回路に送信する。 (もっと読む)


【課題】ホスト回路と電気的に接続される記憶装置の不良を低減する。
【解決手段】ホスト回路と電気的に接続される記憶装置はホスト回路から第1の実データを受信する。記憶装置は第1の実データと関連付けられた第1のパリティデータを取得する。記憶装置は複製である第2の実データと第2のパリティデータとを生成する。半導体記憶装置は第1の実データと第1のパリティデータとを第1の記憶領域に書き込むと共に、第2の実データと第2のパリティデータとを第2の記憶領域に書き込む。半導体記憶装置は第1の実データと第1のパリティデータと第2の実データと第2のパリティデータをデータ記憶部から読み出してホスト回路に対して送信する。 (もっと読む)


【課題】メインメモリ上で更新された呼制御アプリケーション及び呼制御情報を不揮発性メモリに保存できるようにする。
【解決手段】本発明の呼制御装置は、揮発性メモリ上にRAMディスク領域部を生成しておき、不揮発性メモリに格納される呼制御アプリケーション及び呼制御情報を揮発性メモリにローディングして呼処理を行い、不揮発性メモリに対する書き込み情報をRAMディスク領域に格納する呼制御装置で、RAMディスク領域の書き込み情報から、呼処理により揮発性メモリにローディングされた呼制御アプリケーション、呼制御情報を格納する不揮発性メモリの領域に対する書き込み情報を検知する更新検知処理手段と、更新検知処理手段の検知に基づいてRAMディスク領域の書き込み情報のうち呼制御アプリケーション、呼制御情報の領域に対する書き込み情報の不揮発性メモリへの書き込みを行う書き込み処理手段を備える。 (もっと読む)


【課題】不揮発性メモリのアクセス速度や装置への過負荷等といった性能面への影響を低減可能とする。
【解決手段】ブート実行手段320は、各種制御プログラム101i〜103iをロードエリア210にロードし、かつ照合用エリア220に対して制御プログラム101iのイメージ1010iをコピーする。照合復旧・前処理プログラム102iは、制御プログラム101iのイメージと照合用エリア220上の同イメージ1010iを照合する。一致する場合に制御プログラム101iを実行させる。相違がある場合に不揮発性メモリ100上の制御プログラム101iのイメージをロードエリア210に再ロードし、照合用エリア220上にコピーし、制御プログラム101iを実行させる。その後、照合復旧・後処理プログラム103iは、再度照合処理を実行し、一致する場合に照合復旧・前処理プログラム102i+1を実行させる。 (もっと読む)


【課題】データメモリの記憶領域を効率的に使用しつつ、最新のレコードデータと更新前の複数世代のレコードデータとを容易に保存したり、簡単な手順で読み出したりすることができるICカードを提供する。
【解決手段】ICカード1は、複数のレコードデータを格納するレコードファイルを記憶するデータメモリ14を有し、外部装置2からレコードファイルにおける特定のレコードデータの書換えを要求するコマンドが与えられた場合、書換えが要求されたレコードデータの書換え前のレコードデータを当該レコードファイル内にバックアップデータとして保存し、書換え前のレコードデータをバックアップデータとして保存した場合、前記コマンドに従って当該レコードデータを書き換える。 (もっと読む)


【課題】フラッシュメモリにおいてデータ消失を発生し難くすることができるフラッシュメモリのデータ消失防止装置及びフラッシュメモリのデータ消失防止方法を提供する。
【解決手段】フラッシュメモリ6の対をなす2ブロックのうちの一方を、通常のデータ書き込み時において用いるローテーションブロックとして使用し、もう一方を、ローテーションブロックと同じデータを書き込みミラーブロックとして使用する。そして、使用中のローテーションブロックに書き込みエラーが発生した際には、その後のデータ読み書きをミラーブロックにおいて実行し、書き込みエラー発生後のデータ読み書きを継続する。また、電源再投入後の初期化時、ミラーブロックに書き込んだデータ群をローテーションブロックにコピーし、ミラーを再構築する。 (もっと読む)


【課題】揮発性記憶部に、一定期間の間、データを一定に保持するために必要な処理が行われなくても、当該揮発性記憶部に記憶されたデータの消失を防止可能な技術を提供することを目的とする。
【解決手段】コンピュータ装置1は、DRAM4と、保持能力値取得部6と、個数決定部7と、制御部8とを備える。保持能力値取得部6は、DRAM4の保持能力値を決定する。個数決定部7は、保持能力値に基づいて、記憶対象のデータが、DRAM4に記憶されるべき個数を決定する。制御部8は、記憶対象のデータを、個数決定部7で決定した個数だけDRAM4に記憶する。 (もっと読む)


【課題】装置の再起動といった場合であっても、起動時の設定データとして正しいデータを選択することのできる監視制御装置のデータバックアップシステムを得る。
【解決手段】監視制御基板100は、装置起動時の設定データを保有する。第1、第2のバックアップ基板200a,200bは、設定データのバックアップデータを保有する。監視制御部102は、装置起動時に設定データを選択する場合、監視制御基板100が保有する設定データと、第1、第2のバックアップ基板200a,200bが保有するバックアップデータとを照合し、照合結果に基づいて設定データを決定する。 (もっと読む)


【課題】大容量メモリが故障した場合でも、ユーザ情報を用いた処理の実行が可能な画像処理装置、画像処理装置によるアクセス制御方法、アクセス制御プログラムを提供することを目的としている。
【解決手段】不揮発性メモリ装置内に設けられた第一の記憶領域と、ハードディスク装置内に設けられた第二の記憶領域と、第一の記憶領域及び第二の記憶領域に対するユーザ情報の読み書きを制御するアクセス制御手段とを有する構成により、ハードディスク装置にユーザ情報を集約させないようにする。 (もっと読む)


【課題】過渡エラー制約を受ける電子システム用の処理手法を提案し、過渡エラーの様相を検出し、それらを修正することである。
【解決手段】本発明は、過渡エラー制約を受ける電子システムの処理手順に関し、単一物理チャネルにある二つの仮想チャネルが所定のリアルタイムサイクルでタイミングよく多重化され(使用の前に票決できるように、仮想チャネルの各実行から生じるデータは記憶されている)、エラーが検出された場合には、処理中のリアルタイムサイクルは禁止され、再ロードされたコンテキスト始まる次のサイクルの仮実行からなる再開始を行うように異常のないコンテキストが再ロードされる。本発明は、また、メモリアクセスの監視装置にも関する。 (もっと読む)


データ転送および/またはメモリ・デバイスのプログラム方法、メモリ・デバイスおよびメモリシステムを提供する。該方法の少なくとも1つでは、追加のデータが元のデータに追加され、その結果生じるデータが選択されたメモリ・セル内でプログラムされる。追加されたデータは元のデータのプログラム閾値電圧マージンを増加させる。追加されたデータは、元のデータまたは論理ゼロの複製でありうる。選択されたメモリ・セルが読み取られると、メモリ制御回路がMSBフィールド内の元のデータのみを読み取ることができるか、またはメモリ制御回路がプログラムされたデータ全体を読み取り、例えば、LSBフィールドを無視することができる。
(もっと読む)


【課題】固体メモリデバイスのデータ復帰技術および構成を提供する。
【解決手段】固体メモリデバイスのセルに関するハード誤りを特定する段階と、特定されたハード誤りを有するセルの位置を、セルに元々プログラミングされていたデータを復帰させる復号器に提供する段階と、復号器を利用して、セルに元々プログラミングされていたデータを復帰させる段階と、を備える。また、固体メモリデバイスのセルに格納されているデータを、データの読み出しに通常利用される参照信号とは異なる、修正された参照信号を利用して読み出す段階と、セルから読み出されたデータに基づいて、セルから読み出されたデータの少なくとも1つの値が消失用にマークされる消失フラグを形成する段階と、消失フラグを利用して、セルから読み出されたデータを復号する段階と、を備える方法を提供する。 (もっと読む)


41 - 60 / 181