【課題】外部メモリからのデータの再書き込みを行うことなく、かつ回路規模を増大させることなくパリティエラーが発生したデータを復旧し得るデータ復旧回路を提供する。
【解決手段】記憶領域内の実使用領域ＲＡＭ０に、実データを書き込み、コピー領域ＲＡＭ３にバックアップデータを書き込み、実データとバックアップデータの書き込み処理を並行して行う書き込み処理回路と、実データとバックアップデータを並行して読み出して、パリティエラーとなった実データを復旧する読み出し処理回路とを備え、書き込み処理回路には、実データを偶パリティで書き込む第一のパリティ発生回路２と、バックアップデータを奇パリティで書き込み、実データを偶パリティで該コピー領域に上書きする第二のパリティ発生回路３とを備え、読み出し処理回路は、偶パリティチェッカーと、奇パリティチェッカーとを備えた。 （もっと読む）

【課題】リペア可能な半導体メモリ装置を提供する。
【解決手段】半導体メモリ装置は、第１システムデータを保存する第１ブロックと第１システムデータと同一の第２システムデータを保存する第２ブロックとを有するメモリセルアレイを含む。コントローラは、ホストから出力されたリセット信号に応答して第１システムデータをメモリユニットに出力し、ＥＣＣ検出ブロックによって発生したフェイル検出信号に基づいて第２システムデータをメモリユニットに伝送する。ＥＣＣ検出ブロックは、第１システムデータが欠陥データであるか否かを判断する。半導体メモリ装置をリセットする間に第１システムデータで欠陷が発生する時、第１システムデータは、第２システムデータの提供によってリペアされる。 （もっと読む）

【課題】不揮発性メモリからデータが繰り返し読み出されることにより、データが書き換えられる可能性を回避または低減する技術を提供することを目的とする。
【解決手段】アドレス比較部３３は、ホストシステム１が読み出したデータのアドレスを格納する。また、バッファ部３７は、そのデータをメモリ４から読み出して格納する。ホストシステム１が新たに読み出そうとするデータのアドレスが、アドレス比較部３３がすでに格納しているアドレスに含まれている場合には、ホストシステム１は、新たに読み出そうとするデータを、メモリ４からではなく、バッファ部３７から読み出す。以上の手段により、データが繰り返し読み出されることにより、データが意図せず書き換えられる可能性を回避または低減することができる。 （もっと読む）

【課題】高速読み書きが容易に行なえる不揮発性メモリＭＲＡＭを用いた電子制御装置の安全性を向上する。
【解決手段】外部ツール108から制御プログラムが書込まれるＭＲＡＭ120Aは、訂正符号付き書込回路122と復号化読出回路123と、エラー発生アドレス番号がエラーデータとして書込まれるエラーレジスタ125a・125bとを備え、エラー発生アドレスを指定して確認読出しを行なったときに依然としてエラーが発生していると重複異常判定を行なって異常報知される。ＭＲＡＭ120Aのプログラムメモリ領域は通常は書込禁止状態にあり、外部ツール108が接続されると禁止状態が解除される。エラーレジスタ125a・125bは書込禁止対象とならないデータメモリ領域に設けられている。 （もっと読む）

【課題】ＦＰＧＡの障害対策を適切に実行すること。
【解決手段】組込装置１００は、プログラミング可能なＦＰＧＡ１４０に用いられる定義用データ、組込装置１００の立ち上げ時に利用されるブートプログラム、制御プログラムをフラッシュメモリ１１０ａ、１１０ｂに記憶し、フラッシュメモリ１１０ｃに設定情報を記憶する。そして、フラッシュメモリ切替制御部１３０が設定情報を基にしてフラッシュメモリを選択（図１に示す例では、フラッシュメモリ１１０ａあるいはフラッシュメモリ１１０ｂのいずれか一方を選択）し、選択したフラッシュメモリに記憶された定義用データをＦＰＧＡ１４０に組み込むと共に、かかるフラッシュメモリに記憶されたブートプログラムおよび制御プログラムを読み出して組込装置１００を立ち上げる。 （もっと読む）

【課題】リロケーション機能を有するＯＳを車載システムに適用する場合に、リロケーションによるシステム起動時間の遅延を軽減させることができる技術を提供する。
【解決手段】メインメモリをバッテリーによってバックアップされるように構成し、装置への電力供給が絶たれた場合でも、メインメモリ内の情報が保持されるようにする。そして、初回のプログラムロード時にカーネル情報をカーネル情報テーブルに記憶させるようにし（Ｓ１４０）、当該プログラムを再度起動させる際には、そのカーネル情報をカーネルに渡すようにする（Ｓ１８０）。このようにすることにより、プログラム記憶媒体からプログラムを再度読み出すことなく、また、カーネル情報を再生成することもなく、プログラムの実行を開始することができる。したがって、システムの起動時間を短縮することができる。 （もっと読む）

【課題】ブロック単位に書き込みが行われる不揮発性メモリに対する差分ファイルによるソフト更新に適したメモリ管理方法およびこれを用いた携帯端末装置を提供する。
【解決手段】 ブロック単位に書き込みが行われる不揮発性メモリの複数のブロックを、管理情報を格納する少なくとも１個のブロックからなる管理領域と、プログラムコードを書き込む複数のブロックのコード領域と、不良ブロックを代替する複数のブロックからなる代替領域と、前記管理領域と前記代替領域との間に設けられる少なくとも１個のブロックからなる干渉領域とに割り当てる。管理領域内の管理情報として、少なくとも、代替先の不良ブロックと代替領域のブロックとの対応情報を記憶する。不良ブロックの利用時に、前記対応情報に基づいて不良ブロックに代えて代替領域のブロックを用いる。 （もっと読む）

【課題】データ読み出しの誤り検出が迅速に行われ、データの転送が誤りなく迅速に行われる情報処理装置を提供すること。
【解決手段】ナビゲーション用システムプログラムと予め計算された誤り検出符号をブートデバイス１３に格納し、ナビゲーション装置１の起動時に、ＣＰＵ１１はブートデバイス１３からナビゲーション用システムプログラムを読み出してＳＤＲＡＭ１２へ格納する。このとき、ＣＰＵ１１とは異なるハードウェアであるＦＰＧＡ１４が、ＣＰＵ１１がブートデバイス１３からナビゲーション用システムプログラムを読み出すことに同期してナビゲーション用システムプログラムのデータを取り込み、誤り検出符合を演算する。ＣＰＵ１１がナビゲーション用システムプログラムの読み出しを終了すると、ＦＰＧＡ１４が演算した誤り検出符号とブートデバイス１３に予め格納されていた誤り検出符号とを比較して、ブートデバイス１３からのナビゲーション用システムプログラムの読み出しに誤りがあったかどうかを判断する。 （もっと読む）

【課題】書き換え可能な記憶素子に格納されるプログラムやデータの更新時において、更新するデータの誤り検出の誤判定を回避するデータ更新方法を提供する。
【解決手段】記憶素子が保持する第１のデータを第２のデータへ書き換える際に更新データを用いて書き換えを行うデータの更新方法であって、更新データは、前記第１のデータの計算領域情報と計算値とを有し、前記更新データが有する前記計算領域情報に基づいて前記第１のデータから算出した値と、前記更新データが有する計算値とを比較し、比較結果に応じて、前記更新データを用いて前記第２のデータへ書き換えることを特徴とするデータ更新方法。 （もっと読む）

【効果】複数接続された機能ユニットに対してファームウェアのダウンロードを行う場合、或る機能ユニットに最新のファームウェアをダウンロードすることにより、全ての機能ユニットのファームウェアバージョンを自動的に最新バージョンのファームウェアにバージョンアップすることができる。
【解決手段】バージョン管理部１５−１はバッファメモリ１９−１にダウンロードされた新たなファームウェアのバージョンとフラッシュメモリＡ１４−１に格納されているファームウェアのバージョンとの比較を行い、相違していれば更に比較処理部１６−１において他の機能ユニットのフラッシュメモリＡ１４−２〜ｎに格納されているファームウェアのバージョンと新たなファームウェアのバージョンとの比較を行い、相違していた機能ユニットのバッファメモリ１９−２〜ｎに新たなファームウェアを格納する。 （もっと読む）

【課題】不揮発性メモリのプログラム動作を検証する装置及び方法、並びにその装置を含むメモリカードを提供する。
【解決手段】集積回路カードのプログラミングを検証する方法はプログラムデータを不揮発性メモリのページバッファに伝送する段階と、プログラムデータをバッファメモリにコピーし、バッファメモリのデータに対する第１チェックサム値を計算する段階と、ページバッファのデータをバッファメモリにコピーし、バッファメモリのデータに対する第２チェックサム値を計算する段階と、第１チェックサム値と前記第２チェックサム値とを比較する段階と、そして比較結果に応じて外部攻撃によってページバッファのプログラムデータが不正操作されたか否かを判別する段階とを含む。 （もっと読む）

【課題】書換え処理中に電源遮断が発生しても、正常な記憶情報が全て破損されるような事態を回避する。
【解決手段】メモリカード（１）は、フラッシュメモリ（２）と、フラッシュメモリに対する制御及び外部とのインタフェース制御を行うカードコントローラ（３）とを有する。フラッシュメモリは、カードコントローラのための制御プログラムであるファームデータを格納するファームデータ領域を有する。サブブロック（２３〜２５）には、多重化されデータ記憶領域に分散されたファームデータ領域と、ユーザーデータ領域とが混在している。カードコントローラは、電源投入時に、ＥＣＣ回路（１４）により、複数のファームデータ領域が保有する情報に対するエラー検出及び必要な訂正処理を行う。さらに、カードコントローラは、エラーが検出されなかった又はエラーが訂正された情報を用いて、少なくともエラー訂正不能なファームデータ領域に対する書換えを行う。 （もっと読む）

記憶装置構成は、書き込み可能なデータ記憶装置（１０２）、およびデータ記憶装置（１０２）から読み出されたデータワードにおけるエラーを検出（１０３）し、エラーを訂正（１０１）し、訂正されたデータワードを前記データ記憶装置（１０２）の空き領域内の新アドレスに格納する（１０１）ための手段を含んでいる。 （もっと読む）

【課題】装置の起動のために実行されるプログラムに異常が発生したときに、より簡単な構成によって重複して用意された他のプログラムに切り替えることができる情報処理装置および情報処理装置起動方法を得ること。
【解決手段】スイッチ回路２０８は、プロセッサ２０２からの接続切替信号の論理値に応じて、それぞれバイオスが格納された第１のＥＥＰＲＯＭ２０６および第２のＥＥＰＲＯＭ２０６のいずれかをシステムバス２０５に接続させる。接続切替信号制御部２１２は、パーソナルコンピュータ２０１が起動されるごとに、接続切替信号の論理値を「０」と「１」とで交互に切り替え、プロセッサ２０２のプロセッサが実行するバイオスを起動ごとに切り替える。 （もっと読む）

【課題】内蔵メモリからの読み出し時にＥＣＣ機能を実現する場合に、高速にメモリからの読み出しが必要な命令コードの処理系での遅延時間の削減を図ったコンピュータ装置を得ること。
【解決手段】１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。これによって、高速要命令コードを遅延時間少なく内蔵メモリから読み出すことができる。 （もっと読む）

【課題】誤ったインストラクションあるいはデータを用いて間違った処理が行なわれることを防止することができる携帯可能電子装置およびＩＣカードを提供する。
【解決手段】ＥＥＰＲＯＭと、このＥＥＰＲＯＭに対するアクセスを行なうＣＰＵと、このＣＰＵの動作プログラムが格納されたＲＯＭと、インストラクションを格納するインストラクションバッファと、プログラムカウンタとを有するＩＣカードにおいて、ＣＰＵがＲＯＭ内のプログラムを実行する際に、現在プログラムカウンタに指定されているインストラクションの次に実行されるインストラクションをインストラクションバッファに格納しておき、プログラムカウンタが次のアドレスに進んだときに、インストラクションバッファ内のインストラクションと現在プログラムカウンタが指定しているインストラクションとを照合し、両インストラクションが一致した場合にＣＰＵによる当該インストラクションの実行を許可する。 （もっと読む）

【課題】ROMをRAMにロードしてからプログラムを実行する複合機において、機能が増えても、起動時にユーザに待たせる時間を増加させないようにする。
【解決手段】起動時に初期画面起動に必要なプログラム部分のみDMA転送によりROMからRAMにロードする。DMA転送中にDMA転送完了サイズから転送済みデータのチェックサムを転送処理と平行して計算し、ROMに格納されているチェックサム値と比較する。チェックサムが等しいときのみプログラムを起動する。また、ロード処理を各処理ブロック単位にする事で、ロードに失敗した処理ブロックの機能を無効とし、ロードに失敗した機能以外の動作を可能とする。 （もっと読む）

【課題】 分散システム、分散システム用のプロセッサ・ノード、分散システム用のモジュール、自動データ・ストレージ・ライブラリ、およびコンピュータ・プログラムを提供することにある。
【解決手段】 ネットワーク内の複数モジュールからなる分散システムにおいて、各モジュールは、関連モジュールを操作するための処理装置を有する関連プロセッサ・ノードを有する。処理装置は、ネットワーク内で通信するためのプロセッサ・インターフェースと、関連モジュールを操作するための処理装置用のコードを保管し、ネットワーク内の他のプロセッサ・ノードの少なくとも１つの他の処理装置用のバックアップ・コードを保管するための不揮発性メモリであって、バックアップ・コードが当該他のプロセッサ・ノードの関連モジュールを操作するためのものである不揮発性メモリとを有する。要求に応答して、処理装置は、要求側プロセッサ・ノードに関連するモジュールを操作するためのコードを復元するために使用されるプロセッサ・ノードにそのバックアップ・コードを提供する。
（もっと読む）

【課題】多値ＮＡＮＤフラッシュメモリは読み出しデータに誤りが発生するために複数ビットのエラーが訂正できるエラー訂正回路が必要だが、フラッシュメモリ内に格納した起動プログラムを実行するシステム起動の際にはＣＰＵが動作していないため、通常アクセス時とは異なり、全てハードウェアで処理を実行するエラー訂正回路を追加する必要があり、システム全体の規模が増大してしまうという問題が生じる。
【解決手段】起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。 （もっと読む）

【課題】不揮発性メモリ装置でデータ記録途中に停電が発生したか否かを判別することができる方法と装置を提供する。
【解決手段】複数のページ単位メモリセルを含むメモリアレイが含まれる不揮発性メモリ装置が含まれ、エラー検出動作が支援される集積回路装置が開示される。またメモリ制御器も提供される。前記メモリ制御器は前記不揮発性メモリ装置と電気的に連結され、ページ記録動作の間前記不揮発性メモリ装置に複数のセグメントで構成されたページデータを供給するように設定される。前記ページデータを構成する前記複数のセグメントはページ記録動作の間プログラムされる多数の不揮発性メモリセルを指示する複数のセグメントで構成されたチェックサムデータを含む。またページ読み出し動作の間比較とエラー検出のための付加的なチェックサムデータが生成される。 （もっと読む）