【課題】高速に、且つ設計上の制約を増大させることなく配線のエレクトロマイグレーション耐性を検証することが可能な配線検証方法を提供することである。
【解決手段】本発明にかかる配線検証方法は、検証対象回路のネットリストと配線容量/抵抗情報とを用いて配線のIavg/Irms値を算出し、算出された配線のIavg/Irms値が予め定められたIavg/Irms規定値を超えている場合にIrms規定値を緩和し、緩和されたIrms規定値に応じてIavg規定値を制限し、予め定められたIrms規定値および緩和されたIrms規定値を用いて算出された配線寿命が予め定められた配線寿命の規定値を満たすか否かを検証し、算出された配線のIavg/Irms値のそれぞれが制限されたIavg規定値と緩和されたIrms規定値を超えているか再度検証する。 （もっと読む）

【課題】ユーザが移動のついでに行きやすい画像形成装置の配置を提案することができるレイアウト支援装置を提供する。
【解決手段】情報収集端末５０は、オフィスＲａ内に設置された画像形成装置２０を使用するユーザのオフィスＲａ内での移動経路（Ｐ１、Ｐ２、Ｐ３、Ｐ４）をユーザ別に取得し、該ユーザ別の移動経路に基づいて、オフィスＲａ内における画像形成装置２０の推奨配置を求めて表示する。たとえば、各ユーザの移動経路の近くになるような画像形成装置２０の推奨配置を求めて表示することにより、各ユーザが移動のついでに画像形成装置２０を経由しても余分な移動の少ない配置を推奨（提案）することができる。 （もっと読む）

【課題】実装基板の解析において，実装基板の反りへの対策に費やす時間を短縮する技術を提供する。
【解決手段】実装基板解析装置のコンピュータにおいて，基板反り解析用モデル記憶部１４２には，実装基板の解析用モデルが記憶されている。その解析用モデルに対して，リフロー解析実行部１４３は，リフロー解析を実行する。リフロー解析結果判定部１４４は，リフロー解析実行後の解析用モデルにおいて，接合部における基板と部品との距離が所定の範囲内であるかを判定する。反り対策処理部１４５は，接合部における基板と部品との距離が所定の範囲外である場合に，基板反り解析用モデル記憶部１４２に記憶された解析用モデルに対して，実装基板の反りへの対策処理を実行する。反り対策結果記憶部１４９は，実行された対策処理の結果を示す情報を記憶する。 （もっと読む）

【課題】処理の高速化を図ること。
【解決手段】記憶部１ａ１は、複数の階層を有する半導体集積回路モデル２の階層Ｃに属するモジュール２ｄが備える配線のうち、階層Ｃより上位の階層Ａ、Ｂに属するモジュール２ａ、２ｂが備える配線に対し加害者ネットまたは被害者ネットとなる可能性のある配線Ｌ１に関する配線情報Ｄ１を記憶する。配線特定部１ｂは、階層Ｂに属するモジュール２ｂ内で閉じた配線であり、かつ、記憶部１ａ１に記憶されている配線情報Ｄ１の配線Ｌ１に対する被害者ネットまたは加害者ネットとなる配線を特定する。 （もっと読む）

【課題】正規回路のタイミングを変えずに、未使用セル群の全てのセルのダイナミック電流及びチャンネルリーク電流を削減することができる回路レイアウト設計システムを提供する。
【解決手段】本発明の回路レイアウト設計システムは、レイアウトデータから、出力端子がオープン状態の未使用インバーターセルを検出する出力オープンセル検出部と、オープンセル検出部が検出した未使用インバーターセルの出力オープンセル情報を、出力オープンセル情報ファイルに格納する出力オープンセル情報抽出部と、レイアウトデータから、未使用インバーターセルを削除する出力オープンセル削除部と、出力オープンセル情報のセル名を、リーク対策セルに対応するセル名に変換した置換情報ファイルに格納するセル名変換部と、置換情報ファイルを参照して、レイアウトデータの未使用インバーターセルをリーク対策セルに置換する出力オープンセル置換部とを備える。 （もっと読む）

【課題】ＭＯＳトランジスタの電気特性のばらつきを引き起こす要因の詳細な解析を可能とすること。
【解決手段】ばらつき解析方法は、複数のＭＯＳトランジスタのうちの隣接ペアＭＯＳトランジスタの相対ばらつきに基づいて、ランダムばらつき成分を抽出する第１の抽出工程と、ランダムばらつき成分を除去した前記複数のＭＯＳトランジスタそれぞれの絶対ばらつきに基づいて、システマティックばらつき成分を抽出する第２の抽出工程と、を含み、複数のＭＯＳトランジスタにおけるばらつきの要因として、少なくとも、ゲート酸化膜厚、オーバーラップ長、チャネル不純物濃度、チャネル移動度、チャネル長、ソース・ドレイン接合深さ、およびソース・ドレイン寄生抵抗値のばらつきを考慮するとともに、これらのばらつきの平均値および標準偏差を求める際に、ＴＣＡＤまたはチャネル方向に離散化した表面ポテンシャルモデルを用いる。 （もっと読む）

【課題】シミュレーションを実行することなく、最適な配線幅の取得を行えるようにすることにより、シミュレーションの複数回実行による処理時間増大を防ぐ。
【解決手段】レイアウト設計装置は、フリップチップ構造の半導体集積回路のＲＤＬ（パッド−Ｉ／Ｏ端子間）配線処理において、Ｉ／Ｏセルの所要電流量と配線長に適した配線幅を取得するためのテーブルをライブラリ化して保持する手段と、パッドとＩ／Ｏセルの位置関係から配線に必要な距離を算出する手段と、パッドとＩ／Ｏセル端子間の配線に必要な距離とＩ／Ｏセルの所要電流量と前記テーブルから適切な配線幅を取得する手段とを有することを特徴とする。 （もっと読む）

【課題】回路設計の検証を高速にすること。
【解決手段】回路設計支援装置１は、記憶部１ａと選択部１ｂとトレース部１ｃと制御部１ｄとを有する。記憶部１ａは、回路の回路接続情報２を記憶する。選択部１ｂは、入力端子から入力した信号をクロック信号に基づき保持して出力端子から出力する記憶素子を、回路接続情報２から選択する。トレース部１ｃは、回路接続情報２に基づき、選択した記憶素子の入力端子から論理接続のトレースを、信号の伝搬方向とは逆方向に向かって行う。制御部１ｄは、トレース部１ｃが論理接続のトレースを行うことにより、到達した素子の入力端子数が２以上である場合、トレース部１ｃによるトレースを停止する。 （もっと読む）

【課題】信号速度および信号伝送路長の関係から、信号品質劣化を引き起こす信号伝送路長を避け、インピーダンスを調整できるようにした電子装置およびその製造方法を提供する。
【解決手段】信号波形の悪化の主要因となる周波数を求め、半導体素子および伝送路のインピーダンス整合をこの周波数において取る。インピーダンスの整合は、伝送路の形状、主にその長さを調節することで行う。インピーダンス整合の観点において伝送線路の長さに認められる範囲を求めて、この条件を満たすように電子装置を設計製造する。 （もっと読む）

【課題】半導体集積回路のレイアウト設計工程において、一定のセル配置品質を保証し、短時間でのセル配置を可能とする。
【解決手段】半導体集積回路を機能単位の各エリアに分解し、各エリアに含まれるセルを個別に配置することで半導体集積回路全体の配置を決定する。具体的には、回路情報から半導体集積回路内のセル間を接続する複数の信号線について、接続方向、入出力及び接続本数に関する信号線接続情報を抽出し、所定の規則に基づき、信号線接続情報からターゲットエリア内の全てのセルの配置を決定する。 （もっと読む）

【課題】対策部品の適切な実装を容易に判断できる設計チェックプログラム、設計チェック装置及び設計チェック方法を提供することを課題とする。
【解決手段】コンピュータに、基準部品１の端子４から所定範囲５内にある対策部品２Ａ及び２Ｂを設計データに基づき判定し、判定した対策部品２Ａ及び２Ｂの端子と、基準部品１の端子４とが電気的に接続されているかを設計データに基づき判定し、判定した対策部品２Ａ及び２Ｂの端子と、基準部品１の端子４とが電気的に接続されていれば対策部品２Ａ及び２Ｂが適切に実装されていると判定する処理を実行させることにより上記課題を解決する。 （もっと読む）

【課題】ＥＳＤ対策の観点においてプリント基板の設計者が注意すべきグランドパターンを抽出できるようにする。
【解決手段】本プリント基板設計支援装置は、設計データ格納部に格納されたプリント基板の設計データから、基板の表層に存在し且つ金属部品に接続するグランドパターンを抽出し、当該グランドパターンを特定するための情報をデータ格納部に格納するフレームグランド抽出部と、データ格納部に格納された情報から特定されるグランドパターンに対して静電気放電に関する判定を行い、判定結果を判定結果格納部に格納する静電気放電判定部と、判定結果格納部に格納された判定結果を出力する出力部とを有する。 （もっと読む）

【課題】設計段階でインプラチェックを自動的に行う。
【解決手段】実施形態に係わるレイアウト検証装置は、半導体集積回路のレイアウトから抽出した素子が回路図と一致しているか否かを検証する第１の検証部６０と、半導体集積回路のレイアウトが仕様情報から抽出したデザインルールに違反しているか否かを検証する第２の検証部７０とを備える。第１及び第２の検証部６０，７０のうちの１つ内のフィルター処理部は、被検証素子と、被検証素子を形成するために必要なマスクデータと、被検証素子を形成するために不要なマスクデータの反転データとのアンドロジックを実行し、被検証素子に対してインプラが適切に行われているか否かを判断する。 （もっと読む）

【課題】半導体回路内のパッド間の電流の流れやすさを精度よく解析する。
【解決手段】ＥＳＤ保護素子が接続された２つのパッド間の一方側から他方側に流れる電流の流れ易さを数値化した第１テーブル作成手段と、反対向きの電流の流れ易さを数値化した第２テーブル作成手段と、第１及び第２テーブルを合成して、最も電流が流れ易い経路を数値化した第３テーブル作成手段と、第３テーブルに基づいて、任意のパッド間で、ＥＳＤ保護素子を経由する全経路について、電流の流れ易さを数値化した第４テーブル作成手段と、全ＥＳＤ保護素子を削除した状態で、任意のパッド間の電流の流れ易さを数値化した第５テーブル作成手段と、第４及び第５テーブルとに基づいて、任意のパッド間で、ＥＳＤ保護素子を通過する経路と通過しない経路の電流の流れ易さの比較結果が一致しない場合に、対応するパッド同士の組合せと、パッド間の経路とを提示する手段４と、を備える。 （もっと読む）

【課題】熱解析の精度を向上させることを課題とする。
【解決手段】熱解析装置は、プリント基板に搭載される電子部品を含む所定範囲の面積を算出し、当該所定範囲に含まれるビア数を計数し、算出された面積とビア数と、予め定めた導体の物性値とを用いて、第一物性値を算出する。さらに、熱解析装置は、プリント基板における導体の面積を算出し、算出された導体の面積から電子部品を含む面積を除いた面積がプリント基板に占める割合と予め定めた導体の物性値とを用いて、第二物性値を算出する。その後、熱解析装置は、電子部品に予め定めた物性値を設定し、電子部品からプリント基板の層方向に、算出された第一物性値を有する放熱経路を設定する。さらに、熱解析装置は、プリント基板における電子部品以外の導体について、第二物性値をさらに設定し、プリント基板における絶縁体について、予め定められた物性値をさらに設定した熱解析モデルを生成する。 （もっと読む）

【課題】電圧降下解析の実行時間を短縮することが可能な電圧降下解析装置を提供する。
【解決手段】電圧降下解析装置の電流解析部は、素子に流れる電流を解析し、素子に流れる電流の電流情報を出力する。電圧降下解析部は、素子の接続、素子の配置、および素子に接続された電源配線の情報を含む回路配置情報と、電流情報と、に基づいて、素子の電圧降下を解析し、素子の電圧降下の電圧降下情報を出力する。コーナ選択部は、複数のコーナ情報を含むコーナ情報リストから素子のコーナ情報を選択する。電圧降下補正部は、電圧降下情報と、選択されたコーナ情報と、コーナ情報と電圧降下情報の補正量との関係を規定する電圧降下補正情報と、に基づいて、電圧降下情報を補正した補正後電圧降下情報を出力する。 （もっと読む）

【課題】設計段階において、ＬＳＩの性能を考慮してＬＳＩの設計を行う。
【解決手段】設計装置１は、抽出部１０４と、回帰式生成部１１０と、出力部１１４と、を備えている。抽出部１０４は、半導体集積回路のネットリストから所定の遅延閾値ＤＴＨより大きい遅延値Ｄｉに対応するクリティカルパート（クリティカルパスＣＰｉ又はクリティカルネットＣＮｉ）を抽出する。回帰式生成部１１０は、所定の回帰アルゴリズムＡｍを用いて、抽出部１０４により抽出されたクリティカルパートの遅延（クリティカルパスＣＰｉの遅延値Ｄｉ又はクリティカルネットＣＮｉの遅延値ＤＮｉ）を再現する回帰式（回帰式又はｎ（ｎは２以上の整数）次元回帰式）Ｆｉを生成する。出力部１１４は、回帰式生成部１１０により生成された回帰式Ｆｉを出力する。 （もっと読む）

【課題】判定用のレイアウトデータを簡単に作成することが可能であり、且つ、レイアウトデータ上で擬似エラーが発生する箇所を事前に予測することにより、デザインルールチェックの結果から擬似エラーを除外することが可能なレイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラムを提供する。
【解決手段】レイアウトデータのエラー判定方法は、レイアウト検証ステップと、デザインルール判定ステップと、を有し、デザインルール判定ステップは、エラー識別子付加ステップと、エラー確認ステップと、を有することを特徴とする。 （もっと読む）

【課題】チップ内のばらつき（OCV: on chip variation）の影響を受けにくく、タイミング収束を容易にするクロックツリーを構築する。
【解決手段】 レイアウト装置を用いた半導体集積回路の自動配置配線方法において、自動セル配置処理により生成された半導体集積回路に対するタイミング解析結果に基づいて各論理パス間のタイミング収束の難易度を判断し、タイミング収束の難易度が所定のレベルを超えるパスについて当該パスを構成する論理回路素子間での分岐が前記タイミング収束の難易度が前記所定のレベル以下のパスと比較して少なくなるようにクロックツリーを生成する。 （もっと読む）

【課題】３次元の配線パターンを短時間かつ簡単に形成できる配線設計支援装置及び配線設計支援方法を提供すること。
【解決手段】実施形態によれば、配線設計支援装置は表示手段と、描画手段と、データ生成手段とを具備する。表示手段は配線を形成したい表面を含む３次元物体を表示する。描画手段は表示手段で表示されている３次元物体上で配線を形成したい面内の２点間を結ぶ線を描画する。データ生成手段は描画手段により線が描画されると、当該線により規定される配線の３次元形状を示す第１の３次元データを生成する。 （もっと読む）