ＥＳＤ検証装置、ＥＳＤ検証方法およびＥＳＤ検証プログラム
【課題】半導体回路内のパッド間の電流の流れやすさを精度よく解析する。
【解決手段】ＥＳＤ保護素子が接続された２つのパッド間の一方側から他方側に流れる電流の流れ易さを数値化した第１テーブル作成手段と、反対向きの電流の流れ易さを数値化した第２テーブル作成手段と、第１及び第２テーブルを合成して、最も電流が流れ易い経路を数値化した第３テーブル作成手段と、第３テーブルに基づいて、任意のパッド間で、ＥＳＤ保護素子を経由する全経路について、電流の流れ易さを数値化した第４テーブル作成手段と、全ＥＳＤ保護素子を削除した状態で、任意のパッド間の電流の流れ易さを数値化した第５テーブル作成手段と、第４及び第５テーブルとに基づいて、任意のパッド間で、ＥＳＤ保護素子を通過する経路と通過しない経路の電流の流れ易さの比較結果が一致しない場合に、対応するパッド同士の組合せと、パッド間の経路とを提示する手段４と、を備える。
【解決手段】ＥＳＤ保護素子が接続された２つのパッド間の一方側から他方側に流れる電流の流れ易さを数値化した第１テーブル作成手段と、反対向きの電流の流れ易さを数値化した第２テーブル作成手段と、第１及び第２テーブルを合成して、最も電流が流れ易い経路を数値化した第３テーブル作成手段と、第３テーブルに基づいて、任意のパッド間で、ＥＳＤ保護素子を経由する全経路について、電流の流れ易さを数値化した第４テーブル作成手段と、全ＥＳＤ保護素子を削除した状態で、任意のパッド間の電流の流れ易さを数値化した第５テーブル作成手段と、第４及び第５テーブルとに基づいて、任意のパッド間で、ＥＳＤ保護素子を通過する経路と通過しない経路の電流の流れ易さの比較結果が一致しない場合に、対応するパッド同士の組合せと、パッド間の経路とを提示する手段４と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路を対象としてＥＳＤ検証を行うＥＳＤ検証装置、ＥＳＤ検証方法およびＥＳＤ検証プログラムに関する。
【背景技術】
【０００２】
一部の半導体回路（例えば、アナログＬＳＩ）は、過酷な環境条件で使用されることから、厳しいサージ試験に合格することが求められる。サージ試験では、パッド間に高電圧を印加するため、パッド間に大きなサージ電流が流れて、半導体回路が破壊するおそれがある。この破壊は主に、半導体回路内にＰＮ結合を介した低インピーダンスの電流経路が存在するためである。あるいは、サージをかけたパッドから、半導体回路内の寄生素子を通過して接地パッドに大きなサージ電流が流れて半導体回路が破壊することもあり得る。
【０００３】
この種のサージ電流は、通常の動作シミュレーションでは発見できない。サージ状態の動作シミュレーションを行うことも考えられるが、すべてのパッド間でサージ状態の動作シミュレーションを行うのは、時間的にも困難である。
【０００４】
モータ制御ドライバやオーディオ用アンプ等は、その出力段に、電動モータやスピーカ等の内部にインダクタ素子を有する機器が接続されている。サージにより出力側電圧が大きく変動すると、機器内部のインダクタ素子に誘導起電力が生じ、機器内部に大きなサージ電流が流れて、機器およびその周辺回路が破壊するおそれがある。
【０００５】
特に、サージにより機器内部に負の電圧が印加されると、想定外の寄生素子が動作して、機器内部およびその周辺の回路部品に大きなサージ電流が流れて破壊するおそれがある。この種のサージによる影響を事前に動作シミュレーションで予測することは困難である。
【０００６】
特許文献１〜３には、静電放電（ＥＳＤ）の解析技術が開示されているが、半導体回路内のＰＮ接合部やゲート−ソース間容量部を経由する電流経路まで解析することは念頭に置いておらず、ＥＳＤの解析を精度よく行うことはできない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１９６４号公報
【特許文献２】特開２００５−１９６４６８号公報
【特許文献３】特開２００７−２２１０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下に説明する実施形態では、半導体回路内のパッド間の電流の流れやすさを精度よく解析して、問題のある箇所を的確に検出可能なＥＳＤ検証装置、ＥＳＤ検証方法およびＥＳＤ検証プログラムを提供する。
【課題を解決するための手段】
【０００９】
本実施形態は、複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証装置を対象とする。このＥＳＤ検証装置は、前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換する置換手段を有する。また、ＥＳＤ検証装置は、前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する第１テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する第２テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成する第３テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する第４テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する第５テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する比較手段を有する。また、ＥＳＤ検証装置は、前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示する提示手段を有する。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係るＥＳＤ検証装置の概略構成を示すブロック図。
【図２】図１のＥＳＤ検証装置の処理動作を説明するフローチャート。
【図３】図２のステップＳ２の置換処理の具体例を説明する図。
【図４】具体的な半導体回路についてステップＳ２の置換処理を行った例を示す回路図。
【図５】有向経路グラフを説明する図。
【図６】第１テーブルの作成手順を説明する図。
【図７】第２テーブルの作成手順を説明する図。
【図８】第３テーブルを作成する手順を説明する図。
【図９】第４テーブルを作成する手順を説明する図。
【図１０】ステップＳ１３の処理内容を説明する図。
【図１１】ステップＳ１３の処理内容を説明する図。
【図１２】第５テーブルを作成する手順を説明する図。
【図１３】ＶＣＣＡパッドに静電サージが印加された状態を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、実施形態を説明する。図１は一実施形態に係るＥＳＤ検証装置の概略構成を示すブロック図である。図１のＥＳＤ検証装置は、半導体回路のＥＳＤ解析を行うものである。より具体的には、半導体回路内のＥＳＤ保護素子の接続が正しいか否かの解析と、半導体回路内のパッド間に大量の電流が流れる経路がないか否かの解析とを行う。
【００１２】
本実施形態に係るＥＳＤ保護素子は、半導体回路のパッド間に接続されるものであり、ＥＳＤ保護素子の具体的な形態としては、ダイオードやサイリスタ等、種々の回路素子が考えられる。また、複数の回路素子を組み合わせてＥＳＤ保護素子を構成してもよい。
【００１３】
図１のＥＳＤ検証装置は、ＥＳＤの解析を行う処理部１と、処理部１で使用する各種データを記憶する記憶部２と、ＥＳＤの解析条件等を入力する入力部３と、ＥＳＤの解析結果を出力する出力部４とを備えている。
【００１４】
図１のＥＳＤ検証装置の少なくとも一部は、ハードウェアで構成してもよいが、例えば、汎用のＰＣやワークステーション上で実行されるプログラムにより、ＥＳＤ検証装置の少なくとも一部の機能を実施してもよい。
【００１５】
ＥＳＤ検証装置内の処理部１は、置換部１１と、第１テーブル作成部１２と、第２テーブル作成部１３と、第３テーブル作成部１４と、第４テーブル作成部１５と、第５テーブル作成部１６と、第６テーブル作成部１７と、比較部１８とを有する。
【００１６】
置換部１１は、半導体回路のパッド間に接続される内部回路と、パッド間に接続されるＥＳＤ保護素子とに含まれるＰＮ接合部とゲート−ソース間容量部とをそれぞれ整流素子（例えばダイオード）に置換する。
【００１７】
第１テーブル作成部１２は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間のＥＳＤ保護素子の一方側（例えばアノード）から他方側（例えばカソード）に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する。
【００１８】
第２テーブル作成部１３は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間のＥＳＤ保護素子の他方側（例えばカソード）から一方側（例えばアノード）に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する。
【００１９】
第３テーブル作成部１４は、第１および第２テーブル１２，１３を合成して、ＥＳＤ保護素子が接続された２つのパッド間の電流経路のうち、電流が流れやすい電流経路を数値化した第３テーブルを作成する。
【００２０】
第４テーブル作成部１５は、第３テーブルに基づいて、複数のパッドの中の任意のパッド間で、ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する。
【００２１】
第５テーブル作成部１６は、半導体回路からすべてのＥＳＤ保護素子を削除した状態で、任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する。
【００２２】
第６テーブル作成部１７は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間の電流経路について、電流の流れやすさを数値化した第６テーブルを作成する。
【００２３】
比較部１８は、第４テーブルと第５テーブルに基づいて、任意のパッド間で、ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する。より具体的には、比較部１８は、第４テーブルの数値と第５テーブルの数値が異なる場合には、問題があると判断する。
【００２４】
出力部４は、第４テーブルの数値と第５テーブルの数値が異なる場合には、対応するパッド同士の組合せと、これらパッド間の経路とを操作者に提示する。提示の具体的な形態は問わないが、例えば、表示装置に解析対象の半導体回路の回路図を表示して、問題のある回路素子や接続ノードを強調表示する。
【００２５】
記憶部２は、第１ネットリストを記憶する第１ネットリスト記憶部２１と、第２ネットリストを記憶する第２ネットリスト記憶部２２と、第３ネットリストを記憶する第３ネットリスト記憶部２３と、第１テーブルを記憶する第１テーブル記憶部２４と、第２テーブルを記憶する第２テーブル記憶部２５と、第３テーブルを記憶する第３テーブル記憶部２６と、第４テーブルを記憶する第４テーブル記憶部２７と、第５テーブルを記憶する第５テーブル記憶部２８と、第６テーブルを記憶する第６テーブル記憶部２９と、第１有向経路グラフを記憶する第１有向経路グラフ記憶部３０と、第２有向経路グラフを記憶する第２有向経路グラフ記憶部３１とを有する。
【００２６】
図２は図１のＥＳＤ検証装置の処理動作を説明するフローチャートである。以下、このフローチャートに基づいて図１のＥＳＤ検証装置の処理動作を説明する。
【００２７】
まず、入力部３を介して、ＥＳＤ解析対象の半導体回路のネットリスト（以下、第１ネットリストと呼ぶ）を入力する（ステップＳ１）。この第１ネットリストは、第１ネットリスト記憶部２１に記憶される。第１ネットリストは、ＥＳＤ検証装置とは別個の装置で作成される。あるいは、ＥＳＤ検証装置の内部で第１ネットリストを作成して、データバスと入力部３等を介して取り込んでもよい。
【００２８】
次に、第１ネットリスト中の内部回路モデルとＥＳＤ保護素子モデルの中から、ＰＮ接合部とゲート−ソース間容量部を抽出して、ダイオードまたは寄生ダイオード（以下、まとめてダイオードと呼ぶ）にそれぞれ置換し、新たなネットリスト（以下、第２ネットリストと呼ぶ）を作成する（ステップＳ２）。この第２ネットリストは、第２ネットリスト記憶部２２に記憶される。
【００２９】
図３は図２のステップＳ２の置換処理の具体例を説明する図である。図３（ａ）のＮＰＮトランジスタは、ベース−コレクタ間、ベース−エミッタ間、および基板ＰＢ−コレクタ間にそれぞれＰＮ接合部が形成されているため、それぞれ別個のダイオードに置換される。図３（ｂ）のＰＮＰトランジスタも同様である。
【００３０】
図３（ｃ）のＰＭＯＳトランジスタでは、ソース−ゲート間とドレイン−ゲート間にそれぞれＰＮ接合部が形成されているため、それぞれ別個のダイオードに置換される。また、ゲート−ソース間容量もダイオードに置換される。図３（ｄ）のＮＭＯＳトランジスタも同様である。
【００３１】
図３（ｅ）のＮＰＮトランジスタはベース−エミッタ間が短絡している。よって、ベース−エミッタ間のダイオードは省略される。図３（ｆ）も同様である。
【００３２】
図３（ｇ）のＰＭＯＳトランジスタはソース−ドレイン間が短絡している。よって、ソース−ドレイン間のダイオードは省略される。図３（ｈ）も同様である。
【００３３】
図３（ｉ）のポリ抵抗は、ＰＮ接合部が存在しないため、短絡経路に置換される。図３（ｊ）の拡散抵抗は、ＰＮ接合部が存在するため、ＰＮ接合部の箇所はダイオードに置換される。
【００３４】
図３（ｋ）のＮ＋ＭＯＳキャパシタは、内部にＰＮ接合部を有するため、ダイオードに置換される。ゲート−Ｎ＋拡散間容量もMOSトランジスタと同様にダイオードに置換される。一方、図３（ｌ）のＭＩＭキャパシタは、ＰＮ接合部がなく、両側電極間に直流的な電流経路が存在しないため、向き合ったダイオードに置換される。或いはＭＩＭキャパシタ間の耐圧が十分高ければ、開放状態に置換してもよい。
【００３５】
図４は具体的な半導体回路についてステップＳ２の置換処理を行った例を示す回路図である。図４の左側は第１ネットリストに対応する元の回路図、右側は置換処理後の回路図である。図示のように、ＭＯＳトランジスタと拡散抵抗がそれぞれダイオードに置換される。
【００３６】
図２のステップＳ２の処理が終わると、次に、第２ネットリスト中で、自分自身のアノードとカソードが短絡しているダイオードを除去する縮約処理を行って、第２ネットリストを簡略化した第３ネットリストを作成する（ステップＳ３）。この第３ネットリストは第３ネットリスト記憶部２３に記憶される。
【００３７】
次に、第３ネットリストに基づいて、ＥＳＤ保護素子を経由する経路の電流の流れやすさを数値化した有向経路グラフ（以下、第１有向経路グラフ）を作成する（ステップＳ４）。この第１有向経路グラフは、第１有向経路グラフ記憶部３０に記憶される。
【００３８】
図５は有向経路グラフを説明する図である。有向経路グラフは、ＥＳＤ保護素子を経由するパッド間の電流経路の電流の流れやすさを数値化したものである。例えば、図５に示すように、ＥＳＤ保護素子がダイオードの場合、順方向の電流経路の数値は順方向電圧降下値とすればよく、逆方向の電流経路の数値は降伏電圧値とすればよい。また、ＭＯＳトランジスタのゲート−ソース間容量を置換したダイオードの場合は、順方向および逆方向それぞれを、ゲート−ソース間の絶縁破壊電圧の比Ｖgs／Ｖsgを、電流の流れやすさを表す数値とすればよい。Ｖgsはゲートが高電位でソースが低電位の場合の絶縁破壊電圧であり、Ｖsgはソースが高電位でゲートが低電位の場合の絶縁破壊電圧である。ＭＩＭキャパシタの向き合ったダイオードは、それぞれ順方向は０で、逆方向はＭＩＭキャパシタの絶縁破壊電圧を電流の流れやすさを表す数値とすれば良い。
【００３９】
有向経路グラフでは、数値が小さいほど電流が流れやすいことを示す。したがって、各経路ごとの数値を単純に比較するだけで、各経路の電流の流れやすさを把握できる。
上述したステップＳ４では、まず、ＥＳＤ保護素子を順方向に通過するパッド間の電流経路を検索する。そして、検索されたＥＳＤ保護素子のＰＮ接合部やゲート−ソース間容量部を置換したダイオードのアノードを起点として、いずれかのパッドか他のＥＳＤ保護素子のダイオードのアノードに至る経路までを有向経路とする。そして、検索された有向経路について、電流の流れやすさを表す数値を設定する。
【００４０】
あるＥＳＤ保護素子のダイオードのアノードから、パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路に、複数の有向経路を経由する場合は、これら有向経路のそれぞれの電流の流れやすさを表す数値を足し合わせた合計値を採用する。
【００４１】
あるＥＳＤ保護素子のダイオードのアノードから、パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路が複数存在する場合は、これら経路の中で数値の合計値が最も小さい経路を選択する。例えば、数値の合計値の最小値をＸ１とし、新たに検索された経路の数値の合計値を計算する途中で、それまでの合計値がＸ１を超えてしまった場合は、その経路の経路探索を途中で打ち切って、他の経路の数値計算を行う。また、経路が見つからない箇所は、経路が存在しないことがわかるように、非常に大きな数値（例えば９９９９９）を設定する。
【００４２】
以上のようにして、ＥＳＤ保護素子を経由する任意のパッド間について、対応するＥＳＤ保護素子のダイオードのアノードから各パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路の電流の流れやすさを表す数値の合計値の最小値を記述した第１テーブルを作成する（ステップＳ５）。
【００４３】
図６は第１テーブルの作成手順を説明する図である。図６（ａ）の回路は、ＥＳＤ保護素子内にダイオードＤ１を有し、他のＥＳＤ保護素子内にダイオードＤ２およびＤ３を有する例を示している。ダイオードＤ１のアノードはＧＮＤパッドに接続され、ダイオードＤ１のカソードはパッドＰ１に接続されている。ダイオードＤ２のアノードはパッドＰ１に接続され、ダイオードＤ２のカソードはＶＣＣパッドに接続されている。ＶＣＣパッドとＧＮＤパッドの間にはダイオードＤ３が接続されている。
【００４４】
図６（ｂ）は図６（ａ）の回路に対応する第１有向経路グラフである。この第１有向経路グラフには、ＥＳＤ保護素子のダイオードＤ１のアノードから、ＧＮＤパッド、パッドＰ１（ダイオードＤ２のアノード）、またはＶＣＣパッドへの電流の流れやすさを表す数値が記述されている。
【００４５】
図６（ｃ）は、図６（ｂ）の各経路のうち、順方向の経路を実線で表し、逆方向の経路を破線で表している。
【００４６】
図６（ｄ）は図６（ｃ）に対応する第１テーブルを示す図である。図６（ｄ）の第１テーブルでは、逆方向の経路については非常に大きな値（例えば９９９９９）を設定し、順方向の経路については図６（ｃ）の数値を記述している。
【００４７】
次に、第１有向経路グラフ中のＥＳＤ保護素子のダイオードのカソードを起点として、いずれかのパッドか他のＥＳＤ保護素子のダイオードのカソードに至る経路を検索して、逆方向の電流の流れやすさを数値化した第２テーブルを作成する（ステップＳ６）。
【００４８】
図７は第２テーブルの作成手順を説明する図である。図７（ａ）は図６（ｂ）に示した第１有向経路グラフである。図７（ｂ）は図７（ａ）から逆方向の経路を選択して実線で表し、順方向の経路は破線で表している。図７（ｃ）は図７（ｂ）に対応する第２テーブルを示す図である。図７（ｃ）の第２テーブルでは、逆方向の経路は図７（ｂ）に示す数値を記述し、順方向の経路は非常に大きな値（例えば９９９９９）を設定している。
【００４９】
次に、第１テーブルと第２テーブルを合成して、ＥＳＤ保護素子が接続された任意のパッド間の順方向および逆方向の経路についての電流の流れやすさを数値化した第３テーブルを作成する（ステップＳ７）。この第３テーブルは、第１テーブルと第２テーブルの対応する数値同士を比較し、小さい方の数値を選択したものである。
【００５０】
図８は第３テーブルを作成する手順を説明する図である。図８（ａ）は図６（ｄ）に示した第１テーブル、図８（ｂ）は図７（ｃ）に示した第２テーブル、図８（ｃ）は第１テーブルと第２テーブルの各数値を比較して、どちらか小さい数値を記述したものである。例えば、ＥＳＤ保護素子のダイオードからパッド１への経路について、第１テーブルでの数値が０．６で、第２テーブルでの数値が９９９９９であれば、０．６を選択して、第３テーブルに記述する。これにより、第３テーブルでは、数値９９９９９のような非常に大きな数値はなくなっている。
【００５１】
次に、第３テーブルに基づいて、ＥＳＤ保護素子を含む任意のパッド間の電流の流れやすさを数値化した第４テーブルを作成する（ステップＳ８）。ここでは、パッドＡからＥＳＤ保護素子のダイオードとパッドＣを介してパッドＢに至る経路の電流の流れやすさを示す数値と、パッドＡからＥＳＤ保護素子のダイオードを経由して直接（パッドＣを介さずに）、パッドＢに至る経路の電流の流れやすさを示す数値とを比較し、後者の数値の方が小さい場合は、その数値を第４テーブルに記述する。すなわち、第４テーブルには、パッドＡからパッドＢに至る複数の経路が存在する場合は、その中で最も電流が流れやすい経路の数値が記述される。
【００５２】
図９は第４テーブルを作成する手順を説明する図である。図８（ｃ）に示した第３テーブルでは、ＶＣＣパッドからＧＮＤパッドに至る経路の電流の流れやすさを示す数値が１６．８であった。この数値はＥＳＤ保護素子のダイオードを経由する経路の電流の流れやすさを表している。これに対して、ＶＣＣパッドからＥＳＤ保護素子のダイオードを経由してＧＮＤパッドに至る経路が別に存在し、この経路の電流の流れやすさを示す数値は１０．４であり、１６．８よりも小さいため、第４テーブルでは１０．４に更新される。数値１０．４は、ＶＣＣパッドからパッドＰ１までの経路の数値５．２と、パッドＰ１からＧＮＤパッドまでの経路５．２とを足し合わせたものである。したがって、数値１０．４の経路は、ＶＣＣパッドからパッドＰ１を経由してＧＮＤパッドに至る経路である。
【００５３】
同様に、ＧＮＤパッドからＶＣＣパッドに至る経路も、ＥＳＤ保護素子のダイオードを経由してＧＮＤパッドからＶＣＣパッドに直接至る経路の数値が３．２で、ＥＳＤ保護素子のダイオードを経由してＧＮＤパッドからパッドＰ１を経由してＶＣＣパッドに至る経路の数値が１．２であるため、第４テーブルでは、１．２に更新される。数値１．２は、ＧＮＤパッドからパッドＰ１までの経路の数値０．６と、パッドＰ１からＶＣＣパッドまでの経路の数値０．６とを足し合わせたものである。すなわち、数値１．２の経路は、ＧＮＤパッドからパッドＰ１を経由してＶＣＣパッドに至る経路である。
【００５４】
次に、第４テーブルの数値と、操作者が入力部３を介して予め入力した第６テーブルの数値とを比較する（ステップＳ９）。第６テーブルは、パッド間のＥＳＤ保護素子の電流の流れやすさを示す数値の設計値を記述したものである。
【００５５】
第４テーブルと第６テーブルを比較した結果、第４テーブルの数値の方が小さければ、操作者（設計者）が意図していないＥＳＤ保護素子を経由する経路、またはＥＳＤ保護素子の寄生ダイオードを経由する経路、または他のＥＳＤ保護素子を経由するパッド間の経路が存在することを示す。したがって、第４テーブルの数値の方が小さければ、出力部４を介して、意図しない経路の存在を報知する（ステップＳ１０）。
【００５６】
一方、第４テーブルと第６テーブルを比較した結果、第６テーブルの数値の方が小さければ、操作者（設計者）が意図したＥＳＤ保護素子を経由する経路は存在しないことになるため、その旨を出力部４を介して報知する（ステップＳ１１）。
【００５７】
ステップＳ１０またはＳ１１により、出力部４を介して問題のある経路が提示された場合は、操作者は、提示された経路を調べて、ＥＳＤ保護素子の接続方法や使用すべきＥＳＤ保護素子の種類等に誤りがないかを確認し、誤りが見つかった場合は、第１ネットリストを修正して、ステップＳ１以降の処理を再度行う（ステップＳ１２）。
【００５８】
ここで、操作者（設計者）が第６テーブルを予め用意できるとは限らない。したがって、上述したステップＳ９〜Ｓ１２の処理は必ずしも必須ではない。仮に、第６テーブルが用意できなかった場合は、ステップＳ９の後に、以降に説明するステップＳ１３の処理を行う。また、第４テーブルの数値と第６テーブルの数値が一致する場合もステップＳ１３の処理を行う。
【００５９】
ステップＳ１３では、第１有向経路グラフから、ＥＳＤ保護素子のダイオードを経由する有向経路を削除した第２有向経路グラフを作成する。
【００６０】
図１０および図１１はステップＳ１３の処理内容を説明する図である。図１０（ａ）の回路は、ステップＳ２の処理により、例えば図１０（ｂ）のようなダイオードおよび寄生ダイオードを有する回路に置換される。その後、ステップＳ４の処理により、図１０（ｃ）および図１１（ａ）のような第１有向経路グラフが作成される。その後、ステップＳ１３の処理により、図１１（ｂ）のような第２有向経路グラフが作成される。図１１（ａ）と図１１（ｂ）を比較すればわかるように、第２有向経路グラフでは、ＶＣＣＡパッドとＧＮＤＡパッド間のダイオードを経由する経路（図１１（ａ）の左端の二本の経路）と、ＶＣＣＢパッドとＧＮＤＢパッド間のダイオードを経由する経路（図１１（ａ）の右端二本の経路）とが削除される。
【００６１】
次に、第２有向経路グラフを利用して、任意のパッド間における順方向および逆方向の全経路を検索し、各経路の電流の流れやすさを示す数値の最小値が第４テーブルの数値より小さいか否かを検証する。もし、各経路の数値の合計値を計算する過程で、同じ経路の第４テーブル上の数値を超えてしまった場合は、その経路については数値計算を中止し、別の経路を探索してもよい。（ステップＳ１４）。
【００６２】
すべてのパッド間についてステップＳ１４の処理を行って、第５テーブルを作成する（ステップＳ１５）。
【００６３】
図１２は第５テーブルを作成する手順を説明する図である。図１２（ａ）は図１１（ｂ）に示した第２有向経路グラフである。図１２（ｂ）は図１１（ｂ）の第２有向経路グラフに対応する第４テーブルである。この第４テーブルは、ＥＳＤ保護素子の接続された経路のみを対象とするため、ＥＳＤ保護素子が接続されていない経路の数値を非常に大きな値９９９９９に設定している。
【００６４】
図１２（ｃ）は、ＥＳＤ保護素子を削除した状態で、パッド間の全ての経路の電流の流れやすさを検索して、最も電流が流れやすい経路の数値を記述した第５テーブルの一例を示している。
【００６５】
図１２（ｂ）の第４テーブルと図１２（ｃ）の第５テーブルを比較すればわかるように、第４テーブルで数値９９９９９を持つ経路は、第５テーブルでは、より小さい数値に更新される。また、他の数値を持つ経路でも、ＥＳＤ保護素子を経由しない経路で、より電流が流れやすい経路が存在すれば、その経路の数値に更新される。
【００６６】
図１３は第５テーブルのＶＣＣＡパッドからＶＣＣＢパッドに至る経路の電流の流れやすさを表す数値が６．７になる理由を説明する図である。図１３（ａ）は図１２（ａ）と同じ第２有向経路グラフであり、図１３（ｂ）は図１２（ｃ）と同じ第５テーブルである。
【００６７】
図１３（ｃ）の回路図に示すように、ＶＣＣＡパッドとＶＣＣＢパッドの間には、ＭＯＳトランジスタＱ１とＱ２が存在する。図１３（ｃ）の矢印の向きに、ＶＣＣパッドからＶＣＣＢパッドに電流が流れるには、ＭＯＳトランジスタＱ２が破壊されて、ゲート絶縁膜を突き抜けるような電流が流れることが前提となる。このようなＭＯＳトランジスタＱ２の破壊のしやすさも考慮に入れて、第５テーブルが生成される。
【００６８】
本実施形態では、このような大量の電流が流れうる電流経路を確実に検出できるように、第４テーブルと第５テーブルを比較して（ステップＳ１６）、第５テーブル内の数値と第４テーブル内の数値とが異なる場合には、その数値に対応する経路には問題があると判断して、出力部４を介して、その経路と対応するパッド間とを操作者に提示する（ステップＳ１７）。
【００６９】
上述したステップＳ１６において、第４テーブルの数値以下の数値を持つ経路が一つ見つかるたびに、ステップＳ１７の操作者への提示を行う必要はない。このような経路が予め定めた所定個数見つかった段階で、ステップＳ１７の提示を行ってもよい。
【００７０】
ステップＳ１７の提示を受けた操作者は、問題のあるパッド間と経路を解析して、問題を解決すべく第１ネットリストを修正する（ステップＳ１８）。修正後に、上述したステップＳ１以降の処理を再度行い、最終的に問題箇所がなくなるまで、ステップＳ１〜Ｓ１８の処理を繰り返す。
【００７１】
このように、本実施形態では、半導体回路のパッド間に接続されるＥＳＤ保護素子と内部回路内のＰＮ接合部とゲート−ソース間容量部をダイオードに置換した後に、パッド間の電流の流れやすさを解析するため、電流の流れやすさの解析を精度よく行うことができる。
【００７２】
また、本実施形態では、想定したＥＳＤ保護素子を経由するパッド間の経路以外に、想定外のＥＳＤ保護素子を経由するパッド間の経路が存在するか否かを検索するため、設計者が意図しなかった電流経路の存在を的確に検出できる。
【００７３】
また、電流の流れやすさを数値化した有向経路グラフを利用して、ＥＳＤ保護素子を経由するパッド間の電流の流れやすさを示す数値を、予め設計した数値と比較するため、ＥＳＤ保護素子の接続形態に誤りがないか否かを簡易且つ正確に検証できる。
【００７４】
また、ＥＳＤ保護素子を接続した場合の有向経路グラフと、ＥＳＤ保護素子を接続しない場合の有向経路グラフとを比較するため、ＥＳＤ保護素子を経由しないで電流が流れやすい経路を漏れなく検出でき、問題のある経路の修正作業を簡易かつ迅速に行うことができる。
【００７５】
上述した実施形態で説明したＥＳＤ検証装置の少なくとも一部は、上述したようにハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、ＥＳＤ検証装置の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００７６】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００７７】
１ 処理部
２ 記憶部
３ 入力部
４ 出力部
１１ 置換部
１２〜１７ 第１〜第６テーブル作成部
１８ 比較部
【技術分野】
【０００１】
本発明の実施形態は、ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路を対象としてＥＳＤ検証を行うＥＳＤ検証装置、ＥＳＤ検証方法およびＥＳＤ検証プログラムに関する。
【背景技術】
【０００２】
一部の半導体回路（例えば、アナログＬＳＩ）は、過酷な環境条件で使用されることから、厳しいサージ試験に合格することが求められる。サージ試験では、パッド間に高電圧を印加するため、パッド間に大きなサージ電流が流れて、半導体回路が破壊するおそれがある。この破壊は主に、半導体回路内にＰＮ結合を介した低インピーダンスの電流経路が存在するためである。あるいは、サージをかけたパッドから、半導体回路内の寄生素子を通過して接地パッドに大きなサージ電流が流れて半導体回路が破壊することもあり得る。
【０００３】
この種のサージ電流は、通常の動作シミュレーションでは発見できない。サージ状態の動作シミュレーションを行うことも考えられるが、すべてのパッド間でサージ状態の動作シミュレーションを行うのは、時間的にも困難である。
【０００４】
モータ制御ドライバやオーディオ用アンプ等は、その出力段に、電動モータやスピーカ等の内部にインダクタ素子を有する機器が接続されている。サージにより出力側電圧が大きく変動すると、機器内部のインダクタ素子に誘導起電力が生じ、機器内部に大きなサージ電流が流れて、機器およびその周辺回路が破壊するおそれがある。
【０００５】
特に、サージにより機器内部に負の電圧が印加されると、想定外の寄生素子が動作して、機器内部およびその周辺の回路部品に大きなサージ電流が流れて破壊するおそれがある。この種のサージによる影響を事前に動作シミュレーションで予測することは困難である。
【０００６】
特許文献１〜３には、静電放電（ＥＳＤ）の解析技術が開示されているが、半導体回路内のＰＮ接合部やゲート−ソース間容量部を経由する電流経路まで解析することは念頭に置いておらず、ＥＳＤの解析を精度よく行うことはできない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１９６４号公報
【特許文献２】特開２００５−１９６４６８号公報
【特許文献３】特開２００７−２２１０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下に説明する実施形態では、半導体回路内のパッド間の電流の流れやすさを精度よく解析して、問題のある箇所を的確に検出可能なＥＳＤ検証装置、ＥＳＤ検証方法およびＥＳＤ検証プログラムを提供する。
【課題を解決するための手段】
【０００９】
本実施形態は、複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証装置を対象とする。このＥＳＤ検証装置は、前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換する置換手段を有する。また、ＥＳＤ検証装置は、前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する第１テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する第２テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成する第３テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する第４テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する第５テーブル作成手段を有する。また、ＥＳＤ検証装置は、前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する比較手段を有する。また、ＥＳＤ検証装置は、前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示する提示手段を有する。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係るＥＳＤ検証装置の概略構成を示すブロック図。
【図２】図１のＥＳＤ検証装置の処理動作を説明するフローチャート。
【図３】図２のステップＳ２の置換処理の具体例を説明する図。
【図４】具体的な半導体回路についてステップＳ２の置換処理を行った例を示す回路図。
【図５】有向経路グラフを説明する図。
【図６】第１テーブルの作成手順を説明する図。
【図７】第２テーブルの作成手順を説明する図。
【図８】第３テーブルを作成する手順を説明する図。
【図９】第４テーブルを作成する手順を説明する図。
【図１０】ステップＳ１３の処理内容を説明する図。
【図１１】ステップＳ１３の処理内容を説明する図。
【図１２】第５テーブルを作成する手順を説明する図。
【図１３】ＶＣＣＡパッドに静電サージが印加された状態を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、実施形態を説明する。図１は一実施形態に係るＥＳＤ検証装置の概略構成を示すブロック図である。図１のＥＳＤ検証装置は、半導体回路のＥＳＤ解析を行うものである。より具体的には、半導体回路内のＥＳＤ保護素子の接続が正しいか否かの解析と、半導体回路内のパッド間に大量の電流が流れる経路がないか否かの解析とを行う。
【００１２】
本実施形態に係るＥＳＤ保護素子は、半導体回路のパッド間に接続されるものであり、ＥＳＤ保護素子の具体的な形態としては、ダイオードやサイリスタ等、種々の回路素子が考えられる。また、複数の回路素子を組み合わせてＥＳＤ保護素子を構成してもよい。
【００１３】
図１のＥＳＤ検証装置は、ＥＳＤの解析を行う処理部１と、処理部１で使用する各種データを記憶する記憶部２と、ＥＳＤの解析条件等を入力する入力部３と、ＥＳＤの解析結果を出力する出力部４とを備えている。
【００１４】
図１のＥＳＤ検証装置の少なくとも一部は、ハードウェアで構成してもよいが、例えば、汎用のＰＣやワークステーション上で実行されるプログラムにより、ＥＳＤ検証装置の少なくとも一部の機能を実施してもよい。
【００１５】
ＥＳＤ検証装置内の処理部１は、置換部１１と、第１テーブル作成部１２と、第２テーブル作成部１３と、第３テーブル作成部１４と、第４テーブル作成部１５と、第５テーブル作成部１６と、第６テーブル作成部１７と、比較部１８とを有する。
【００１６】
置換部１１は、半導体回路のパッド間に接続される内部回路と、パッド間に接続されるＥＳＤ保護素子とに含まれるＰＮ接合部とゲート−ソース間容量部とをそれぞれ整流素子（例えばダイオード）に置換する。
【００１７】
第１テーブル作成部１２は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間のＥＳＤ保護素子の一方側（例えばアノード）から他方側（例えばカソード）に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する。
【００１８】
第２テーブル作成部１３は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間のＥＳＤ保護素子の他方側（例えばカソード）から一方側（例えばアノード）に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する。
【００１９】
第３テーブル作成部１４は、第１および第２テーブル１２，１３を合成して、ＥＳＤ保護素子が接続された２つのパッド間の電流経路のうち、電流が流れやすい電流経路を数値化した第３テーブルを作成する。
【００２０】
第４テーブル作成部１５は、第３テーブルに基づいて、複数のパッドの中の任意のパッド間で、ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する。
【００２１】
第５テーブル作成部１６は、半導体回路からすべてのＥＳＤ保護素子を削除した状態で、任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する。
【００２２】
第６テーブル作成部１７は、ＥＳＤ保護素子のそれぞれごとに、ＥＳＤ保護素子が接続された２つのパッド間の電流経路について、電流の流れやすさを数値化した第６テーブルを作成する。
【００２３】
比較部１８は、第４テーブルと第５テーブルに基づいて、任意のパッド間で、ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する。より具体的には、比較部１８は、第４テーブルの数値と第５テーブルの数値が異なる場合には、問題があると判断する。
【００２４】
出力部４は、第４テーブルの数値と第５テーブルの数値が異なる場合には、対応するパッド同士の組合せと、これらパッド間の経路とを操作者に提示する。提示の具体的な形態は問わないが、例えば、表示装置に解析対象の半導体回路の回路図を表示して、問題のある回路素子や接続ノードを強調表示する。
【００２５】
記憶部２は、第１ネットリストを記憶する第１ネットリスト記憶部２１と、第２ネットリストを記憶する第２ネットリスト記憶部２２と、第３ネットリストを記憶する第３ネットリスト記憶部２３と、第１テーブルを記憶する第１テーブル記憶部２４と、第２テーブルを記憶する第２テーブル記憶部２５と、第３テーブルを記憶する第３テーブル記憶部２６と、第４テーブルを記憶する第４テーブル記憶部２７と、第５テーブルを記憶する第５テーブル記憶部２８と、第６テーブルを記憶する第６テーブル記憶部２９と、第１有向経路グラフを記憶する第１有向経路グラフ記憶部３０と、第２有向経路グラフを記憶する第２有向経路グラフ記憶部３１とを有する。
【００２６】
図２は図１のＥＳＤ検証装置の処理動作を説明するフローチャートである。以下、このフローチャートに基づいて図１のＥＳＤ検証装置の処理動作を説明する。
【００２７】
まず、入力部３を介して、ＥＳＤ解析対象の半導体回路のネットリスト（以下、第１ネットリストと呼ぶ）を入力する（ステップＳ１）。この第１ネットリストは、第１ネットリスト記憶部２１に記憶される。第１ネットリストは、ＥＳＤ検証装置とは別個の装置で作成される。あるいは、ＥＳＤ検証装置の内部で第１ネットリストを作成して、データバスと入力部３等を介して取り込んでもよい。
【００２８】
次に、第１ネットリスト中の内部回路モデルとＥＳＤ保護素子モデルの中から、ＰＮ接合部とゲート−ソース間容量部を抽出して、ダイオードまたは寄生ダイオード（以下、まとめてダイオードと呼ぶ）にそれぞれ置換し、新たなネットリスト（以下、第２ネットリストと呼ぶ）を作成する（ステップＳ２）。この第２ネットリストは、第２ネットリスト記憶部２２に記憶される。
【００２９】
図３は図２のステップＳ２の置換処理の具体例を説明する図である。図３（ａ）のＮＰＮトランジスタは、ベース−コレクタ間、ベース−エミッタ間、および基板ＰＢ−コレクタ間にそれぞれＰＮ接合部が形成されているため、それぞれ別個のダイオードに置換される。図３（ｂ）のＰＮＰトランジスタも同様である。
【００３０】
図３（ｃ）のＰＭＯＳトランジスタでは、ソース−ゲート間とドレイン−ゲート間にそれぞれＰＮ接合部が形成されているため、それぞれ別個のダイオードに置換される。また、ゲート−ソース間容量もダイオードに置換される。図３（ｄ）のＮＭＯＳトランジスタも同様である。
【００３１】
図３（ｅ）のＮＰＮトランジスタはベース−エミッタ間が短絡している。よって、ベース−エミッタ間のダイオードは省略される。図３（ｆ）も同様である。
【００３２】
図３（ｇ）のＰＭＯＳトランジスタはソース−ドレイン間が短絡している。よって、ソース−ドレイン間のダイオードは省略される。図３（ｈ）も同様である。
【００３３】
図３（ｉ）のポリ抵抗は、ＰＮ接合部が存在しないため、短絡経路に置換される。図３（ｊ）の拡散抵抗は、ＰＮ接合部が存在するため、ＰＮ接合部の箇所はダイオードに置換される。
【００３４】
図３（ｋ）のＮ＋ＭＯＳキャパシタは、内部にＰＮ接合部を有するため、ダイオードに置換される。ゲート−Ｎ＋拡散間容量もMOSトランジスタと同様にダイオードに置換される。一方、図３（ｌ）のＭＩＭキャパシタは、ＰＮ接合部がなく、両側電極間に直流的な電流経路が存在しないため、向き合ったダイオードに置換される。或いはＭＩＭキャパシタ間の耐圧が十分高ければ、開放状態に置換してもよい。
【００３５】
図４は具体的な半導体回路についてステップＳ２の置換処理を行った例を示す回路図である。図４の左側は第１ネットリストに対応する元の回路図、右側は置換処理後の回路図である。図示のように、ＭＯＳトランジスタと拡散抵抗がそれぞれダイオードに置換される。
【００３６】
図２のステップＳ２の処理が終わると、次に、第２ネットリスト中で、自分自身のアノードとカソードが短絡しているダイオードを除去する縮約処理を行って、第２ネットリストを簡略化した第３ネットリストを作成する（ステップＳ３）。この第３ネットリストは第３ネットリスト記憶部２３に記憶される。
【００３７】
次に、第３ネットリストに基づいて、ＥＳＤ保護素子を経由する経路の電流の流れやすさを数値化した有向経路グラフ（以下、第１有向経路グラフ）を作成する（ステップＳ４）。この第１有向経路グラフは、第１有向経路グラフ記憶部３０に記憶される。
【００３８】
図５は有向経路グラフを説明する図である。有向経路グラフは、ＥＳＤ保護素子を経由するパッド間の電流経路の電流の流れやすさを数値化したものである。例えば、図５に示すように、ＥＳＤ保護素子がダイオードの場合、順方向の電流経路の数値は順方向電圧降下値とすればよく、逆方向の電流経路の数値は降伏電圧値とすればよい。また、ＭＯＳトランジスタのゲート−ソース間容量を置換したダイオードの場合は、順方向および逆方向それぞれを、ゲート−ソース間の絶縁破壊電圧の比Ｖgs／Ｖsgを、電流の流れやすさを表す数値とすればよい。Ｖgsはゲートが高電位でソースが低電位の場合の絶縁破壊電圧であり、Ｖsgはソースが高電位でゲートが低電位の場合の絶縁破壊電圧である。ＭＩＭキャパシタの向き合ったダイオードは、それぞれ順方向は０で、逆方向はＭＩＭキャパシタの絶縁破壊電圧を電流の流れやすさを表す数値とすれば良い。
【００３９】
有向経路グラフでは、数値が小さいほど電流が流れやすいことを示す。したがって、各経路ごとの数値を単純に比較するだけで、各経路の電流の流れやすさを把握できる。
上述したステップＳ４では、まず、ＥＳＤ保護素子を順方向に通過するパッド間の電流経路を検索する。そして、検索されたＥＳＤ保護素子のＰＮ接合部やゲート−ソース間容量部を置換したダイオードのアノードを起点として、いずれかのパッドか他のＥＳＤ保護素子のダイオードのアノードに至る経路までを有向経路とする。そして、検索された有向経路について、電流の流れやすさを表す数値を設定する。
【００４０】
あるＥＳＤ保護素子のダイオードのアノードから、パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路に、複数の有向経路を経由する場合は、これら有向経路のそれぞれの電流の流れやすさを表す数値を足し合わせた合計値を採用する。
【００４１】
あるＥＳＤ保護素子のダイオードのアノードから、パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路が複数存在する場合は、これら経路の中で数値の合計値が最も小さい経路を選択する。例えば、数値の合計値の最小値をＸ１とし、新たに検索された経路の数値の合計値を計算する途中で、それまでの合計値がＸ１を超えてしまった場合は、その経路の経路探索を途中で打ち切って、他の経路の数値計算を行う。また、経路が見つからない箇所は、経路が存在しないことがわかるように、非常に大きな数値（例えば９９９９９）を設定する。
【００４２】
以上のようにして、ＥＳＤ保護素子を経由する任意のパッド間について、対応するＥＳＤ保護素子のダイオードのアノードから各パッドまたは他のＥＳＤ保護素子のダイオードのアノードまでの経路の電流の流れやすさを表す数値の合計値の最小値を記述した第１テーブルを作成する（ステップＳ５）。
【００４３】
図６は第１テーブルの作成手順を説明する図である。図６（ａ）の回路は、ＥＳＤ保護素子内にダイオードＤ１を有し、他のＥＳＤ保護素子内にダイオードＤ２およびＤ３を有する例を示している。ダイオードＤ１のアノードはＧＮＤパッドに接続され、ダイオードＤ１のカソードはパッドＰ１に接続されている。ダイオードＤ２のアノードはパッドＰ１に接続され、ダイオードＤ２のカソードはＶＣＣパッドに接続されている。ＶＣＣパッドとＧＮＤパッドの間にはダイオードＤ３が接続されている。
【００４４】
図６（ｂ）は図６（ａ）の回路に対応する第１有向経路グラフである。この第１有向経路グラフには、ＥＳＤ保護素子のダイオードＤ１のアノードから、ＧＮＤパッド、パッドＰ１（ダイオードＤ２のアノード）、またはＶＣＣパッドへの電流の流れやすさを表す数値が記述されている。
【００４５】
図６（ｃ）は、図６（ｂ）の各経路のうち、順方向の経路を実線で表し、逆方向の経路を破線で表している。
【００４６】
図６（ｄ）は図６（ｃ）に対応する第１テーブルを示す図である。図６（ｄ）の第１テーブルでは、逆方向の経路については非常に大きな値（例えば９９９９９）を設定し、順方向の経路については図６（ｃ）の数値を記述している。
【００４７】
次に、第１有向経路グラフ中のＥＳＤ保護素子のダイオードのカソードを起点として、いずれかのパッドか他のＥＳＤ保護素子のダイオードのカソードに至る経路を検索して、逆方向の電流の流れやすさを数値化した第２テーブルを作成する（ステップＳ６）。
【００４８】
図７は第２テーブルの作成手順を説明する図である。図７（ａ）は図６（ｂ）に示した第１有向経路グラフである。図７（ｂ）は図７（ａ）から逆方向の経路を選択して実線で表し、順方向の経路は破線で表している。図７（ｃ）は図７（ｂ）に対応する第２テーブルを示す図である。図７（ｃ）の第２テーブルでは、逆方向の経路は図７（ｂ）に示す数値を記述し、順方向の経路は非常に大きな値（例えば９９９９９）を設定している。
【００４９】
次に、第１テーブルと第２テーブルを合成して、ＥＳＤ保護素子が接続された任意のパッド間の順方向および逆方向の経路についての電流の流れやすさを数値化した第３テーブルを作成する（ステップＳ７）。この第３テーブルは、第１テーブルと第２テーブルの対応する数値同士を比較し、小さい方の数値を選択したものである。
【００５０】
図８は第３テーブルを作成する手順を説明する図である。図８（ａ）は図６（ｄ）に示した第１テーブル、図８（ｂ）は図７（ｃ）に示した第２テーブル、図８（ｃ）は第１テーブルと第２テーブルの各数値を比較して、どちらか小さい数値を記述したものである。例えば、ＥＳＤ保護素子のダイオードからパッド１への経路について、第１テーブルでの数値が０．６で、第２テーブルでの数値が９９９９９であれば、０．６を選択して、第３テーブルに記述する。これにより、第３テーブルでは、数値９９９９９のような非常に大きな数値はなくなっている。
【００５１】
次に、第３テーブルに基づいて、ＥＳＤ保護素子を含む任意のパッド間の電流の流れやすさを数値化した第４テーブルを作成する（ステップＳ８）。ここでは、パッドＡからＥＳＤ保護素子のダイオードとパッドＣを介してパッドＢに至る経路の電流の流れやすさを示す数値と、パッドＡからＥＳＤ保護素子のダイオードを経由して直接（パッドＣを介さずに）、パッドＢに至る経路の電流の流れやすさを示す数値とを比較し、後者の数値の方が小さい場合は、その数値を第４テーブルに記述する。すなわち、第４テーブルには、パッドＡからパッドＢに至る複数の経路が存在する場合は、その中で最も電流が流れやすい経路の数値が記述される。
【００５２】
図９は第４テーブルを作成する手順を説明する図である。図８（ｃ）に示した第３テーブルでは、ＶＣＣパッドからＧＮＤパッドに至る経路の電流の流れやすさを示す数値が１６．８であった。この数値はＥＳＤ保護素子のダイオードを経由する経路の電流の流れやすさを表している。これに対して、ＶＣＣパッドからＥＳＤ保護素子のダイオードを経由してＧＮＤパッドに至る経路が別に存在し、この経路の電流の流れやすさを示す数値は１０．４であり、１６．８よりも小さいため、第４テーブルでは１０．４に更新される。数値１０．４は、ＶＣＣパッドからパッドＰ１までの経路の数値５．２と、パッドＰ１からＧＮＤパッドまでの経路５．２とを足し合わせたものである。したがって、数値１０．４の経路は、ＶＣＣパッドからパッドＰ１を経由してＧＮＤパッドに至る経路である。
【００５３】
同様に、ＧＮＤパッドからＶＣＣパッドに至る経路も、ＥＳＤ保護素子のダイオードを経由してＧＮＤパッドからＶＣＣパッドに直接至る経路の数値が３．２で、ＥＳＤ保護素子のダイオードを経由してＧＮＤパッドからパッドＰ１を経由してＶＣＣパッドに至る経路の数値が１．２であるため、第４テーブルでは、１．２に更新される。数値１．２は、ＧＮＤパッドからパッドＰ１までの経路の数値０．６と、パッドＰ１からＶＣＣパッドまでの経路の数値０．６とを足し合わせたものである。すなわち、数値１．２の経路は、ＧＮＤパッドからパッドＰ１を経由してＶＣＣパッドに至る経路である。
【００５４】
次に、第４テーブルの数値と、操作者が入力部３を介して予め入力した第６テーブルの数値とを比較する（ステップＳ９）。第６テーブルは、パッド間のＥＳＤ保護素子の電流の流れやすさを示す数値の設計値を記述したものである。
【００５５】
第４テーブルと第６テーブルを比較した結果、第４テーブルの数値の方が小さければ、操作者（設計者）が意図していないＥＳＤ保護素子を経由する経路、またはＥＳＤ保護素子の寄生ダイオードを経由する経路、または他のＥＳＤ保護素子を経由するパッド間の経路が存在することを示す。したがって、第４テーブルの数値の方が小さければ、出力部４を介して、意図しない経路の存在を報知する（ステップＳ１０）。
【００５６】
一方、第４テーブルと第６テーブルを比較した結果、第６テーブルの数値の方が小さければ、操作者（設計者）が意図したＥＳＤ保護素子を経由する経路は存在しないことになるため、その旨を出力部４を介して報知する（ステップＳ１１）。
【００５７】
ステップＳ１０またはＳ１１により、出力部４を介して問題のある経路が提示された場合は、操作者は、提示された経路を調べて、ＥＳＤ保護素子の接続方法や使用すべきＥＳＤ保護素子の種類等に誤りがないかを確認し、誤りが見つかった場合は、第１ネットリストを修正して、ステップＳ１以降の処理を再度行う（ステップＳ１２）。
【００５８】
ここで、操作者（設計者）が第６テーブルを予め用意できるとは限らない。したがって、上述したステップＳ９〜Ｓ１２の処理は必ずしも必須ではない。仮に、第６テーブルが用意できなかった場合は、ステップＳ９の後に、以降に説明するステップＳ１３の処理を行う。また、第４テーブルの数値と第６テーブルの数値が一致する場合もステップＳ１３の処理を行う。
【００５９】
ステップＳ１３では、第１有向経路グラフから、ＥＳＤ保護素子のダイオードを経由する有向経路を削除した第２有向経路グラフを作成する。
【００６０】
図１０および図１１はステップＳ１３の処理内容を説明する図である。図１０（ａ）の回路は、ステップＳ２の処理により、例えば図１０（ｂ）のようなダイオードおよび寄生ダイオードを有する回路に置換される。その後、ステップＳ４の処理により、図１０（ｃ）および図１１（ａ）のような第１有向経路グラフが作成される。その後、ステップＳ１３の処理により、図１１（ｂ）のような第２有向経路グラフが作成される。図１１（ａ）と図１１（ｂ）を比較すればわかるように、第２有向経路グラフでは、ＶＣＣＡパッドとＧＮＤＡパッド間のダイオードを経由する経路（図１１（ａ）の左端の二本の経路）と、ＶＣＣＢパッドとＧＮＤＢパッド間のダイオードを経由する経路（図１１（ａ）の右端二本の経路）とが削除される。
【００６１】
次に、第２有向経路グラフを利用して、任意のパッド間における順方向および逆方向の全経路を検索し、各経路の電流の流れやすさを示す数値の最小値が第４テーブルの数値より小さいか否かを検証する。もし、各経路の数値の合計値を計算する過程で、同じ経路の第４テーブル上の数値を超えてしまった場合は、その経路については数値計算を中止し、別の経路を探索してもよい。（ステップＳ１４）。
【００６２】
すべてのパッド間についてステップＳ１４の処理を行って、第５テーブルを作成する（ステップＳ１５）。
【００６３】
図１２は第５テーブルを作成する手順を説明する図である。図１２（ａ）は図１１（ｂ）に示した第２有向経路グラフである。図１２（ｂ）は図１１（ｂ）の第２有向経路グラフに対応する第４テーブルである。この第４テーブルは、ＥＳＤ保護素子の接続された経路のみを対象とするため、ＥＳＤ保護素子が接続されていない経路の数値を非常に大きな値９９９９９に設定している。
【００６４】
図１２（ｃ）は、ＥＳＤ保護素子を削除した状態で、パッド間の全ての経路の電流の流れやすさを検索して、最も電流が流れやすい経路の数値を記述した第５テーブルの一例を示している。
【００６５】
図１２（ｂ）の第４テーブルと図１２（ｃ）の第５テーブルを比較すればわかるように、第４テーブルで数値９９９９９を持つ経路は、第５テーブルでは、より小さい数値に更新される。また、他の数値を持つ経路でも、ＥＳＤ保護素子を経由しない経路で、より電流が流れやすい経路が存在すれば、その経路の数値に更新される。
【００６６】
図１３は第５テーブルのＶＣＣＡパッドからＶＣＣＢパッドに至る経路の電流の流れやすさを表す数値が６．７になる理由を説明する図である。図１３（ａ）は図１２（ａ）と同じ第２有向経路グラフであり、図１３（ｂ）は図１２（ｃ）と同じ第５テーブルである。
【００６７】
図１３（ｃ）の回路図に示すように、ＶＣＣＡパッドとＶＣＣＢパッドの間には、ＭＯＳトランジスタＱ１とＱ２が存在する。図１３（ｃ）の矢印の向きに、ＶＣＣパッドからＶＣＣＢパッドに電流が流れるには、ＭＯＳトランジスタＱ２が破壊されて、ゲート絶縁膜を突き抜けるような電流が流れることが前提となる。このようなＭＯＳトランジスタＱ２の破壊のしやすさも考慮に入れて、第５テーブルが生成される。
【００６８】
本実施形態では、このような大量の電流が流れうる電流経路を確実に検出できるように、第４テーブルと第５テーブルを比較して（ステップＳ１６）、第５テーブル内の数値と第４テーブル内の数値とが異なる場合には、その数値に対応する経路には問題があると判断して、出力部４を介して、その経路と対応するパッド間とを操作者に提示する（ステップＳ１７）。
【００６９】
上述したステップＳ１６において、第４テーブルの数値以下の数値を持つ経路が一つ見つかるたびに、ステップＳ１７の操作者への提示を行う必要はない。このような経路が予め定めた所定個数見つかった段階で、ステップＳ１７の提示を行ってもよい。
【００７０】
ステップＳ１７の提示を受けた操作者は、問題のあるパッド間と経路を解析して、問題を解決すべく第１ネットリストを修正する（ステップＳ１８）。修正後に、上述したステップＳ１以降の処理を再度行い、最終的に問題箇所がなくなるまで、ステップＳ１〜Ｓ１８の処理を繰り返す。
【００７１】
このように、本実施形態では、半導体回路のパッド間に接続されるＥＳＤ保護素子と内部回路内のＰＮ接合部とゲート−ソース間容量部をダイオードに置換した後に、パッド間の電流の流れやすさを解析するため、電流の流れやすさの解析を精度よく行うことができる。
【００７２】
また、本実施形態では、想定したＥＳＤ保護素子を経由するパッド間の経路以外に、想定外のＥＳＤ保護素子を経由するパッド間の経路が存在するか否かを検索するため、設計者が意図しなかった電流経路の存在を的確に検出できる。
【００７３】
また、電流の流れやすさを数値化した有向経路グラフを利用して、ＥＳＤ保護素子を経由するパッド間の電流の流れやすさを示す数値を、予め設計した数値と比較するため、ＥＳＤ保護素子の接続形態に誤りがないか否かを簡易且つ正確に検証できる。
【００７４】
また、ＥＳＤ保護素子を接続した場合の有向経路グラフと、ＥＳＤ保護素子を接続しない場合の有向経路グラフとを比較するため、ＥＳＤ保護素子を経由しないで電流が流れやすい経路を漏れなく検出でき、問題のある経路の修正作業を簡易かつ迅速に行うことができる。
【００７５】
上述した実施形態で説明したＥＳＤ検証装置の少なくとも一部は、上述したようにハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、ＥＳＤ検証装置の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００７６】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００７７】
１ 処理部
２ 記憶部
３ 入力部
４ 出力部
１１ 置換部
１２〜１７ 第１〜第６テーブル作成部
１８ 比較部
【特許請求の範囲】
【請求項１】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証装置において、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換する置換手段と、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する第１テーブル作成手段と、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する第２テーブル作成手段と、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成する第３テーブル作成手段と、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する第４テーブル作成手段と、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する第５テーブル作成手段と、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する比較手段と、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示する提示手段と、
を備えることを特徴とするＥＳＤ検証装置。
【請求項２】
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された任意のパッド間の電流経路について、電流の流れやすさを数値化した第６テーブルを作成手段と、
前記第４テーブルと前記第６テーブルとに基づいて、前記ＥＳＤ保護素子の接続に問題がないか否かを検証する検証手段と、を備えることを特徴とする請求項１に記載のＥＳＤ検証装置。
【請求項３】
前記第５テーブル作成手段は、前記任意のパッド間の電流経路を辿って電流の流れやすさを数値化する過程で、対応する電流経路の数値が前記第４テーブル上の数値を上回った場合は、該電流経路の数値化を中止することを特徴とする請求項１または２に記載のＥＳＤ検証装置。
【請求項４】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証方法において、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成するステップと、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成するステップと、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成するステップと、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成するステップと、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較するステップと、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示するステップと、
を備えることを特徴とするＥＳＤ検証方法。
【請求項５】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のコンピュータ読み取り可能なＥＳＤ検証プログラムにおいて、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成するステップと、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成するステップと、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成するステップと、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成するステップと、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較するステップと、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示するステップと、
をコンピュータに実行させることを特徴とするコンピュータ読み取り可能なＥＳＤ検証プログラム。
【請求項１】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証装置において、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換する置換手段と、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成する第１テーブル作成手段と、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成する第２テーブル作成手段と、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成する第３テーブル作成手段と、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成する第４テーブル作成手段と、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成する第５テーブル作成手段と、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較する比較手段と、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示する提示手段と、
を備えることを特徴とするＥＳＤ検証装置。
【請求項２】
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された任意のパッド間の電流経路について、電流の流れやすさを数値化した第６テーブルを作成手段と、
前記第４テーブルと前記第６テーブルとに基づいて、前記ＥＳＤ保護素子の接続に問題がないか否かを検証する検証手段と、を備えることを特徴とする請求項１に記載のＥＳＤ検証装置。
【請求項３】
前記第５テーブル作成手段は、前記任意のパッド間の電流経路を辿って電流の流れやすさを数値化する過程で、対応する電流経路の数値が前記第４テーブル上の数値を上回った場合は、該電流経路の数値化を中止することを特徴とする請求項１または２に記載のＥＳＤ検証装置。
【請求項４】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のＥＳＤ検証方法において、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成するステップと、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成するステップと、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成するステップと、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成するステップと、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較するステップと、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示するステップと、
を備えることを特徴とするＥＳＤ検証方法。
【請求項５】
複数のパッドと、これらパッドに接続される内部回路と、前記複数のパッドの中の２つのパッド間に接続される少なくとも一つのＥＳＤ保護素子と、を有する半導体回路のコンピュータ読み取り可能なＥＳＤ検証プログラムにおいて、
前記内部回路および前記ＥＳＤ保護素子内に存在するＰＮ接合部と、ゲート−ソース間容量部と、キャパシタ素子とをそれぞれ整流素子に置換するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の一方側から他方側に流れる電流経路の電流の流れやすさを数値化した第１テーブルを作成するステップと、
前記ＥＳＤ保護素子のそれぞれごとに、前記ＥＳＤ保護素子が接続された前記２つのパッド間の前記ＥＳＤ保護素子の他方側から一方側に流れる電流経路の電流の流れやすさを数値化した第２テーブルを作成するステップと、
前記第１および第２テーブルを合成して、前記ＥＳＤ保護素子が接続された前記２つのパッド間の電流経路のうち、最も電流が流れやすい電流経路を数値化した第３テーブルを作成するステップと、
前記第３テーブルに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を経由するすべての電流経路について、電流の流れやすさを数値化した第４テーブルを作成するステップと、
前記半導体回路からすべての前記ＥＳＤ保護素子を削除した状態で、前記複数のパッドの中の任意のパッド間の電流の流れやすさを数値化した第５テーブルを作成するステップと、
前記第４テーブルと前記第５テーブルとに基づいて、前記複数のパッドの中の任意のパッド間で、前記ＥＳＤ保護素子を通過する電流経路の電流の流れやすさと、前記ＥＳＤ保護素子を通過しない電流経路の電流の流れやすさとを比較するステップと、
前記比較手段の比較結果が一致しない場合には、対応するパッド同士の組合せと、これらパッド間の経路とを提示するステップと、
をコンピュータに実行させることを特徴とするコンピュータ読み取り可能なＥＳＤ検証プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−６８７９８（Ｐ２０１２−６８７９８Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１０−２１１９９６（Ｐ２０１０−２１１９９６）
【出願日】平成２２年９月２２日（２０１０．９．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２２年９月２２日（２０１０．９．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]