【課題】機能マクロの内部配線と電源端子との間に生じる寄生容量を小さくすることができる半導体集積回路のレイアウト設計装置及びレイアウト設計方法を提供する。
【解決手段】半導体集積回路のレイアウト設計方法は、第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロを半導体集積回路上に配置し、半導体集積回路の配置結果情報及び機能マクロの情報が登録されたライブラリを参照して前記機能マクロの配置方向を判定し、機能マクロが基本の状態から９０度回転していると判定した場合は、電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置し、電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する。 （もっと読む）

【課題】半導体集積回路のレイアウト設計において、設計ＴＡＴの増大を防ぐこと。
【解決手段】半導体集積回路のレイアウト設計装置であって、設計者の指示に基いて配置すべきモジュールをネットリストから選択する配置モジュール選択部と、前記ネットリストを参照して、前記選択されたモジュールの近傍に配置すべき１又は２以上のセルを特定するセル特定部と、前記セル又はセル群の面積を計算する面積計算部と、前記ネットリストにおいて前記選択されたモジュールに接続された配置済みのモジュールと前記選択されたモジュールとを結ぶ線分と、前記選択されたモジュールの外周線との間の交点を、前記セル又は前記セル群を配置すべき位置として決定する位置決定部と、前記面積を有する領域を前記位置に表示する表示部とを有する。 （もっと読む）

互いに平行に配置され、それらの間に空間を画定する第１の細長い構造体及び第２の細長い構造体を備える集積回路装置。集積回路装置はまた、第１及び第２の細長い構造体間の空間に分布された導電性構造体を備える。導電性構造体の少なくとも第１の１つの導電性構造体は、第２の細長い構造体よりも第１の細長い構造体に近く配置される。導電性構造体の少なくとも第２の１つの導電性構造体は、第１の細長い構造体よりも第２の細長い構造体に近く配置される。
（もっと読む）

【課題】配線遅延の増大、タイミング違反の発生を抑制することができる半導体集積回路の設計方法を提供することである。
【解決手段】本発明にかかる半導体集積回路の設計方法は、始点論理セル２０の位置と終点論理セル２１の位置を対角の頂点とする領域をリピータ検索範囲として設定し、リピータを配置可能な空き領域情報をリピータ検索範囲に付加し、始点論理セル２０の駆動能力に基づき駆動境界をリピータ検索範囲内に設定し、空き領域情報に基づき駆動境界の範囲内に配置可能なリピータ候補を検索し、検索されたリピータ候補の座標および遅延時間情報に基づき、始点論理セル２０から終点論理セル２１までの遅延時間を算出し、算出された遅延時間に基づき、リピータ候補の中から始点論理セル２０と終点論理セル２１との間に配置するリピータを決定する。 （もっと読む）

【課題】記憶容量およびポート位置が可変な再構成可能メモリを利用して、小面積かつ高性能な半導体集積回路を実現する。
【解決手段】論理モジュールとメモリブロックからなるネットリストに関する情報と、排他的に利用されるメモリブロックに関する情報とで構成される、共有可能なメモリブロックの集合に関する情報を入力する入力部１０１と、ネットリストに関する情報に基づいて、論理モジュールとメモリブロックの配置位置を決定するフロアプランニング部１０２と、メモリ共有化指標設定部１０３と、共有化メモリ選択部１０４と、遅延および配線性評価・判定部１０６と、非共有化メモリ選択部１０７と、ネットリスト更新部１０５と、ネットリスト更新部１０５によって更新されたネットリストと、フロアプランニング結果とを設計結果として出力する出力部１０８と、を備える半導体集積回路の設計装置１００。 （もっと読む）

【課題】レイアウト変更に有効利用できる空き領域を効率的に確保する。
【解決手段】本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタンデータから縮小対象の第１セルを選択するステップと、第１セルに隣接する空き領域の面積を算出するステップと、空き領域の面積に応じて選択された一辺を固定し、前記一辺に対向する他の辺を変動させて前記第１セルを縮小するステップとを具備する。 （もっと読む）

【課題】欠陥が発生しにくいレイアウト図を簡単な処理で作成する。
【解決手段】半導体集積回路のレイアウト設計に用いられる、単位機能を実現するセル毎の設計データのライブラリであるセルライブラリにおいて、セル毎の設計データは、セルが備える端部と、該端部を介して隣接するセルに欠陥を生じせしめやすいか否か、および隣接するセルから欠陥を生じせしめられやすいか否か、を示す属性値と、の対応付けである属性情報を夫々含む。 （もっと読む）

【課題】配線リソースを確保した上で、マクロ間隔を最小にすることができる自動配置配線方法及び自動配置配線プログラムを提供する。
【解決手段】マクロ３、４の配置、セル５、６、７、８の配置及び配線のレイアウトを自動で行う自動配置配線方法であって、マクロ３、４及びセル５、６、７、８の配置及び配線のレイアウトを行った後、マクロ３とマクロ４との間のスリット状の処理領域９内の配線グリッドの交点の数と処理領域９内において必要な配線リソースとに基づいて、マクロ３とマクロ４とのマクロ間隔を算出し、当該マクロ間隔を満たすように、マクロ３とマクロ４との少なくとも一方を移動させる自動配置配線方法。 （もっと読む）

【課題】施設内に設置された２本の既設置配管の軸芯が一致しない場合に、取付配管を実際に吊り上げることなく取付配管設置時の配管の干渉状態の確認や加工量の検討をすることができる配管設置支援装置を提供する。
【解決手段】３次元計測器を用いて既設置配管及び曲がり配管の先端部の形状と位置とを計測し、３次元データを作成する（ステップＳ１〜Ｓ７）。軸芯に基づいて既設置配管及び曲がり配管の交点を算出し（ステップＳ８）、交点及び軸芯に基づいて曲がり配管を既設置配管に対して最適な位置に配置する（ステップＳ９〜１１）。その後、既設置配管の端面と曲がり配管の端面の略中央に切断面を設定し、端面と切断面との距離を加工量として算出する（ステップＳ１２）。 （もっと読む）

【課題】製造工程の異なるセルを混在して配置する場合に、面積を大きくせずに配置する半導体集積回路のセル自動配置方法、自動配置装置、及びそれらのプログラムを提供する。
【解決手段】複数種類のセルの内、一種類のセルに同一種類のセルが隣接配置可能であり、異なる種類のセルの隣接配置が不可能な大きさの第１の外形を設定し、上記その他の種類のセルには、第１の外形が設定されるセルを含めセルの種類に係わらずセルを隣接配置することが可能なより大きい外形を設定するセル外形設定工程と、セル外形設定工程で設定した外形を有するセルを用いて複数種類のセルを自動配置するセル自動配置工程と、を備える。 （もっと読む）

【課題】ＩＲドロップによる動作不良を改善するための不要な電源配線やチップ面積の増大を抑え、かつ、タイミング制約が厳しい回路ブロックが適切に配置された半導体集積回路を提供する。
【解決手段】半導体集積回路を以下の方法で設計する。まず、（ａ）設計対象の半導体集積回路のレイアウト領域に回路セルを配置する。次に、（ｂ）回路セルが配置されたレイアウト領域で消費される消費電力を算出する。このとき、（ｃ）レイアウト領域のＩＲドロップ検証を実行して、ＩＲドロップが発生しているＩＲドロップ発生領域を特定する。そして、（ｄ）レイアウト領域のＳＴＡ解析を実行して、クリティカルパスを特定する。そして、（ｅ）クリティカルパスに含まれない回路セルを、移動候補回路セルとして特定する。そして、（ｆ）ＩＲドロップ発生領域に配置されている移動候補回路セルを、ＩＲドロップ発生領域の外に移動する。 （もっと読む）

【課題】チップサイズを縮小可能な半導体集積回路のレイアウト設計方法、プログラム、及びレイアウト設計装置を提供すること。
【解決手段】チップ内にＹ方向メタルデータを持つプリミティブセルが存在するか判定する工程（ステップＢ１）と、プリミティブセルが上下に隣接しているか判定する工程（ステップＢ３）と、各プリミティブセル内のＹ方向メタルデータを有する層が同じか判定する工程（ステップＢ４）と、各プリミティブセルのうち移動可能なスペースがあるプリミティブセルがあるか判定する工程（ステップＢ５）と、各判定を満たす場合に、各プリミティブセルの種類が同じか否かを判定する工程（ステップＢ６）と、各プリミティブセルの種類に応じてプリミティブセルのＸ座標の配置位置調整を行う工程（ステップＢ７、８）と、プリミティブセルの位置を固定する工程（ステップＢ９）と、を含む。 （もっと読む）

標的デバイス上でシステムを設計するための方法を開示する。システム内の第１の複数の構成要素は、基準に基づいてコンピュータ支援設計（ＣＡＤ）ツールによって配置されるように割り当てられる。システム内の第２の複数の構成要素は、基準に基づいてハードウェア配置ユニットによって配置されるように割り当てられる。ＣＡＤツールおよびハードウェア配置ユニットからの配置結果は、標的デバイス上のシステムに対する配置解決法を生成するために使用される。他の実施形態が説明され、請求される。
（もっと読む）

【課題】配線修正などのデータ量が処理速度に依存する処理を、処理能力の低く、少ないメモリを搭載した安価なコンピュータで設計可能にする。
【解決手段】半導体集積回路のレイアウト設計において、レイアウトデザインに応じて使用頻度の高いレイアウトセルを選択してダミーメタルを配置する共通な場所（座標）を特定し、特定した配置箇所に予めダミーメタルを配置した新規のレイアウトセルを作成する工程と、新規のレイアウトセルの作成元である使用頻度の高いレイアウトセルを、ダミーメタルを有する新規のレイアウトセルとを置換、もしくは重ね合わせて配置してダミーメタルを配置する工程と、を実施する。 （もっと読む）

【課題】２層以上離れた配線層間を接続するコンタクト導体によって、その中間に位置する配線層に形成される禁止領域を小さくする。
【解決手段】配線層Ｌ３に設けられＸ方向へ平行に延在する配線１１，１２と、配線層Ｌ１に設けられＹ方向へ平行に延在する配線１３，１４と、配線層Ｌ１，Ｌ３間に位置する配線層Ｌ２に設けられた配線１８，１９と、配線１１，１３を接続するコンタクト導体１５と、配線１２，１４を接続するコンタクト導体１６とを備え、コンタクト導体１５，１６がＸ方向に配列されている。本発明によれば、２層以上離れた配線層間を接続するコンタクト導体１５，１６が一方向に配列されていることから、中間の配線層Ｌ２に形成される禁止領域１７が小さくなる。これにより、配線層Ｌ２におけるレイアウトの自由度が高まるとともに、配線密度を緩和することが可能となる。 （もっと読む）

【課題】プリント回路基板に電子部品を配置する作業および熱解析にかかる時間の短縮化を図ること。
【解決手段】設定された条件に合致する電子部品が配置されたレイアウトデータに基づいて熱解析を行ってプリント回路基板表面の温度分布を演算する。プリント回路基板上に指定された電子部品を指定された配置位置に配置する場合、配置する電子部品の耐熱温度の最大値および温度分布から得られる配置位置の温度に基づいて、電子部品を配置できるか判定する。配置できないと判定された場合、指定された電子部品を指定された配置位置に配置されたレイアウトデータを生成することを禁止する。 （もっと読む）

【課題】 プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる接続検証支援装置を提供する。
【解決手段】 配線属性付与部１１２でネットリスト中の配線のネット名を抽出して機能連想キーワードテーブル１１１を参照して機能属性を付与するとともに、端子属性付与部１１３で端子機能属性データ１１４を参照してネットリスト中の端子に機能属性を付与し、これら互いに接続された配線および端子の機能属性の一致／不一致を属性検査部１１５で検査して、不一致が検出された配線に対してメッセージ出力部１１６で警告メッセージを行なう。 （もっと読む）

【課題】グリッドアレイパッケージに対応したバイパスコンデンサの配置作業負担を軽減する。
【解決手段】調査対象端子選択手段１ｂにより、グリッドアレイパッケージ部品の電源端子が１つずつ調査対象端子として選択される。次に、接続経路探索手段１ｃにより、選択された調査対象端子といずれかのグランド端子との間の第１のバイパスコンデンサを介した新規の接続経路が探索される。すると、経路重複判断手段１ｅにより、新規の接続経路と既存の接続経路との間の経路の重複の有無が判断される。接続経路の重複が検出された場合、経路再探索手段１ｆにより、第２のバイパスコンデンサの位置が変更され、第２のバイパスコンデンサで接続された端子間の、新規の接続経路と重複しない第２のバイパスコンデンサを介した接続経路が再探索される。そして接続経路更新手段１ｇにより、接続経路記憶手段１ｄの内容が更新される。 （もっと読む）

【課題】ＰＣＢ上のＬＳＩが電源ノイズに対し不安定である場合、対策部品を柔軟に追加でき、また、ＬＳＩ及びその電源回路において電源ノイズを定量的に評価し、ＬＳＩの構造及び電源回路を、最適に設計する。
【解決手段】ＬＳＩの電源端子間に抵抗素子を後から付加できる領域を設ける。これにより、ＬＳＩ内部の容量成分と、パッケージ及び基板が持つインダクタンス成分によって生じる電源共振（電源ノイズの共振）のＱ値を下げて、電源ノイズを抑制できるようにする。また、抵抗素子の付加により低周波数帯でのインピーダンス特性が悪化する場合は、電源回路に容量素子を追加する。また、抵抗素子の付加領域を有するＬＳＩが実装されたＰＣＢにおいて、抵抗素子のＬＳＩの電源端子間への挿入と、容量素子の追加に関して、電源ノイズを基準にして判断するプリント配線基板電源回路設計装置を構成する。 （もっと読む）

【課題】 狭幅の配置配線領域に対する配線混雑が発生せず、狭幅配置配線領域へも有効に配線することが可能な半導体集積回路の配置配線方法を提供する。
【解決手段】
縦横ルールに基づいて配置配線を行うグリッドベース配線手法において、配線方向が縦方向の配線層と横方向の配線層とで配線の混雑度（配線リソースの使用割合）を比較し、配線の混雑度に不均衡が発生している配線可能領域を検出する。そして、当該配線混雑度の不均衡が検出された配線可能領域の配線方向の縦横、及びスタンダードセルの配置方向の縦横を入れ替え、逆縦横ルールに基づいて配置配線を行う。 （もっと読む）