【課題】フラッシュメモリのアクセス時間とＳＤＲＡＭのアクセス時間との整合を図り、大容量フラッシュメモリを含むメモリモジュールとコントローラを提供する。
【解決手段】フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。制御回路は、ストア命令に従ってＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送している間に、ＳＤＲＡＭからのデータ読出し命令が入力された場合において、そのデータ転送を中断し、読み出し命令に従ってＳＤＲＡＭに記憶されるデータを外部に出力するよう制御する。 （もっと読む）

【課題】 複数のファイルデータを平行してリアルタイムで記録可能なメモリデバイスを提供する。
【解決手段】 メモリデバイスは、半導体メモリ３１と、メモリに書き込まれる書き込みデータを受け取り、開始コマンドを受け取るとシーケンシャル書き込みモードに移行するコントローラ３２を含む。コントローラは、シーケンシャル書き込みモードにおいて、書き込みコマンドの直前に受け取った制御コマンドを認識し、制御コマンドまたは論理アドレスにより対象とする書き込みデータが一部を構成するデータストリームを識別し、データストリーム毎に用意されたバッファに書き込みデータを書き込み、各バッファにおいて書き込みデータのアドレスの順序に従ってデータストリームを順次書き込み、終了コマンドを受け取ると該当するストリームについてのバッファに対して終了処理を行い、全てのデータストリームの終了処理が完了するとランダム書き込みモードに移行する。 （もっと読む）

【課題】複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施すること。
【解決手段】複数のＣＰＵと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなるアドレスリストをアドレスキュー（１４）に設定する手段（）と、いずれかのＣＰＵから発生された単一の消去動作要求に応じて前記アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生するコマンド制御部（１８）と、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える分配器（２４）とを具備する。 （もっと読む）

【課題】ホスト装置と不揮発性記憶装置から構成される記憶システムにおいて、ホスト装置のリード・モディファイ・ライト処理を高速化し、かつ、不揮発性メモリの信頼性を向上する。
【解決手段】不揮発性記憶装置１は、ホスト装置２からリード・モディファイ・ライトコマンドを受信すると、リードコマンドで読み出したデータをバッファ１１３に保持し、ライトコマンドとライトデータをホスト装置２から受信すると、受信したデータでバッファに保持したデータを更新した後、当該データを不揮発性メモリ１２へ書き込む。 （もっと読む）

【課題】２ビット以上のデータを多値化して記憶する記憶装置において、データ書込み処理の信頼性を改善する。
【解決手段】記憶装置１は、ページ単位でのデータ書き込みが可能な複数のページを有し、各ページに複数ページ分の書込みデータを多値化して記憶可能なメモリ１６と、メモリ１６に対してデータを書き込む場合、メモリ１６の複数のページから書き込み先のページを選択し、選択したメモリ１６のページに、当該書込みに係るデータのページを含む複数のページによる２ビット以上のデータを多値化して書き込む制御部１２，１４とを有する。複数ページ分の書込みデータをメモリ１６に書き込む場合、制御部１２，１４は、当該複数ページ分の書込みデータを、ページ毎に別々に多値化し、メモリ１６の互いに異なる未使用の複数のページに１ページずつ書き込む。 （もっと読む）

【課題】連続するコンテンツのリアルタイム記録を継続しつつ、不揮発性メモリ上に設けられたキャッシュの対象領域を変更するための処理を効率的に実施し、かつ電源断等によるデータの内容の不整合を回避可能にする。
【解決手段】不揮発性記憶装置１は、キャッシュ領域（ＭＩＣ）のデータを有効化するタイミングとキャッシュ領域のデータを記憶領域に移動するタイミングをアクセス装置２から指定可能とする。さらに、移動処理は、所定時間を超えないように分割して実施し、各々の分割処理の開始タイミングもアクセス装置２から指定可能とする。第１キャッシュ領域１２２と第２キャッシュ領域１２３を切り替えることで、移動処理を実施中にキャッシュ書き込みの受付けを可能とする。 （もっと読む）

【課題】記憶資源を効率的に使用する。
【解決手段】各々が転送されたデータを転送された順に処理する画像処理部（第１〜第４画像処理部１１〜１４）の各々に対応させて設けられデータを一時的に記憶するための複数の中間バッファ３２と、各々が画像処理部の各々に対応するように定められた互いに重複しない複数の記憶領域を備えた単一の記憶装置５０の記憶領域から予め定められた順にデータを読み出し上記対応させて設けられた中間バッファ３２に書き込む複数のＤＭＡ制御部３３と、各々が画像処理部の各々に対応させて設けられ対応する画像処理部からの要求に応じて該画像処理部に対応する中間バッファ３２に書き込まれたデータを書き込まれた順に読み出して対応する画像処理部に転送する複数の画像処理部Ｉ／Ｆ３１と、複数のＤＭＡ制御部３３の各々に対して排他的に記憶装置５０からデータを読み出す権利を付与して排他制御を行う排他制御部４０とを設ける。 （もっと読む）

【課題】不揮発性メモリのランダムライトアクセスの高速化を図る。
【解決手段】半導体不揮発性メモリは、複数の消去単位からなる初期割当領域及び初期未使用領域を有する。ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。バッファの全記憶容量に対して書き込まれたデータを、書き込み予定の第１の消去単位の未書き込み領域に順次に書き込む。第１の消去単位の未書込領域がなくなると、検索された第２の消去単位の有効データを予め準備されている消去済等の第３の消去単位に書き込んで変換情報を更新して新第１の消去単位に置き換える。第２の消去単位を一括消去して新第３の消去単位の生成準備と並行して新第２の消去単位を検索する。 （もっと読む）

【課題】各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置を提供する。
【解決手段】フラッシュメモリ（２）の１ブロックの容量サイズは外部ホストの処理単位である１セクタサイズの複数倍であり、外部ホストとフラッシュメモリ（２）間のデータ転送を媒介する第１及び第２のバッファＲＡＭは、各々がフラッシュメモリ（２）の１セクタサイズに相当する容量を有し、外部ホストとバッファＲＡＭ間のデータ転送、フラッシュメモリとバッファＲＡＭ間のデータ転送は、それぞれ第１及び第２のバッファＲＡＭのうち別々のバッファＲＡＭを交互に選択して、バッファＲＡＭと外部ホスト間でのデータ授受と、バッファＲＡＭとフラッシュメモリ間でのデータ授受を同時並列的に行う。 （もっと読む）

【課題】フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。
【解決手段】メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。一致する場合、バッファ内の既存データをフラッシュメモへ書き込まずに、ホストシステムからのユーザデータをバッファに書き込む（Ｓ５）。一致しない場合、バッファ内の既存データをフラッシュメモへ書き込んだ（Ｓ６）後、ホストシステムからのユーザデータをバッファに書き込む（Ｓ５）。 （もっと読む）

【課題】１つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させる。
【解決手段】メモリコントローラを介して接続された複数のコントロールマスタとメモリとの間でデータリード処理を行なうデータ転送システムであって、メモリコントローラは、リードコマンドを受け付けると、そのリードコマンドに係るコントロールマスタの識別子をＦＩＦＯ形式で格納するルートセレクタと、メモリから読み出したリードデータをＦＩＦＯ形式で格納するリードデータバッファとを備え、コントロールマスタは、ルートセレクタに格納されている識別子のうち、最先に格納された識別子が自身の識別子であって、リードデータバッファにリードデータが格納されている場合に、リードデータバッファからリードデータを読み出す。 （もっと読む）

【課題】固体メモリ、および部分的に埋められたページの問題を低減する固体メモリを動作させるための方法を提供する。さらに固体メモリ、および外部のキャッシュメモリの必要性を低減し、複数の入来データストリームがフラッシュ装置にプログラムされる場合、内部ページレジスタを使用する固体メモリを動作させるための方法を提供する。
【解決手段】固体メモリは、入来データが少なくとも１つのページにプログラミングされる前に入来データストリームを一時的に格納するための内部バッファを含む。内部バッファは、ある論理ユニットから別の論理ユニットへの切り替えが行われる場合、まだプログラミングされていないデータを保持する。 （もっと読む）

【課題】ホスト装置が不揮発性メモリの物理的な状態を把握して、少ないバッファサイズで複数のファイルを交互に高速に書き込むことが可能な不揮発性記憶装置、ホスト装置および不揮発性記憶システムを提供する。
【解決手段】不揮発性記憶システム１０００では、データの書き込み順を考慮したアロケーションユニットを設定し、そのアロケーションユニット単位でアドレス変換などのメモリ領域の管理を行う。そして、不揮発性記憶システム１０００では、不揮発性記憶装置１とホスト装置２とが連続書込アロケーションユニット情報を元に不揮発性メモリの物理アロケーションユニットの状態を管理し、当該物理アロケーションユニットの状態に基づいて書き込みを制御するため、高速なデータの書込みが可能となる。 （もっと読む）

【課題】メモリ制御装置においてメモリ寿命の短縮と記憶動作の遅延を解決すること。
【解決手段】所定容量ごとに区切られた記憶領域であるテーブルが複数属する各論理ページが複数形成された不揮発性メモリと、当該不揮発性メモリ内の上記論理ページに対して当該論理ページ単位でデータの記録再生を行う制御部と、上記不揮発性メモリ内のデータを一時的に記憶する揮発性メモリと、を備える。そして、上記制御部は、上記論理ページに記憶されているデータの更新時に、当該論理ページに記憶されているデータを上記揮発性メモリ上に読み出して、当該揮発性メモリ上で上記論理ページに属する上記テーブル内のデータを更新すると共に、上記論理ページに属するいずれかの上記テーブルが最初に更新されてから予め設定された時間が経過した後に当該更新されたテーブルが属する上記揮発性メモリ上の上記論理ページを上記不揮発性メモリに書き込む遅延更新部を備える。 （もっと読む）

【課題】異常現象発生時点でのインタフェースの状況を容易に確認することが可能なストレージデバイスを提供する。
【解決手段】 ストレージデバイスは、インタフェース部と、前記インタフェース部に入力された所定数のコマンド履歴を一時的に格納する揮発性記憶部と、異常発生時に、前記揮発性記憶部に格納されたコマンド履歴が書き込まれる不揮発性記憶部と、
を具備する。 （もっと読む）

【課題】揮発性メモリから不揮発性メモリへのデータ退避動作時に費やされる電力量を抑え、データ退避動作時に要する供給電力を低減する。
【解決手段】揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラにおいて、それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送する。少なくとも１つの揮発性メモリからのデータ読み出しを終了すると、その揮発性メモリをリフレッシュ動作モードからセルフリフレッシュ動作モードへ移行させる。そして、不揮発性メモリへのデータ書込みの進行状況に応じて、その揮発性メモリをセルフリフレッシュ動作モードから復帰させるように制御する。 （もっと読む）

【課題】 受信したデータが停電等の原因によって消失しないようにする。
【解決手段】 画像処理装置１は、揮発性メモリのＲＡＭ１１と不揮発性メモリのＨＤＤ７を有し、ＣＰＵ１０は、通信回線網９からファクシミリ受信したデータを通信部１２によって復調してＲＡＭ１１に保存した後、通信部１２を介して送信元へ受信完了通知を発行し、その発行後に、ＲＡＭ１１に保存されたファクシミリ受信データを読み出し、全体制御部２を介してＨＤＤ７へ保存する。 （もっと読む）

【解決手段】
処理ユニットのローカルメモリに対する効率的な読み出しを可能にするためのシステム、装置及び方法がここに開示される。ある実施形態においては、処理ユニットは、インタフェース及びバッファを含む。インタフェースは、（i）他の処理ユニットのローカルメモリの領域におけるデータの一部分に対する要求を送ると共に（ii）要求に応答して領域からの全てのデータを受信するように構成される。バッファは、他の処理ユニットのローカルメモリの領域からのデータを記憶するように構成される。 （もっと読む）

【課題】チップサイズの増加を抑制しながら、演算処理部へのデータ転送の並列化を可能とする。
【解決手段】演算処理部１１からの要求に応じて、第１・第２のメモリ制御部１６，１７により、第１・第２のデータ２１，２２が第１・第２のバス１２，１３を介して演算処理部１１に転送される。第１・第２のバス１２，１３を介して時間的に重複したデータ転送があった場合、緩衝制御部１８により、一方のデータが演算処理部１１に転送され、他方のデータが緩衝バッファ部１８ａに格納される。そして、緩衝制御部１８により、一方のデータの転送終了後、他方のデータが緩衝バッファ部１８ａから演算処理部１１に転送される。 （もっと読む）

【課題】メモリへのデータの格納について高速化と省電力化とを両立する。
【解決手段】コンピュータ１００が、情報処理に使われるデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０を備えた。そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 （もっと読む）