【課題】通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。
【解決手段】不揮発性メモリと、不揮発性メモリと外部端子との間に介在して、外部との１回の読出しまたは／および書込み動作で転送される第１データ量の記憶容量を備えるバッファメモリと、第１データ量より小さな第２データ量の記憶容量を備え、バッファメモリから不揮発性メモリへのプログラム動作の際、期待値を格納する検証メモリとを備え、不揮発性メモリからバッファメモリへのデータのロード動作の際、不揮発性メモリにおける第２データ量またはその整数倍であって第１データ量より小さな所定記憶容量が消去状態の場合、検証メモリをリセットし、該検証メモリの内容をバッファメモリの該当する記憶容量に転送する。 （もっと読む）

【課題】複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。
【解決手段】NANDフラッシュメモリのアクセス管理に使用する管理テーブルを有するメモリシステムにおいて、管理テーブルを、並列にアクセスする場合にメモリブロックの並列度に応じた管理をする領域空間に対応する並列管理テーブルと単独にアクセスする場合に管理をする領域空間に対応する単独管理テーブルとに分離し、並列にアクセスするメモリブロックのうち１つでも不良ブロックがあれば単独管理テーブルにエントリして単独にアクセスするように切り換える機能とを具備する。 （もっと読む）

【課題】小さい容量でのデータの書き込みが指示されたときのアクセス速度の低下を抑えることができる記憶領域の管理技術を提供する。
【解決手段】いずれかの論理ブロック内の領域に対して所定セクタ数より少ない容量の領域を指定したデータの書き込みが所定回数以上指示されたときに、その論理ブロック内の領域が１個又は複数個のセクタ単位の領域を含む論理サブブロックに分割される。論理サブブロックには論理ブロックと同じ容量のフラッシュメモリ内の記憶領域が割り当てられる。ホストシステムから与えられるアクセス指示により指定された書き込み先の領域が論理サブブロックに属するときには、論理サブブロックに対応するフラッシュメモリ内の記憶領域にデータが書き込まれる。 （もっと読む）

【課題】効率的にデータを書き込み、多状態メモリセルデータを読み出す方法および装置を提供する。
【解決手段】メモリシステムは、第１の記憶素子、データソース、第１のエレメント、第２のエレメントおよびリップルクロックを備える。上記データソースは、第１の記憶素子に格納する複数のビットを出力し、上記第１のエレメントは上記データソースから第１のビットを受け取り、さらに、第１のビットの計時も行って第２のバッファ用エレメントの中へ入れる。次いで、上記第１のエレメントは、第１のビットが第１のエレメントの中へ格納されているのとほぼ同じ間、複数のビットからなる第２のビットをデータソースから受け取る。上記リップルクロックにより、第１のエレメントと第２のエレメントへのアクセスが可能となり、これによって第１のビットと第２のビットのパイプライン化が可能となる。 （もっと読む）

【課題】キャッシングするシステムを、バーチャルマシンが組み込まれたマルチアプリケーションＩＣカードに採用した場合であっても、リトライカウンタの減算を処理前に行う方式におけるセキュリティ上の問題を無くし、ＩＣカードのセキュリティ（安全性）を担保しつつ、処理を高速化することが可能なＩＣチップ用データ書き込み装置及びデータ書き込み方法を提供する。
【解決手段】本発明は、バーチャルマシンと、バーチャルマシンから命令を受けて指定されたデータを処理する処理部と、前記処理部によって処理されたデータを一時的に蓄積するキャッシュメモリと、前記処理部からの書き込み指令に応じて前記キャッシュメモリから出力されたデータを書き込む不揮発性メモリと、を備えたＩＣチップ用データ書き込み装置であって、前記処理部は、秘密情報に関する演算を処理する場合には、前記演算を実行する前にキャッシュメモリに蓄積されたデータを不揮発性メモリに書き込む。 （もっと読む）

【課題】メモリにデータを記憶するメモリドライブにホストが光ディスクドライブのようにアクセスできるようにする。
【解決手段】本発明は、光ディスクドライブに仮想化できるメモリドライブ及びその仮想化方法に関するものである。本発明の一実施形態は、記憶メモリと記憶メモリにデータを書き込みしたり、書き込まれたデータを読み取りしたりする記憶メモリコントローラとからなるメモリドライブを光ディスクドライブに仮想化する方法を提示する。したがって、本発明の一実施形態によれば、フラッシュメモリとフラッシュメモリコントローラとを有するソリッドステートドライブを光ディスクドライブのように使用することができる。 （もっと読む）

【課題】従来よりも少ないライトサイクル数で書き込みバッファからメモリへのバースト転送を行う。
【解決手段】バスマスタ１１は、アドレス、バイトマスク、ライトデータを書き込みバッファ１２に書き込む。書き込みバッファ制御ユニット１３は、書き込みバッファ１２から出力されるバイトマスク出力の状態をもとに、どのデータを共有メモリ２０に転送するかを判断し、レジスタ更新制御信号を制御する。これにより、共有メモリ２０へ転送されるデータがレジスタ１４にセットされる。書き込みバッファ制御ユニット１３は、共有メモリ２０へのデータ転送が始まると、セレクタ制御信号を制御してレジスタ１４に格納されているバイトマスクが設定されないデータをセレクタ１５により選択させ、それを共有バス４０を介して共有メモリ２０へバースト転送する。 （もっと読む）

【課題】書き込み処理を高速化、効率向上させる。
【解決手段】第３の記憶部に対する第４の単位での追記書き込み型の第１の入力バッファおよび、第３の単位での一括書き込み型の第２の入力バッファと、ホストからの第１の単位からなる複数のデータを第１の記憶部に書き込む第１の制御手段と、第１の記憶部の複数のデータを第２の記憶部に追い出し、第１の記憶部の複数のデータを第４の単位で第１の入力バッファに追い出し、第１の記憶部の複数のデータを第３の単位で第２の入力バッファに追い出す第２の制御手段と、第２の記憶部に書き込まれた複数のデータを第４の単位で第１の入力バッファに追い出し、第２の記憶部に書き込まれた複数のデータを第３の単位で第２の入力バッファに追い出す第３の制御手段と、第１の入力バッファに書き込まれたデータを第３の単位で前記第３の記憶部に追い出す第４の制御手段とを有するコントローラを備える。 （もっと読む）

【課題】リセット要求を受けてから実際にリセット処理に移るまでに要する時間を従来に比して短縮することが可能なメモリシステムを提供する。
【解決手段】ＷＣ２１を有するＤＲＡＭ２０と、ページ単位で読み出し／書き込みを行い、ブロック単位で消去を行うＦＳ１２と、トラック単位で読み出し／書き込みを行い、ブロック単位で消去を行うＭＳ１１と、ＦＳ１２の入力バッファであるＦＳＩＢ１２ａと、ＭＳの入力バッファであるＭＳＩＢ１１ａと、データの保存処理を行うコントローラと、を備え、ＭＳＩＢ１１ａは、ＷＣ２１に書込まれたデータを保存するＦＳＢＢ１２ａｃを有し、コントローラは、ホスト装置からのリセット要求を受けた場合に、ＷＣ２１に書込まれたデータをＦＳＢＢ１２ａｃに退避する。 （もっと読む）

【課題】ホスト装置に対するコマンド処理応答を規定時間内に収めること。
【解決手段】ホスト装置に対しセクタ単位で読み出し／書き込みが行われるＷＣ２１と、ページ単位で読み出し／書き込みが行われるＦＳ１２と、トラック単位で読み出し／書き込みが行われるＭＳ１１と、ＦＳ１２の入力バッファとして機能するＦＳＩＢ１２ａと、ＭＳ１１の入力バッファとして機能するＭＳＩＢ１１ａと、が備えられるとともに、ＦＳＩＢ１２ａには、ＷＣ２１の記憶容量以上の容量を有し、ＷＣ２１に書込まれたデータを格納するＦＳＢＢ１２ａｃが設けられる。上記各記憶部を管理するデータ管理部１２０は、各記憶部間で行われる処理の一つが所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断し、ＷＣ２１に書込まれているデータをＦＳＢＢ１２ａｃに退避するよう制御する。 （もっと読む）

【課題】キャッシュメモリからフラッシュメモリへのデータ追い出しの処理時間を短縮化すること。
【解決手段】第２の記憶部の入力バッファとして機能する第１の入力バッファと、第３の記憶部の入力バッファとして機能する第２の入力バッファとを備え、コントローラは、第１の記憶部に書き込まれた複数のデータを第１、第２の入力バッファに追い出すキャッシュ追い出し処理と、第１、第２の入力バッファに書き込まれた複数のデータを、第２、第３の記憶部にそれぞれ追い出し、第２の記憶部に書き込まれた複数のデータを第２の入力バッファに追い出す追い出し処理および第３の記憶部内における第３の単位内の有効なデータを第４の単位で複数選択して第３の記憶部内の新たな第３の単位内に書き直すコンパクション処理を含むバッファ追い出し処理とに書き込みステージを分離する。 （もっと読む）

【課題】不揮発性半導体メモリを用いたメモリシステムにおいて、書き込み効率を向上させること。
【解決手段】ＷＣ２１に記憶されたデータをＦＳ部１２Ｑに追い出すかＭＳ部１１Ｑに追い出すかを判断し、ＦＳ部１２Ｑに記憶されたデータをＩＳ部１３Ｑに追い出すかＭＳ部１１Ｑに追い出すかを判断し、ＩＳ部１３Ｑに記憶されたデータのＭＳ部１１Ｑへの追い出し時期を判断するデータ管理部１２０は、ＷＣ２１、ＦＳ部１２Ｑ、ＩＳ部１３ＱおよびＭＳ部１１Ｑの少なくとも一つから、ＭＳ部１１Ｑに対するトラック単位のデータの追い出しが決定された場合、データの追い出しが決定された記憶部を含むＷＣ２１、ＦＳ部１２Ｑ、ＩＳ部１３ＱおよびＭＳ部１１Ｑの少なくとも一つから、当該追い出されたトラック単位のデータに含まれるデータを収集し、当該追い出されたデータと当該収集されたデータとをマージしてＭＳ部１１Ｑに書き込む。 （もっと読む）

【課題】上位装置から発行されるメモリリクエストの数が少ない場合であっても、長期間バッファに格納されるメモリリクエストをなくし、装置のスループットを向上させる。
【解決手段】ロード用追い越しバッファ1に格納されるメモリリクエストの数が4以下となり(ワード04-Vビット104が“１”となり)、且つストア用追い越しバッファ2に格納されるメモリリクエストの数が4以下となると(ワード04-Vビット204が“１”となると)、バッファ優先制御部41は、共有追い越しバッファ3にリクエストの発行優先権を与える。共有追い越しバッファ3のビジーチェック回路33は、発行優先権が与えられると、ロード用追い越しバッファ1と共有しているバッファ群(ワード00〜03のバッファ)およびストア用追い越しバッファ2と共有しているバッファ群(ワード00〜03のバッファ)に格納されているメモリリクエストの内、発行先がビジーでないリクエストを所定の順序で発行する。 （もっと読む）

【課題】アドレステーブルの内容の頻繁な変更をなくすと共に、特定の領域における書換え回数の増加を抑制するために、書換え回数を平準化して寿命低下を防止する。
【解決手段】ホストマシン１から指定される論理アドレスに関係なく、フラッシュメモリ２０上にデータ格納用の空き領域を予め用意し、ホストマシン１からのライトデータを順次書込み、平行してバックグランドでデータの無効となったブロック２１を消去していくが、その際に論理アドレスと物理アドレスの関係を保持するアドレステーブル３０を、ＲＡＭのようなワード単位での書換え可能な不揮発性メモリ１２に保持する。 （もっと読む）

【課題】バスを介したマスタとＤＲＡＭとのバースト転送において長いバースト長の転送が可能であり、メモリの使用効率の向上させることが可能なＤＲＡＭコントローラを提供する。
【解決手段】バースト転送におけるデータ転送の繰り返し数であるバースト長が予め決められていない不定長バースト転送に対応可能であり且つ複数のマスタが接続された状態において一の前記マスタからの処理要求への対応時には他の前記マスタからの処理要求には対応せずにデータの伝送を行うバスと、前記マスタとの間でバースト転送を行うＤＲＡＭと、を接続して、前記マスタと前記ＤＲＡＭとの間のバースト転送を制御するＤＲＡＭコントローラであって、前記マスタから不定長バースト転送の要求を受け取った場合に、前記不定長バースト転送の要求を行ったマスタと前記ＤＲＡＭとの間のバースト転送を、予め決められた模擬的なバースト長だけ実行して不定長バースト転送を終了する。 （もっと読む）

【課題】外付けＲＡＭを用いることなく、ＣＰＵに内蔵されているキャッシュメモリとＦｌａｓｈ ＲＯＭのみを用いて、低コストで信頼性の高いデータ通信装置を提供する。
【解決手段】ＣＰＵ１３は、受信部１１により受信されたデータをキャッシュメモリ１４に記憶すると共に、キャッシュメモリ１４の記憶容量よりも小さく、かつＦｌａｓｈ ＲＯＭ１２に対してデータの書き込み及び消去を行いうる容量の最小単位である１ページ又はその整数倍を１転送単位として、キャッシュメモリ１４に記憶されたデータ容量が１転送単位に達する毎に、一時記憶領域１２ｂに転送し、他のデータ通信装置から信号が送信されていない時に、一時記憶領域１２ｂから、そこに記憶されているデータを１転送単位ずつ読み出して、キャッシュメモリ１４に一時的に記憶させると共に、直ちに恒久記憶領域１２ａに転送して記憶させる。 （もっと読む）

【課題】メモリデータの移動をメモリマスタとは独立して高速に行うことができるメモリ管理装置およびメモリ管理方法を提供することを目的とする。
【解決手段】メモリ制御部102は、データ転送機能部1021、メモリアクセス部1022とデータ転送機能部1021とメモリアクセス部1022とを接続するメモリバス1023から構成し、データ転送機能部1021はメモリ103内のデータ転送制御を行うためのメモリアクセス要求を発行し、メモリアクセス部1022は、メモリマスタ101やデータ転送機能部1021からのメモリアクセス要求を調停してメモリ103にアクセスを行う。これにより、データ転送をメモリマスタ101が直接行うことなく処理することができ、メモリマスタ101に負荷をかけることなく高速なデータ転送が実現できる。 （もっと読む）

本発明は、第１のメモリと第２のメモリとを備えるメモリ配置であって、前記第２のメモリが、前記メモリ配置の外部の一つ以上のコンポーネントへの前記メモリ配置の外部インタフェースとして作用し、前記第１のメモリの異なる部分を同時アクセスするように、前記第１のメモリに動作可能に結合されたメモリ配置を含む、方法、装置およびシステムを提供する。
（もっと読む）

【課題】より迅速で、NAND型フラッシュメモリやこれを制御するコントローラに掛かる負荷を軽減することのできるNAND型フラッシュメモリのデータ書き込み方法の提供。
【解決手段】ホストとNAND型フラッシュメモリの間にキャッシュメモリを設け、ホストから書き込み指令されたデータを、キャッシュメモリに一旦待避させ、フラッシュメモリのデータの書き換えを纏めて処理する。キャッシュメモリを、当該NAND型フラッシュメモリの１ページの２のｍ乗倍（ｍは０または正の整数）の大きさの物理セグメントの集合体で構成し、CPUが各物理セグメントに対するデータ書き込み状況をセクタ単位で記録、管理する。 （もっと読む）

【課題】 フラッシュメモリのデータアクセス速度を高めるため、パイプライン式のデータアクセス方法及び関連装置を提供する。
【解決手段】 フラッシュメモリ装置１００は、データを記憶するＮＡＮＤ型フラッシュメモリ１０２と、上記ＮＡＮＤ型フラッシュメモリ１０２に記憶されたデータを一時保存するデータバッファ領域２０８と、受信した各読み込み指令において読み込みが要求されているデータのアドレスであるデータ読み込みアドレスとデータバッファ領域２０８において一時保存されているデータのアドレスであるデータ一時保存アドレスとが一致するかを比較して、比較情報を生成するコンパレータ２１０と、上記比較情報に基づいてデータバッファ領域２０８およびＮＡＮＤ型フラッシュメモリ１０２の何れからデータを読み込むかを決めるＮＯＲ型フラッシュメモリインターフェイス２０４とを含む。 （もっと読む）