【課題】 データを主記憶上やキャッシュメモリ上の所定の記憶領域へストアするためのストア命令を実行するにあたり、ストアデータを保持する演算レジスタの使用効率を向上できるようにする。
【解決手段】 命令処理部１０が、演算結果が保持された演算レジスタ２２が確定すると当該演算結果をストアデータとして演算レジスタ２２からストアデータバッファ５０−０〜５０−ｎに対して発行させるように構成され、ストアポート３０−０〜３０−ｎにストア命令が保持されるよりも先に、ストアデータがストアデータバッファ５０−０〜５０−ｎに保持された場合に、ストア命令がストアポート３０−０〜３０−ｎに保持された時点でリセット部８１がストアデータ保持フラグ３０ｄをオフ状態に設定することを抑止して、ストアデータ保持フラグ３０ｄのオン状態を維持する抑止部８２をそなえる。 （もっと読む）

メモリ装置（３０１）の内部のプログラミング中に同時に外部の読出動作を実行するためのシステム（３００）および方法が記載される。メモリ装置は、データをランダムに記憶するように構成されており、かつ、ソース場所（３０５）と、宛先場所（３０３）と、データレジスタ（３０７）と、キャッシュレジスタ（３０９）とを含む。データレジスタ（３０７）は、データを宛先（３０３）およびキャッシュレジスタ（３０９）に同時に書込むように構成される。システム（３００）はさらに、メモリ装置との電気的な通信を介して受信したデータの的確さを検証するための処理装置（１０７）（たとえば、マイクロプロセッサまたはマイクロコントローラ）を含む。処理装置（１０７）はさらに、受信したデータが不正確であった場合、誤り訂正を行ない、必要に応じてそのデータにランダムデータを追加し、誤り訂正済みおよび／またはランダムデータ変更されたデータを宛先場所（３０３）に転送して戻すように構成される。
（もっと読む）

【課題】 ＩＣカード処理装置からのコマンドに応じてＩＣカードが不揮発性メモリ上のデータ格納領域へのデータの書き込みを行う処理に要する時間を短縮することができる。
【解決手段】 外部装置から受信したコマンドに基づいてデータを不揮発性メモリ上のデータ格納領域に書き込む必要がある場合、不揮発性メモリ上のバッファ領域に当該データを書き込み、上記バッファ領域へのデータの書き込みが終了した際にバッファ領域への書き込み完了を示す応答データを外部装置へ出力し、当該データをデータ格納領域に書き込むようにしたものである。 （もっと読む）

メモリハブは、個々のデータバスに接続するための第１および第２のリンクインタフェース、第１および第２のリンクインタフェースに接続され、第１および第２のリンクインタフェースの間に転送されるデータが通るデータパスを含み、またデータパスに接続され、書込データをデータパスに接続し、かつ書込データを一時的に格納し書込データが一時的に格納されている間に読出データがデータパスを通り転送されることを可能とする、書込バイパス回路をさらに含む。メモリシステム中の読出データにアクセスすること、メモリシステムに書込データを提供すること、および一時的格納のためにレジスタに書込データを接続することを含む、メモリシステムのメモリ域にデータを書き込む方法が提供される。読出データが提供された後に、その書込データは、メモリバスに再接続され、メモリ域に書き込まれる。
（もっと読む）

ポータブルデータ記憶デバイスは、ＵＳＢ制御装置２と、マスター制御ユニット７と、ＮＡＮＤフラッシュメモリデバイス９とを含む。マスター制御ユニット７は論理アドレスに書き込まれることになるデータと、論理アドレスからデータを読み出す命令を受け取る。マスター制御ユニット７はメモリアドレスマッピングテーブルを使用して、論理アドレスをメモリデバイス９中の物理アドレスに関係付け、論理アドレスに対応する物理アドレスにデータを書き込み、または物理アドレスからデータを読み出す。物理アドレス領域の異なるものが、異なる時間において論理アドレスに関係付けられるように、マッピングは間隔をあけて変更される。このことはデバイスの速度を増加させ、データが比較的頻繁に書き込まれる論理アドレスに永続的に関係付けられることによる物理アドレスの急速な劣化が起こらないことも意味する。 （もっと読む）

開示されたデータ処理システムは、メモリ手段（ＳＤＲＡＭ）と、上記メモリ手段（ＳＤＲＡＭ）にアクセスするため設けられた複数のデータ処理手段（ＩＰ）と、上記メモリ手段（ＳＤＲＡＭ）と上記複数のデータ処理手段（ＩＰ）との間に接続された通信インターフェイス手段を備え、上記通信インターフェイス手段がノードのネットワーク（Ｈ１１，Ｈ１２，Ｈ２）を含み、各ノードがデータ処理手段（ＩＰ）または前のノードからメモリアクセス要求を受信する少なくとも１個のスレーブポート（ｓ）と上記スレーブポート（ｓ）で受信されたメモリアクセス要求に従って次のノードまたは上記メモリ手段（ＳＤＲＡＭ）へメモリアクセス要求を発行する少なくとも１個のマスターポート（ｍ）を備え、上記少なくとも１個のスレーブポート（ｓ）が前のノードのマスターポート（ｍ）または上記データ処理手段（ＩＰ）のうちの１台に接続され、上記少なくとも１個のマスターポート（ｍ）が次のノードのスレーブポート（ｓ）または上記メモリ手段（ＳＤＲＡＭ）に接続される。
（もっと読む）

メモリ装置16との間のデータ流に選択的に影響を与えるシステム10である。システム10は、メモリ装置16に出入りするデータを受取る第１のメカニズム24、26を備えている。第２のメカニズム18は、第１のメカニズム24、26に関連したデータレベルをしきい値と比較し、応答して信号を供給する。第３のメカニズム18、24、26はその信号に応答してデータを第１のメカニズム24、26からまたはメモリ装置16に選択的に放出する。特定の実施形態では、第１のメカニズムはデータレベル情報を提供するレベルインジケータを有するＦＩＦＯメモリバッファ24、26を備えている。第３のメカニズム18、24、26はメモリ管理装置18を備え、このメモリ管理装置18はデータレベル情報に基づいて信号を１以上のＦＩＦＯバッファ24、26にまたはメモリ装置16に供給し、これらの１以上のＦＩＦＯバッファ24、26がデータを放出し、あるいはデータをメモリ装置16から受取る。 （もっと読む）

異なるバーストをサポートする複数のバス・マスタ（１２，１４，１６）と、異なる特性を有する複数のメモリとの間でインタフェース接続するために、動的にプリフェッチ・バッファ（３０）を構成するメモリ制御装置（３２）およびその方法。プリフェッチ・バッファ（３０）の少なくとも一部のライン・サイズが、バス・マスタ（１２，１４，１６）のうちの１つからの読出し要求を受信するメモリ制御装置に基づいて修正される。プリフェッチ・バッファ・ラインを最適に置換するための適応方法は、どのバッファ・ラインを置換するべきかを決定するために、優先順位順の状態（状態）フィールド情報を使用する。
（もっと読む）

【課題】ＡＮＤ／ＮＡＮＤ型フラッシュメモリにおけるデータのランダムアクセスを可能とし、データの転送効率を大幅に向上する。
【解決手段】フラッシュメモリ１０へデータを書き込む際、フラッシュメモリコントローラ１は、メインバス側からのデータの読み出し要求の際、その読み出し要求にかかるデータが第１バッファ７に格納されているか否かに応じて、第１バッファ７にデータが格納されている場合は、その格納されているデータをメインバス側に出力し、該第１バッファ７にデータが格納されていない場合は、フラッシュメモリ１０に対してデータ読み出しを行い、メインバス側に出力する。 （もっと読む）

【課題】ストリーミングデータのＲＡＭへの書き込み、及びＲＡＭからの読み出しを工夫して、ＲＡＭのコスト及びサイズ面の負担を増やさずに、ストリーミングデータの処理を効率よくするＲＡＭの制御方法を提供することを目的とする。
【解決手段】ＲＡＭ（ランダムアクセスメモリ）を論理的に二面分割し、読み出し及び書き込み処理をそれそれ独立させ、次ページが空いた場合、論理的分割ＲＡＭが所有するモジュールの空きを通知することにより、その内の一面にデータを書き込み、別の一面からデータを読み出しと交互に面を使用する。 （もっと読む）