【課題】読出しデータバッファリングを制御する新規な方法を提供すること。
【解決手段】１つの方法では、マスタコントローラからの読出しコマンドの受取りに応答してコア動作を実行し（４３１）、マスタコントローラに情報を転送するためにデータ記憶ノードの内部通信バッファ又は外部通信バッファを選択する（４３２）。データ記憶ノードは、１つ又は複数の通信バッファの制約条件及び内容に基づいて選択される。情報は、選択された内部通信バッファ又は外部通信バッファからマスタコントローラへ転送される（４３３）。 （もっと読む）

【課題】メモリアクセスを伴うデータ処理効率向上に寄与するメモリシステムを提供する。
【解決手段】書換え可能な不揮発性メモリ（２）、バッファメモリ（５）及びコントローラ（４）を有する。コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。前記第１データ転送制御部は外部装置と転送調停部に接続され、転送調停部に転送要求を出力する。第２データ転送制御部は不揮発性メモリと転送調停部に接続され、転送調停部に転送要求を出力する。転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 （もっと読む）

【課題】 フラッシュメモリのデータアクセス速度を高めるため、パイプライン式のデータアクセス方法及び関連装置を提供する。
【解決手段】 フラッシュメモリ装置１００は、データを記憶するＮＡＮＤ型フラッシュメモリ１０２と、上記ＮＡＮＤ型フラッシュメモリ１０２に記憶されたデータを一時保存するデータバッファ領域２０８と、受信した各読み込み指令において読み込みが要求されているデータのアドレスであるデータ読み込みアドレスとデータバッファ領域２０８において一時保存されているデータのアドレスであるデータ一時保存アドレスとが一致するかを比較して、比較情報を生成するコンパレータ２１０と、上記比較情報に基づいてデータバッファ領域２０８およびＮＡＮＤ型フラッシュメモリ１０２の何れからデータを読み込むかを決めるＮＯＲ型フラッシュメモリインターフェイス２０４とを含む。 （もっと読む）

【課題】メモリノード内に情報を記憶する新規な記憶システム及び方法を提供すること。
【解決手段】記憶ノード又はメモリノードは通信バッファ（２０５）を含む。記憶ノードへの情報の流れは、通信バッファに対する制約条件に基づいて制御される。一実施形態では、マスタコントローラ（１１０）と記憶ノード（１２０）の間の通信が、決められた最大待ち時間を有する。 （もっと読む）

【課題】能率的で好適な記憶システム及び方法を提供すること。
【解決手段】一実施形態では、記憶システム１００は、複数の記憶ノード１２０、１３０、１４０、及びマスタコントローラ１１０を含む。記憶ノードは情報を記憶する。記憶ノード１２０、１３０、１４０は、アップストリーム通信の際の衝突の解決を容易にするように局所的に記憶ノード１２０、１３０、１４０で制御されるアップストリーム通信バッファ１６０を含む。マスタコントローラ１１０は、アップストリーム通信バッファの制約条件に基づいて、ノード１２０、１３０、１４０へのトラフィックの流れを制御する。一実施形態では、マスタコントローラ１１０とノード１２０、１３０、１４０の間の通信が、決められた最大待ち時間を有する。記憶ノード１２０、１３０、１４０は、チェーンメモリ構成によりマスタコントローラ１１０に結合することができる。 （もっと読む）

【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】不揮発性フラッシュメモリ内のデータをプログラムする、より効率的な方法を提供する。
【解決手段】不揮発性メモリへの更新データは、所定の条件によって更新ブロックまたはスクラッチパッドブロックのいずれかといった、少なくとも２つのインターリーブするストリームに記録されてもよい。スクラッチパッドブロックを使用して、最終的には更新ブロック宛ての更新データをバッファリングする。ストリーム間の更新の記録順序についての同期情報は、ストリームのうちの少なくとも１つとともに保存される。これにより、複数のメモリブロック上に存在するであろうデータの最新書き込みバージョンを識別することができる。一実施形態において、同期情報は、第１のブロックに保存され、第２のブロック内の次の記録位置をポイントする書き込みポインタである。他の実施形態において、同期情報は、タイムスタンプである。 （もっと読む）

本発明は、メモリ空間の管理を可能にする、データをバックアップ（９０）および復元（１００）するための構造（４０）および方法に関する。
バックアップおよび復元構造（４０）には、マトリックス（４０１）、すなわちそれ自体の行（４０２、４０５）および列（４０３、４０４）に分配されたＣコネクタのマトリックス（４０１）が含まれる。同一の行（４０２、４０５）の各Ｃコネクタは、その２つの隣接するＣコネクタ（それらが存在する場合）に接続される。同一の列（４０３、４０４）の各Ｃコネクタは、その２つの隣接するＣコネクタ（それらが存在する場合）に接続される。
Ｃコネクタの各行（４０２、４０５）は、行（４０２、４０５）の一端に位置するＣコネクタによって、先入れ先出し法タイプのメモリ（４６、４７、４８、４９）に接続される。
コネクタの各列（４０３、４０４）は、列（４０３、４０４）の一端に位置するＣコネクタによって、構造（４０）におけるデータストリームの入力および／または出力ポート（４２、４３、４４）に接続される。
各Ｃコネクタは、構造（４０）に入るかまたはそこから出るデータストリームを独立して伝播する。
本発明は、例えば同一の電子回路基板上に作製された計算構造およびメモリ空間を関連づける構成要素を含むオンボード計算システムに特に適している。 （もっと読む）

減少されたバストラフィックを有するメモリブロック初期化および複写機能を実行するためのメモリコントローラおよび方法が開示される。メモリコントローラはメモリのスタートアドレス、メモリのエンドアドレスおよび充填値を受信することによってメモリ初期化を実行することができる。充填値はその後メモリコントローラからスタートアドレスおよびエンドアドレスによって定義された任意長の充填領域内のメモリに書き込まれる。
（もっと読む）

【課題】不揮発性半導体メモリ装置を有するディスク・ドライブ装置において、効率的なリング・バッファ制御を行う。
【解決手段】本発明の一形態において、ＨＤＤ１は、フラッシュ・メモリ装置２５を有する。ＨＤＤ１は、セクタ・バッファとしてリング・バッファ２４１を使用する。フラッシュ・メモリ装置は、特定データ・サイズの記録単位を有しており、その記録単位毎にメモリ領域にユーザ・データを書き込む。フラッシュ・メモリ装置は、記録単位内において一つにまとめた複数のデータ・ブロックを、メモリ領域に一括して書き込む。これより、処理効率を向上することができる。セクタ・バッファのポインタを効果的に制御することで、効率的なリング・バッファ制御を行う。 （もっと読む）

【課題】回路規模の増加を抑えつつ、高速なデータ処理を実行することが可能で、ソフトウェア設計資産の再利用性が高いデータ処理装置を提供する。
【解決手段】第１のデータ一時記憶部１０７及び第２のデータ一時記憶部１０８は、書き込まれた順序でデータを読み出すことが可能なメモリである。第１のデータ転送制御部１０９は、外部メモリ２００に対する読み出し又は書き込みを行うアドレスを所定のアドレスシーケンスに従って算出し、外部メモリ２００と第１のデータ一時記憶部１０７及び第２のデータ一時記憶部１０８との間のデータ転送を制御する。第２のデータ転送制御部１１０は、プロセッサ部１０１と第１のデータ一時記憶部１０７及び第２のデータ一時記憶部１０８との間のデータ転送が単一のアドレス指定にて行われるよう制御する。 （もっと読む）

【課題】データ読み出し速度を向上させることのできるメモリシステム及びそのデータ読み出し方法を提供する。
【解決手段】バッファメモリ及び不揮発性メモリを含むメモリシステムのデータ読み出し方法であって、読み出し要求の際、入力されたアドレスが前記バッファメモリに割り当てられているか否かを判断するステップと、前記入力されたアドレスが前記バッファメモリに割り当てられているか否かの判断の結果、前記入力されたアドレスが前記バッファメモリに割り当てられていない場合、要求されたデータの大きさが基準値より大きいか否かを判断するステップと、前記要求されたデータの大きさが基準値より大きいか否かの判断の結果、前記要求されたデータの大きさが前記基準値より大きい場合、前記不揮発性メモリに対してプレフェッチ読み出し動作を行うステップとを有する。 （もっと読む）

【課題】フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。
【解決手段】メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。一致する場合、バッファ内の既存データをフラッシュメモへ書き込まずに、ホストシステムからのユーザデータをバッファに書き込む（Ｓ５）。一致しない場合、バッファ内の既存データをフラッシュメモへ書き込んだ（Ｓ６）後、ホストシステムからのユーザデータをバッファに書き込む（Ｓ５）。 （もっと読む）

【課題】フラッシュメモリを記憶媒体とするメモリーカード（不揮発性記憶装置）において、データ書き込みの際に、外部からメモリーカードのコントローラへのデータ転送とコントローラからフラッシュメモリへのデータ転送に要する時間による書き込み処理のオーバヘッドを削減し、高速の書き込みを可能とする。
【解決手段】バッファＩ／Ｆ１０９は、外部クロックに同期してホスト１０７からホストＩ／Ｆ１０６に入力されるセクタ単位のデータを第１のワード単位に分割し、内部クロックに同期してバッファメモリ１０８に転送し、また、バッファメモリ１０８に保持されたセクタ単位のデータを第２のワード単位に分割し、内部クロックに同期してフラッシュメモリＩ／Ｆ１０７に転送する。フラッシュメモリＩ／Ｆ１０７は転送されたセクタ単位のデータをフラッシュメモリ１０３に書き込む。 （もっと読む）

【課題】 無効データの破棄に係る処理において、ＣＰＵの負荷を軽減しメモリサイズの増大を抑えることができる半導体装置を提供する。
【解決手段】 外部デバイス２と全２重方式でシリアル通信可能に構成され、マスタ機能を備えた半導体装置１であって、外部デバイス２とのシリアル通信の制御を行う通信制御回路１３と、送信データを保持可能な送信側バッファ回路１１と、受信データを保持可能な受信側バッファ回路１２と、シリアル通信において、送信側バッファ回路１１への送信データの入力と受信側バッファ回路１２からの受信データの受け付けに加え、送信データのデータ種別に応じて、受信データが有効か無効かを示す識別データの生成を行う制御回路１０と、識別データに基づいて、通信制御回路１３が受け付けた受信データが有効か無効かを判定し、無効であると判定した場合に、受信側バッファ回路１２への入力を禁止する受信データ制御回路１４を備える。 （もっと読む）

【課題】メモリアクセス効率に優れたメモリ制御技術を提供すること。
【解決手段】メモリ制御装置は、バスマスタから入力された読出しの対象となるデータのアドレス情報と、予め設定されているメモリのデータ領域のアドレスを定義する複数のディスクリプタ情報との比較を行う比較部と、比較に基づき、読出しの対象となるデータの格納領域にアクセスするためのディスクリプタ情報を取得する取得部と、取得されたディスクリプタ情報に基づき、メモリにアクセスし、メモリの格納領域からデータを読出す第１の読出し部と、取得されたディスクリプタ情報に基づき、次のアクセスに対応したデータを事前にメモリからデータを読出すための次ディスクリプタ情報を生成する生成部と、生成された次ディスクリプタ情報に基づき、メモリにアクセスし、メモリの格納領域からデータを読出す第２の読出し部と、第２の読出し部により読出されたデータを格納する格納部とを備える。 （もっと読む）

【課題】書き込み単位（例えばページ単位）未満のデータの書き換えを行う場合であっても、高速の書き込みが可能な不揮発性メモリおよびその書き換え方法を提供する。
【解決手段】ページ単位よりもサイズが小さい書き換え用のデータを、コントローラ２１０のバッファメモリＡ２１４からフラッシュメモリ２２０のページバッファ２２４の一部分に転送する。次にメモリセルアレイ２２１の所定のアドレスに記録されたページ単位のデータをセンスアンプ２２３に読み出す。センスアンプ２２３に読み出されたページ単位のデータのうち、書き換えを行わない部分のデータをページバッファ２２４の他の部分に転送する。最後にページバッファ２２４に格納されたページ単位のデータを、メモリセルアレイ２２１に書き込む。 （もっと読む）

【課題】読み出しコマンドと読み出しアドレスとに応答する不揮発性メモリアレーの通常の読み出し動作を実行する一方、不揮発性メモリアレーの特定のアドレスからデータの自動読み出しの動作を実行できるような不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、不揮発性メモリアレイ１２１と、制御回路１２０とを具備する。外部からの読み出しコマンドと読み出しアドレスとに応答して、制御回路１２０は不揮発性メモリアレイ１２１からデータの通常の読み出し動作を実行して、通常読み出しデータを外部へ出力する。電源投入時に外部から供給される特定信号ＰＲＥに応答して、制御回路１２０は不揮発性メモリアレイの特定のアドレス(アドレス０番地)からデータの自動読み出しの動作を実行して、この特定のアドレスからの自動読み出しデータを外部へ出力するようにした。 （もっと読む）

【課題】メモリデータを主記憶装置２から演算処理装置１へ高速に転送することができるようにする。
【解決手段】入力バッファに入力されたリクエストのリプライのうち、ロードリクエストのリプライはロードリプライ競合調停回路２１０で競合調停され、レジスタ４１０乃至４１３からクロスバ５１０を介してセレクタ１１１０経由でレジスタ６１０に格納され、出力ポート０に出力される。ストアリクエストのリプライは、ストアリプライカウント回路８１０においてカウントされ、カウンタ９１０によってその累計がカウントされる。ストアリプライ生成回路１０１０によって、一定時間経過する毎にまたはロードリクエストのリプライがない場合にストアリクエストのリプライのリクエスト識別子と、カウンタ９１０のカウント値とからストアリクエストのリプライが生成され、セレクタ１１１０経由でレジスタ６１０に格納され、出力ポート０に出力される。 （もっと読む）

【課題】本発明は、伝送路の受信側の遊休期間を削減して利用効率を向上させてスループットを向上させる。
【解決手段】ＡＳＩＣ５は、メモリ４へのライトリクエストと、ライトされるデータと、メモリ４からのリードリクエストと、を送信側伝送路６ａに送信する送信処理Ｉ／Ｆ１４ｂと、メモリ４からのリードデータを、受信側伝送路６ｂから受信する受信処理Ｉ／Ｆ１４ｃと、アービタ１２からライトリクエスト、ライトされるデータ及びリードリクエストを受信する受信部２２と、ライトリクエストを一時保管するライトリクエストバッファ２１と、送信側伝送路６ａによる送信処理中に、次のライトリクエストを受信した場合、該次のライトリクエストをライトリクエストバッファ２１に保管し、後続のリードリクエストを受信すると、該リードリクエストを、該保管中のライトリクエストより先に送信処理Ｉ／Ｆ１４ｂに受け渡す制御を行う制御部と、を備えた。 （もっと読む）