メモリシステム
【課題】ホスト装置に対するコマンド処理応答を規定時間内に収めること。
【解決手段】ホスト装置に対しセクタ単位で読み出し/書き込みが行われるWC21と、ページ単位で読み出し/書き込みが行われるFS12と、トラック単位で読み出し/書き込みが行われるMS11と、FS12の入力バッファとして機能するFSIB12aと、MS11の入力バッファとして機能するMSIB11aと、が備えられるとともに、FSIB12aには、WC21の記憶容量以上の容量を有し、WC21に書込まれたデータを格納するFSBB12acが設けられる。上記各記憶部を管理するデータ管理部120は、各記憶部間で行われる処理の一つが所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断し、WC21に書込まれているデータをFSBB12acに退避するよう制御する。
【解決手段】ホスト装置に対しセクタ単位で読み出し/書き込みが行われるWC21と、ページ単位で読み出し/書き込みが行われるFS12と、トラック単位で読み出し/書き込みが行われるMS11と、FS12の入力バッファとして機能するFSIB12aと、MS11の入力バッファとして機能するMSIB11aと、が備えられるとともに、FSIB12aには、WC21の記憶容量以上の容量を有し、WC21に書込まれたデータを格納するFSBB12acが設けられる。上記各記憶部を管理するデータ管理部120は、各記憶部間で行われる処理の一つが所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断し、WC21に書込まれているデータをFSBB12acに退避するよう制御する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、不揮発性半導体メモリを用いて構成されるメモリシステムに関する。
【背景技術】
【0002】
コンピュータシステムに用いられる外部記憶装置として、NAND型フラッシュメモリなどの不揮発性半導体メモリを搭載したSSD(Solid State Drive)が注目されている。NAND型フラッシュメモリは、磁気ディスク装置に比べ、高速、軽量などの利点を有している。
【0003】
SSD内には、複数のフラッシュメモリチップ、ホスト装置からの要求に応じて各フラッシュメモリチップのリード/ライト制御を行うコントローラ、各フラッシュメモリチップとホスト装置との間でデータ転送を行うためのバッファメモリ、電源回路、ホスト装置に対する接続インタフェースなどを備えている(例えば、特許文献1参照。)。
【0004】
不揮発性半導体メモリには、NAND型フラッシュメモリのように、データを記憶させる場合にブロック単位で一度データを消去してからその後に書き込みを行うもの、ページ単位で書き込み/読み出しを行うものなど、消去/書き込み/読み出しの単位が固定されているものがある。
【0005】
一方、パーソナルコンピュータなどのホスト装置がハードディスクをはじめとする2次記憶装置に対してデータの書き込み/読み出しを行う単位は、セクタと呼ばれる。セクタは、半導体記憶装置の消去/書き込み/読み出しの単位とは独立に定められる。
【0006】
例えば、不揮発性半導体メモリのブロックの大きさ(ブロックサイズ)は、512kB、ページの大きさ(ページサイズ)は、4kBであるのに対して、ホスト装置のセクタの大きさ(セクタサイズ)は、512Bのように定められている。
【0007】
このように、不揮発性半導体メモリの消去/書き込み/読み出しの単位は、ホスト装置の書き込み/読み出しの単位よりも大きい場合がある。
【0008】
そこで、不揮発性半導体メモリを用いてハードディスクのようなパーソナルコンピュータの2次記憶装置を構成する場合、ホスト装置としてのパーソナルコンピュータからの小さなサイズのデータは、不揮発性半導体メモリのブロックサイズ、ページサイズに適合させて書き込みを行う必要がある。
【0009】
また、パーソナルコンピュータなどのホスト装置が記録するデータは、時間的局所性、および領域的局所性を兼ね備えている(例えば、非特許文献1参照。)。そのため、データを記録する際に外部から指定されたアドレスにそのまま記録していくと、特定の領域に短時間に書き換え、すなわち消去処理が集中し、消去回数の偏りが大きくなる。そのため、NAND型フラッシュメモリでは、データ更新箇所を均等に分散させるウェアレベリングと呼ばれる処理が行われる。
【0010】
ウェアレベリング処理では、例えば、ホスト装置から指定される論理アドレスを、データ更新箇所が均等に分散された不揮発性半導体メモリの物理アドレスにアドレス変換している。
【0011】
また、フラッシュメモリとホスト装置との間に、キャッシュメモリを介在させて、フラッシュメモリでの書き込み回数(消去回数)を減らすように構成されたSSDが開示されている(特許文献2参照。)。このようなキャッシュメモリを有する構成の場合、ホスト装置からの書き込み要求が発生し、且つ、キャッシュメモリが満杯のときには、キャッシュメモリのデータをフラッシュメモリに追い出す処理が行われる。
【0012】
【特許文献1】特許第3688835号公報
【特許文献2】特表2007−528079号
【非特許文献1】David A. Patterson and John L. Hennessy, “Computer Organization and Design: The Hardware/Software Interface”, Morgan Kaufmann Pub, 2004/8/31
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、ホスト装置に対するコマンド処理応答を規定時間内に収めることが可能なメモリシステムを提供する。
【課題を解決するための手段】
【0014】
本願発明の一態様によれば、ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、を実行するコントローラと、を備えるメモリシステムであって、前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とする。
【0015】
また、本願発明の一態様によれば、ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、前記第第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第4の記憶部と、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第4の記憶部の入力バッファとして機能する第3の入力バッファと、ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、前記第2の記憶部に書き込まれた複数のデータを第3の単位で第4の記憶部に追い出し、前記第4の記憶部に書き込まれた複数のデータを第3の単位で第3の入力バッファに追い出す第4の処理と、を実行するコントローラと、を備えるメモリシステムであって、前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とする。
【発明の効果】
【0016】
本発明によれば、ホスト装置に対するコマンド処理応答を規定時間内に収めることができるという効果を奏する。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能および構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【0018】
先ず、本明細書で用いる用語について定義しておく。
・物理ページ:NANDメモリチップ内部において一括して書き込み/読み出しが可能な単位のこと。物理ページサイズは、例えば4kB。ただし、主データ(ユーザデータなど)に対してSSD内で付加される誤り訂正符号などの冗長ビットは含まないものとする。通常、4kB+冗長ビット(例えば、数10B)が同時にメモリセルに書き込まれる単位となるが、説明の便宜上、上記のように定義する。
・論理ページ:SSD内で設定される書き込み/読み出し単位であり、1以上の物理ページに対応付けられている。論理ページサイズは、例えば8ビットノーマルモードでは、4kB、32ビット倍速モードでは、32kB。ただし、冗長ビットは含まないものとする。
・物理ブロック:NANDメモリチップ内部において独立して消去可能な最小単位のことであり、複数の物理ページから構成される。物理ブロックサイズは、例えば512kB。ただし、主データに対してSSD内で付加される誤り訂正符号などの冗長ビットは含まないものとする。通常、512kB+冗長ビット(例えば、数10kB)が同時に消去される単位となるが、説明の便宜上、上記のように定義する。
・論理ブロック:SSD内で設定される消去単位であり、1以上の物理ブロックに対応付けられている。論理ブロックサイズは、例えば8ビットノーマルモードでは、512kB、32ビット倍速モードでは、4MB。ただし、冗長ビットは含まないものとする。
・セクタ:ホストからの最小アクセス単位のこと。セクタサイズは、例えば512B。
・クラスタ:SSD内で「小さなデータ」を管理する管理単位。クラスタサイズはセクタサイズ以上であり、クラスタサイズの2以上の自然数倍が論理ページサイズとなるように定められる。
・トラック:SSD内で「大きなデータ」を管理する管理単位。クラスタサイズの2以上の自然数倍がトラックサイズに、かつ、トラックサイズの2以上の自然数倍が論理ブロックサイズとなるように定められる。
・フリーブロック(FB):用途未割り当てのNAND型フラッシュメモリ上の論理ブロックのこと。用途を割り当てる際に消去してから使用する。
・バッドブロック(BB):NAND型フラッシュメモリ上の、誤りが多いなど記憶領域として使用できない物理ブロックのこと。例えば、消去動作が正常に終了しなかった物理ブロックがバッドブロックBBとして登録される。
・書き込み効率:所定期間内における、ホストから書き込んだデータ量に対する、論理ブロックの消去量の統計値のこと。小さいほどNAND型フラッシュメモリの消耗度が小さい。
・有効クラスタ:最新のデータを保持しているクラスタ。
・無効クラスタ:最新ではないデータを保持しているクラスタ。
・有効トラック:最新のデータを保持しているトラック。
・無効トラック:最新ではないデータを保持しているトラック。
・コンパクション:管理対象内の論理ブロックから、有効クラスタや有効トラックのみを取り出して、新しい論理ブロックに書き直すこと。
【0019】
図1は、SSD(Solid State Drive)100の構成例を示すブロック図である。SSD100は、ATAインタフェース(ATA I/F)2などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはCPUコアなどのホスト装置1と接続され、ホスト装置1の外部メモリとして機能する。また、SSD100は、RS232Cインタフェース(RS232C I/F)などの通信インタフェース3を介して、デバッグ用/製造検査用機器200との間でデータを送受信することができる。SSD100は、不揮発性半導体メモリとしてのNAND型フラッシュメモリ(以下、NANDメモリと略す)10と、コントローラとしてのドライブ制御回路4と、揮発性半導体メモリとしてのDRAM20と、電源回路5と、状態表示用のLED6と、ドライブ内部の温度を検出する温度センサ7と、フューズ8とを備えている。
【0020】
電源回路5は、ホスト装置1側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧をSSD100内の各回路に供給する。また、電源回路5は、外部電源の立ち上がりまたは立ち下がりを検知し、パワーオンリセット信号を生成して、ドライブ制御回路4に供給する。フューズ8は、ホスト装置1側の電源回路とSSD100内部の電源回路5との間に設けられている。外部電源回路から過電流が供給された場合フューズ8が切断され、内部回路の誤動作を防止する。
【0021】
NANDメモリ10は、この場合、4並列動作を行う4つの並列動作要素10a〜10dを有し、1つの並列動作要素は、2つのNANDメモリパッケージを有する。各NANDメモリパッケージは、積層された複数のNANDメモリチップ(例えば、1チップ=2GB)によって構成されている。図1の場合は、各NANDメモリパッケージは、積層された4枚のNANDメモリチップによって構成されており、NANDメモリ10は64GBの容量を有する。各NANDメモリパッケージが、積層された8枚のNANDメモリチップによって構成されている場合は、NANDメモリ10は128GBの容量を有することになる。
【0022】
DRAM20は、ホスト装置1とNANDメモリ10間でのデータ転送用キャッシュおよび作業領域用メモリとして機能する。また、DRAM20の代わりに、FeRAMを使用しても良い。ドライブ制御回路4は、ホスト装置1とNANDメモリ10との間でDRAM20を介してデータ転送制御を行うとともに、SSD100内の各構成要素を制御する。また、ドライブ制御回路4は、状態表示用LED6にステータス表示用信号を供給するとともに、電源回路5からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を自回路内およびSSD100内の各部に供給する機能も有している。
【0023】
各NANDメモリチップは、データ消去の単位である物理ブロックを複数配列して構成されている。図2(a)は、NANDメモリチップに含まれる1個の物理ブロックの構成例を示す回路図である。各物理ブロックは、X方向に沿って順に配列された(p+1)個のNANDストリングを備えている(pは、0以上の整数)。(p+1)個のNANDストリングにそれぞれ含まれる選択トランジスタST1は、ドレインがビット線BL0〜BLpに接続され、ゲートが選択ゲート線SGDに共通接続されている。また、選択トランジスタST2は、ソースがソース線SLに共通接続され、ゲートが選択ゲート線SGSに共通接続されている。
【0024】
各メモリセルトランジスタMTは、半導体基板上に形成された積層ゲート構造を備えたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)から構成される。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層(浮遊ゲート電極)、および電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルトランジスタMTは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルトランジスタMTは、1ビットを記憶するように構成されていてもよいし、多値(2ビット以上のデータ)を記憶するように構成されていてもよい。
【0025】
また、メモリセルトランジスタMTは、浮遊ゲート電極を有する構造に限らず、MONOS(Metal-Oxide-Nitride-Oxide-Silicon)型など、電荷蓄積層としての窒化膜界面に電子をトラップさせることでしきい値調整可能な構造であってもよい。MONOS構造のメモリセルトランジスタMTについても同様に、1ビットを記憶するように構成されていてもよいし、多値(2ビット以上のデータ)を記憶するように構成されていてもよい。
【0026】
各NANDストリングにおいて、(q+1)個のメモリセルトランジスタMTは、選択トランジスタST1のソースと選択トランジスタST2のドレインとの間に、それぞれの電流経路が直列接続されるように配置されている。すなわち、複数のメモリセルトランジスタMTは、隣接するもの同士で拡散領域(ソース領域若しくはドレイン領域)を共有するような形でY方向に直列接続される。
【0027】
そして、最もドレイン側に位置するメモリセルトランジスタMTから順に、制御ゲート電極がワード線WL0〜WLqにそれぞれ接続されている。従って、ワード線WL0に接続されたメモリセルトランジスタMTのドレインは選択トランジスタST1のソースに接続され、ワード線WLqに接続されたメモリセルトランジスタMTのソースは選択トランジスタST2のドレインに接続されている。
【0028】
ワード線WL0〜WLqは、物理ブロック内のNANDストリング間で、メモリセルトランジスタMTの制御ゲート電極を共通に接続している。つまり、ブロック内において同一行にあるメモリセルトランジスタMTの制御ゲート電極は、同一のワード線WLに接続される。この同一のワード線WLに接続される(p+1)個のメモリセルトランジスタMTは1ページ(物理ページ)として取り扱われ、この物理ページごとにデータの書き込みおよびデータの読み出しが行われる。
【0029】
また、ビット線BL0〜BLpは、ブロック間で、選択トランジスタST1のドレインを共通に接続している。つまり、複数のブロック内において同一列にあるNANDストリングは、同一のビット線BLに接続される。
【0030】
図2(b)は、例えば、1個のメモリセルトランジスタMTに2ビットの記憶を行う4値データ記憶方式でのしきい値分布を示す模式図である。4値データ記憶方式では、上位ページデータ“x”と下位ページデータ“y”で定義される4値データ“xy”の何れか1つをメモリセルトランジスタMTに保持可能である。
【0031】
この、4値データ“xy”は、メモリセルトランジスタMTのしきい値電圧の順に、例えば、データ“11”、“01”、“00”、“10”が割り当てられる。データ“11”は、メモリセルトランジスタMTのしきい値電圧が負の消去状態である。
【0032】
下位ページ書き込み動作においては、データ“11”(消去状態)のメモリセルトランジスタMTに対して選択的に、下位ビットデータ“y”の書き込みによって、データ“10”が書き込まれる。上位ページ書き込み前のデータ“10”のしきい値分布は、上位ページ書き込み後のデータ“01”とデータ“00”のしきい値分布の中間程度に位置しており、上位ページ書き込み後のしきい値分布よりブロードであってもよい。上位ページ書き込み動作においては、データ“11”のメモリセルと、データ“10”のメモリセルに対して、それぞれ選択的に上位ビットデータ“x”の書き込みが行われて、データ“01”およびデータ“00”が書き込まれる。
【0033】
図3は、ドライブ制御回路4のハードウェア的な内部構成例を示すブロック図である。ドライブ制御回路4は、データアクセス用バス101、第1の回路制御用バス102、および第2の回路制御用バス103を備えている。第1の回路制御用バス102には、ドライブ制御回路4全体を制御するプロセッサ104が接続されている。第1の回路制御用バス102には、NANDメモリ10に記憶された各管理プログラム(FW:ファームウエア)をブートするブート用プログラムが格納されたブートROM105がROMコントローラ106を介して接続されている。また、第1の回路制御用バス102には、図1に示した電源回路5からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を各部に供給するクロックコントローラ107が接続されている。
【0034】
第2の回路制御用バス103は、第1の回路制御用バス102に接続されている。第2の回路制御用バス103には、図1に示した温度センサ7からのデータを受けるためのI2C回路108、状態表示用LED6にステータス表示用信号を供給するパラレルIO(PIO)回路109、RS232C I/F3を制御するシリアルIO(SIO)回路110が接続されている。
【0035】
ATAインタフェースコントローラ(ATAコントローラ)111、第1のECC(Error Checking and Correction)回路112、NANDコントローラ113、およびDRAMコントローラ114は、データアクセス用バス101と第1の回路制御用バス102との両方に接続されている。ATAコントローラ111は、ATAインタフェース2を介してホスト装置1との間でデータを送受信する。データアクセス用バス101には、データ作業領域作業領域およびファームウェア展開領域として使用されるSRAM115がSRAMコントローラ116を介して接続されている。NANDメモリ10に記憶されているファームウェアは起動時、ブートROM105に記憶されたブート用プログラムによってSRAM115に転送される。
【0036】
NANDコントローラ113は、NANDメモリ10とのインタフェース処理を行うNAND I/F117、第2のECC回路118、およびNANDメモリ10−DRAM20間のアクセス制御を行うDMA転送制御用DMAコントローラ119を備えている。第2のECC回路118は第2の訂正符号のエンコードを行い、また、第1の誤り訂正符合のエンコードおよびデコードを行う。第1のECC回路112は、第2の誤り訂正符号のデコードを行う。第1の誤り訂正符号、第2の誤り訂正符号は、例えば、ハミング符号、BCH(Bose Chaudhuri Hocqenghem)符号、RS(Reed Solomon)符号、或いはLDPC(Low Density Parity Check)符号等であり、第2の誤り訂正符号の訂正能力は、第1の誤り訂正符号の訂正能力よりも高いとする。
【0037】
図1および図3に示したように、NANDメモリ10においては、4つの並列動作要素10a〜10dが各8ビットの4チャネル(4ch)を介して、ドライブ制御回路4内部のNANDコントローラ112に並列接続されている。4つの並列動作要素10a〜10dを単独動作させるか、並列動作させるか、NANDメモリチップの備える倍速モード(Multi Page Program / Multi Page Read / Multi Block Erase)を使用するか否か、という組み合わせにより、下記3種類のアクセスモードが提供される。
(1)8ビットノーマルモード
1chだけ動作させ、8ビット単位でデータ転送を行うモードである。物理ページサイズ(4kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ(512kB)で消去が行われる。1つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは512kBとなる。
(2)32ビットノーマルモード
4ch並列で動作させ、32ビット単位でデータ転送を行うモードである。物理ページサイズ×4(16kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ×4(2MB)で消去が行われる。4つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは2MBとなる。
(3)32ビット倍速モード
4ch並列で動作させ、更に、NANDメモリチップの倍速モードを利用して書き込み/読み出しを行うモードである。物理ページサイズ×4×2(32kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ×4×2(4MB)で消去が行われる。8つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは4MBとなる。
【0038】
4ch並列動作する32ビットノーマルモードまたは32ビット倍速モードでは、並列動作する4または8物理ブロックが、NANDメモリ10としての消去単位となり、並列動作する4または8物理ページが、NANDメモリ10としての書き込み単位および読み出し単位となる。以下の動作では、基本的に32ビット倍速モードを使用し、例えば、1論理ブロック=4MB=2iトラック=2jページ=2kクラスタ=2lセクタとして説明する(i、j、k、lは自然数、かつ、i<j<k<lの関係が成立する)。
【0039】
32ビット倍速モードでアクセスされる論理ブロックは4MB単位であり、8個(2×4ch)の物理ブロック(1物理ブロック=512KB)が対応付けられている。物理ブロック単位で管理されるバッドブロックBBが発生すると、そのバッドブロックBBは使用不可になるので、そのようなときには、論理ブロックに対応付けられた8個の物理ブロックの組み合わせが、バッドブロックBBを含まないように変更される。
【0040】
図4は、プロセッサ104により実現されるファームウェアの機能構成例を示すブロック図である。プロセッサ104により実現されるファームウェアの各機能は、大きく、データ管理部120、ATAコマンド処理部121、セキュリティ管理部122、ブートローダ123、初期化管理部124、デバッグサポート部125に分類される。
【0041】
データ管理部120は、NANDコントローラ112、第1のECC回路114を介して、NANDメモリ10−DRAM20間のデータ転送、NANDメモリ10に関する各種機能を制御する。ATAコマンド処理部121は、ATAコントローラ110、およびDRAMコントローラ113を介して、データ管理部120と協動してDRAM20−ホスト装置1間のデータ転送処理を行う。セキュリティ管理部122は、データ管理部120およびATAコマンド処理部121と協動して各種のセキュリティ情報を管理する。
【0042】
ブートローダ123は、パワーオン時、各管理プログラム(ファームウェア)をNANDメモリ10からSRAM120にロードする。初期化管理部124は、ドライブ制御回路4内の各コントローラ/回路の初期化を行う。デバッグサポート部125は、外部からRS232Cインタフェースを介して供給されたデバッグ用データを処理する。主に、データ管理部120、ATAコマンド処理部121、およびセキュリティ管理部122が、SRAM114に記憶される各管理プログラムをプロセッサ104が実行することによって実現される機能部である。
【0043】
本実施形態では、主としてデータ管理部120が実現する機能について説明する。データ管理部120は、ATAコマンド処理部121が記憶デバイスであるNANDメモリ10やDRAM20に対して要求する機能の提供(ホスト装置からのWrite要求、Cache Flush要求、Read要求等の各種コマンドへの応答)と、アドレス領域とNANDメモリ10との対応関係の管理および管理情報の保護と、DRAM10およびNANDメモリ10を利用した高速で効率の良いデータ読み出し/書き込み機能の提供、NANDメモリ10の信頼性の確保などを行う。
【0044】
図5は、NANDメモリ10およびDRAM20内に形成された機能ブロックを示すものである。ホスト1とNANDメモリ10との間には、DRAM20上に構成されたライトキャッシュ(WC)21およびリードキャッシュ(RC)22が介在している。WC21はホスト装置1からのWriteデータを一時保存し、RC22はNANDメモリ10からのReadデータを一時保存する。NANDメモリ10内の論理ブロックは、書き込み時のNANDメモリ10に対する消去の量を減らすために、データ管理部120により、前段ストレージ領域(FS:Front Storage)12、中段ストレージ領域(IS:Intermediate Storage)13およびメインストレージ領域(MS:Main Storage)11という各管理領域に割り当てられている。FS12は、WC21からのデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを短期間保存する。IS13は、FS12から溢れたデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを長期間保存する。MS11は、WC21、FS12、IS13からのデータを「大きな単位」であるトラック単位で長期間記憶する。例えば、記憶容量は、MS>IS、FS>WCの関係となる。
【0045】
小さな管理単位を、NANDメモリ10の記憶領域全てに適用すると、後述する管理テーブルのサイズが肥大化し、DRAM20に収まらないので、小さな管理単位で管理するのは、最近書き込まれたばかりのデータと、NANDメモリ10への書き込み効率が悪い小さなデータのみとするようにNANDメモリ10の各ストレージを構成している。
【0046】
図6は、WC21からNANDメモリ10への書き込み処理(WR処理)に係わるより詳細な機能ブロック図を示すものである。FS12の前段には、WC21からのデータをバッファリングするFSインプットバッファ(FSIB)12aが設けられている。また、MS11の前段には、WC21、FS12、またはIS13からのデータをバッファリングするMSインプットバッファ(MSIB)11aが設けられている。また、MS11には、トラック前段ストレージ領域(TFS)11bが設けられている。TFS11bは、MSIB11aとMS11の間に介在するFIFO(First in First out)構造を有するバッファであり、TFS11bに記録されたデータは、MSIB11aから直接MS11に書き込まれるデータよりも更新頻度が高いデータである。MS11、MSIB11a、TFS11b、FS12、FSIB12a、およびIS13には、NANDメモリ10内の各論理ブロックの何れかが割り当てられている。
【0047】
つぎに、図5、図6の各構成要素の具体的な機能構成について詳述する。ホスト装置1はSSD100対し、ReadまたはWriteする際には、ATAインタフェースを介して論理アドレスとしてのLBA(Logical Block Addressing)を入力する。LBAは、図7に示すように、セクタ(サイズ:512B)に対して0からの通し番号をつけた論理アドレスである。本実施の形態においては、図5の各構成要素であるWC21、RC22、FS12、IS13、MS11の管理単位として、LBAの下位(l−k+1)ビット目から上位のビット列で構成される論理クラスタアドレスと、LBAの下位(l−i+1)ビットから上位のビット列で構成される論理トラックアドレスとを定義する。1クラスタ=2(l−k)セクタで、1トラック=2(k−i)クラスタである。
【0048】
・リードキャッシュ(RC)22
RC22について説明する。RC22は、ATAコマンド処理部121からのRead要求に対して、NANDメモリ10(FS12、IS13、MS11)からのReadデータを一時的に保存するための領域である。RC22は、本実施形態では例えば、m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、1エントリに1クラスタ分のデータを保持できる。論理クラスタアドレスのLSB(k−i)ビットでlineが決定される。なお、RC22は、フルアソシアティブ方式で管理されていても良いし、単純なFIFO方式で管理されていてもよい。
【0049】
・ライトキャッシュ(WC)21
WC21について説明する。WC21は、ATAコマンド処理部121からのWrite要求に対して、ホスト装置1からのWriteデータを一時的に保存するための領域である。m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、1エントリに1クラスタ分のデータを保持できる。論理クラスタアドレスのLSB(k−i)ビットでlineが決定される。例えば、way1〜waynの順で書き込み可能なwayが検索される。また、WC21に登録されているトラックは最も古く更新された順が分かるように後述するWCトラック管理テーブル24のFIFO構造によってLRU(Least Recently Used)で管理される。なお、WC21は、フルアソシアティブ方式で管理されていても良い。また、WC21は、RC22とline数、way数が互いに異なっていてもよい。
【0050】
Write要求により書き込まれたデータは、一旦WC21上に格納される。WC21からNANDメモリ10へ追い出すデータの決定方法は以下のルールに従う。
(i)タグによって決定されたlineの書き込み可能なwayが最後の(本実施形態では、n個目の)空きwayだった場合、則ち最後の空きwayが使用される場合は、そのlineに登録されたトラックのうち、LRUに基づいて最も古く更新されたトラックを追い出し確定する。
(ii)WC21に登録されている異なるトラックの個数が所定数を超えた場合、LRU順で、当該トラックに属するWC中のクラスタ数が所定数未満のトラックの追い出しを確定する。
【0051】
以上の方針で追い出すトラックを決定する。その際、追い出すのは同一トラックに含まれる全てのデータであり、追い出されるデータ量が、例えばトラックサイズの50%を超えていればMS11へ、超えていなければFS12へ追い出す。
【0052】
さらに(i)の条件でトラック追い出しが発生した場合で、MS11へ追い出す場合は、追い出されるトラック数が2i個(もともと2i個以上のときは2i+1個)になるまで、WC21内のトラックのうち上記追い出されるデータ量がトラックサイズの50%を超えるという条件を満たすトラックを上記(i)のポリシーで選択して追い出し候補に追加する。別言すれば、追い出されるトラックが2i個未満の場合、WC中のトラックの古いものから2i個になるまで、2(k−i−1)個以上有効クラスタをもつトラックを選択して追い出し候補に追加する。
【0053】
また、(i)の条件でトラック追い出しが発生した場合で、FS12に追い出す場合は、追い出されるクラスタ数が2k個になるまでWC21内のトラックのうちLRU順に上記追い出されるデータ量がトラックサイズの50%未満であるという条件を満たすトラックを探してそのクラスタを追い出し候補に追加する。別言すれば、WC中のトラックを古い順に辿って2(k−i−1)個未満の有効クラスタしかもたないトラックからクラスタを取り出していき、有効クラスタ数が2(k−i−1)個になったら、それらクラスタをFSIB12aに論理ブロック単位で追い出しする。ただし、2(k−i−1)個見つからなかった場合は、FSIB12aに論理ページ単位で追い出しする。なお、FS12への追い出しを論理ブロック単位とするか、論理ページ単位とするかの有効クラスタ数の閾値は、2(k−i−1)個という1論理ブロック分の値にかぎるわけではなく、1論理ブロック分より若干少ない値であってもよい。
【0054】
また、ATAコマンド処理部121からのCache Flush要求では、WC21の内容が全て、上記と同じ条件(追い出されるデータ量がトラックサイズの50%を超えていればMS11へ、超えていなければFS12へ)で、FS12もしくはMS11に対して追い出される。
【0055】
・前段ストレージ領域(FS)12
つぎに、FS12について説明する。FS12はクラスタ単位でデータを管理されるFIFOである。FS12は、ここを通過しているデータは、後段のIS13よりも更新頻度が高いとみなすためのバッファである。すなわち、FS12のFIFO構造においては、FIFO中を通過中の有効クラスタ(最新クラスタ)は、ホストからの同じアドレスに対する再書き込みがあった場合無効化されるので、FS12を通過中のクラスタは、FS12からIS13やMS11に追い出されたクラスタよりも、更新頻度が高いとみなすことができる。
【0056】
FS12を設けることで、後段のIS13におけるコンパクション処理に更新頻度の高いデータが紛れ込む可能性を低減している。無効化によって古いクラスタを保持していた論理ブロック自体の持つ有効クラスタ数が0となった場合、その論理ブロックは開放され、フリーブロックFBに割り当てられる。また、論理ブロックが無効化された場合、新たなフリーブロックFBを取得し、FS12に割り当てる。
【0057】
WC21からFS12に対してクラスタデータの移動が発生すると、そのクラスタはFSIB12aに割り当てられた論理ブロックに対して書き込まれる。FSIB12a中に全てのページの書き込みが完了したブロックが存在する場合、後述するCIB処理によってそれらのブロックはFSIB12aからFS12にMoveされる。このFSIB12aからFS12へのMoveの際に、FS12のブロック数がFS12として許容される所定の上限値を超えると、最も古いブロックがFS12からIS13またはMS11に追い出されることになる。例えば、トラック内の有効クラスタの割合が50%以上のトラックは、MS11(TFS11b)への書き込みを行い、有効クラスタが残ったブロックを、IS13へMoveする。
【0058】
NANDメモリ10内の構成要素間のデータ移動には、MoveとCopyの二通りがある。Moveは、後述する管理テーブルのポインタの付け替えを行うだけで、実際のデータの書き換えは行わない方法である。Copyは、一方の構成要素に格納されているデータを、ページ単位、トラック単位、ブロック単位で他方の構成要素に実際に書き換える方法である。
【0059】
・中段ストレージ領域(IS)13
つぎに、IS13について説明する。IS13は、FS13と同様にクラスタ単位でデータの管理が行われる。前述したように、IS13に格納されたデータは、更新頻度が低いデータとみなすことができる。FS12からIS13に対して論理ブロックの移動(Move)、すなわちFS12からの追い出しが発生すると、以前FS12の管理対象であった追い出し対象の論理ブロックはポインタの付け替えによりIS13の管理対象ブロックとなる。このFS12からIS13への論理ブロックの移動により、IS13のブロック数がIS13として許容される所定の上限値を超えると、すなわちIS内の書き込み可能なフリーブロックFBの数が閾値を下回ると、IS13からMS11へのデータ追い出しおよびコンパクション処理が実行され、IS13のブロック数は規定値に戻される。
【0060】
IS13では、トラック内の有効クラスタ数を使って以下のような、追い出し処理およびコンパクション処理を、実行する。
・トラックをトラック内の有効クラスタ数×有効クラスタ係数(トラックがMS11内で無効トラックが存在する論理ブロックに存在するか否かによって重み付けされる数であり、存在したほうが存在しない場合より数が大きい)順にソートし、積の値が大きいトラック2i+1個(2論理ブロック分)を集めて論理ブロックサイズの自然数倍にしてMSIB11aに追い出す。
・有効クラスタ数が最も少ない2つの論理ブロックの合計有効クラスタ数が例えば、所定の設定値である2k個(1論理ブロック分)以上ある場合は、上のステップを繰り返す(IS内の2つの論理ブロックから、フリーブロックFBを作れるようになるまで行うため)。
・有効クラスタ数の少ない論理ブロックから順にクラスタを2k個集め、IS13内でコンパクションを行う。
なお、ここでは有効クラスタ数が最も少ない2つの論理ブロックを選択するとしたが、この数は2つに限定されず、2つ以上の数であればよい。また、所定の設定値は、選択する論路ブロック数よりも1つ少ない論理ブロック数に収容可能なクラスタ数以下であればよい。
【0061】
・メインストレージ領域(MS)11
つぎに、MS11について説明する。MS11はトラック単位でデータの管理を行う。MS11に格納されたデータは、更新頻度が低いとみなすことができる。WC21、FS12、IS13からMS11に対してトラックデータのCopyまたはMoveが発生すると、そのトラックはMSIS11aに割り当てられた論理ブロックに対して書き込まれる。一方で、トラック中の一部のデータ(クラスタ)のみがWC等から書き込まれるような場合には、既存のMS中のトラックデータと新しいデータをマージして新しいトラックデータを作った上でMSIB11aに書き込む、後述する受動マージが行われる。MS11内に無効トラックが蓄積し、MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生すると、コンパクション処理を行って、無効なフリーブロックFBを作る。
【0062】
MS11のコンパクション処理は、例えば、論理ブロック内の有効トラック数のみに注目した以下の方法を実施する。
・有効トラックが少ない論理ブロックから順番に、無効トラックを合わせることによって無効なフリーブロックFBが作れるようになるまで選択する。
・選択した論理ブロックに収容されたトラックを、WC21、FS12、IS13内のデータと統合する受動マージを行いながらコンパクションを実行する。
・2iトラック統合できた論理ブロックは、TFS11bに出力し(2iトラックMSコンパクション)、2iトラックに満たない個数のトラックは、MSIB11aに出力して(2iトラック未満コンパクション)、より多くの無効なフリーブロックFBを作る。
【0063】
TFS11bは、トラック単位でデータを管理されるFIFOである。TFS11bは、ここを通過しているデータは、後段のMS11よりも更新頻度が高いとみなすためのバッファである。すなわち、TFS11bのFIFO構造においては、FIFO中を通過中の有効トラック(最新トラック)は、ホストからの同じアドレスに対する再書き込みがあった場合無効化されるので、TFS11bを通過中のトラックは、TFS11bからMS11に追い出されたトラックよりも、更新頻度が高いとみなすことができる。
【0064】
図8は、データ管理部120が図5および図6に示した各構成要素を制御管理するための管理テーブルを示すものである。データ管理部120は、前述したように、ATAコマンド処理部121とNANDメモリ10とをブリッジする機能を有し、DRAM20に記憶したデータの管理を行うDRAM層管理部120aと、NANDメモリ10に記憶したデータの管理を行う論理NAND層管理部120bと、NANDメモリ10を物理記憶デバイスとして管理する物理NAND層管理部120cとから構成される。RCクラスタ管理テーブル23、WCトラック管理テーブル24、WCクラスタ管理テーブル25は、DRAM層管理部120aにより制御される。トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44は、論理NAND層管理部120bにより管理される。論物変換テーブル50は、物理NAND層管理部120cにより管理される。
【0065】
RC22は、逆引きテーブルであるRCクラスタ管理テーブル23によって管理される。逆引きテーブルでは、記憶デバイスの位置からその位置に記憶されている論理アドレスを検索することができる。WC21は、逆引きテーブルであるWCクラスタ管理テーブル25および正引きテーブルであるWCトラック管理テーブル24によって管理される。正引きテーブルでは、論理アドレスからその論理アドレスに対応するデータが存在する記憶デバイス位置を検索することができる。
【0066】
NANDメモリ10内のFS12(FSIB12a)、IS13、MS11(TFS11b、MSIB11a)は、トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44によってその論理アドレスが管理される。また、NANDメモリ10内のFS12(FSIB12a)、IS13、MS11(TFS11b、MSIB11a)は、論物変換テーブル50によって論理アドレスと物理アドレスとの変換が行われる。これらの各管理テーブルは、NANDメモリ10上の領域に記憶されており、SSD100の初期化時にNANDメモリ10からDRAM20上に読み込まれて、使用される。
【0067】
・RCクラスタ管理テーブル23(逆引き)
まず、図9を用いてRCクラスタ管理テーブル23について説明する。RC22は、前述したように、論理クラスタアドレスLSB(k−i)ビットでインデックスされるn-wayセットアソシアティブ方式で管理されている。RCクラスタ管理テーブル23は、RC(クラスタサイズ×m-line×n-way)22の各エントリのタグを管理するためのテーブルであり、各タグは、複数ビットの状態フラグ23aと、論理トラックアドレス23bによって構成されている。状態フラグ23aには、当該エントリを使用しても良いか否か(有効/無効)を示すValidビットの他に、当該エントリがNANDメモリ10からの読み出し待ちか否かを示すビット、当該エントリがATAコマンド処理部121への読み出し待ちか否かを示すビットなどが含まれる。RCクラスタ管理テーブル23は、DRAM20上のタグ記憶位置からLBAに一致する論理トラックアドレスを検索する逆引きテーブルとして機能する。
【0068】
・WCクラスタ管理テーブル25(逆引き)
つぎに、図10を用いてWCクラスタ管理テーブル25について説明する。WC21は、前述したように、論理クラスタアドレスLSB(k−i)ビットでインデックスされるn-wayセットアソシアティブ方式で管理されている。WCクラスタ管理テーブル25は、WC(クラスタサイズ×m-line×n-way)21の各エントリのタグを管理するためのテーブルであり、各タグは、複数ビットの状態フラグ25aと、セクタ位置ビットマップ25bと、論理トラックアドレス25cによって構成されている。
【0069】
状態フラグ25aには、当該エントリを使用しても良いか否か(有効/無効)を示すValidビットの他に、当該エントリがNANDメモリ10への追い出し待ちか否かを示すビット、当該エントリがATAコマンド処理部からの書き込み待ちか否かを示すビットなどが含まれる。セクタ位置ビットマップ25bは、1クラスタに含まれる2(l−k)セクタのうちのどのセクタに有効なデータを保持しているかを2(l−k)ビットに展開して示すものである。このセクタ位置ビットマップ25bによって、WC21において、LBAと同じセクタ単位の管理を行うことができる。WCクラスタ管理テーブル25は、DRAM20上のタグ記憶位置からLBAに一致する論理トラックアドレスを検索する逆引きテーブルとして機能する。
【0070】
・WCトラック管理テーブル24(正引き)
つぎに、図11を用いてWCトラック管理テーブル24について説明する。WCトラック管理テーブル24は、WC21上に格納されているクラスタをトラック単位でまとめた情報を管理するものであり、FIFO的な機能を有するリンクドリスト構造によってトラック間のWC21に登録された順序(LRU)を表現している。なお、WC21で最後に更新された順序によってLRUを表現するようにしてもよい。各リストのエントリは、論理トラックアドレス24a、当該論理トラックアドレスに含まれるWC21中の有効クラスタ数24b、way-lineビットマップ24cおよび次のエントリへのポインタを示すnextポインタ24dから構成されている。WCトラック管理テーブル24は、論理トラックアドレス24aから所要情報を得るので、正引きテーブルとして機能する。
【0071】
way-lineビットマップ24cは、WC21中で当該論理トラックアドレスに含まれる有効クラスタがWC21中のm×nのエントリ中のどのエントリに格納されているか示すマップ情報であり、有効クラスタが格納されているエントリではValidビットが”1”になっている。このway-lineビットマップ24cは、例えば、(1ビット(Valid)+log2nビット(n-way))×mビット(m-line)で構成されている。WCトラック管理テーブル24はリンクドリスト構造を有しており、WC21中に存在する論理トラックアドレスに関する情報のみがエントリされている。
【0072】
・トラック管理テーブル30(正引き)
つぎに、図12を用いてトラック管理テーブル30について説明する。トラック管理テーブル30は、論理トラックアドレス単位でMS11上の論理的なデータ位置を管理するためのテーブルであり、クラスタ単位でFS12やIS13にデータが保持されている場合には、それらに関する基本情報と、詳細情報へのポインタも保持している。論理トラックアドレス30aをインデックスとした配列形式で構成される。論理トラックアドレス30aをインデックスとした各エントリは、クラスタビットマップ30b、論理ブロックID30c+論理ブロック内トラック位置30d、クラスタテーブルポインタ30e、FSクラスタ数30f、ISクラスタ数30gなどの情報で構成されている。トラック管理テーブル30は、論理トラックアドレスをインデックスとして、その論理トラックアドレスに対応する論理トラックが記憶されている論理ブロックID(記憶デバイス位置に対応)などの所要情報を得るので、正引きテーブルとして機能する。
【0073】
クラスタビットマップ30bは、1つの論理トラックアドレス範囲に属する2(k−i)個のクラスタをクラスタアドレス昇順に例えば8分割したビットマップであり、8個の各ビットは、2(k−i−3)個のクラスタアドレスに対応するクラスタがMS11に存在するか、FS12もしくはIS13に存在するかを示している。ビットが“0”の場合は、その検索対象のクラスタは確実にMS11内に存在することを示し、ビットが“1”の場合は、そのクラスタはFS12もしくはIS13に存在する可能性があることを示している。
【0074】
論理ブロックID30cは、当該論理トラックアドレスに対応する論理トラックが記憶されている論理ブロックIDを識別するための情報である。論理ブロック内トラック位置30dは、論理ブロックID30cで指定された論理ブロック中における当該論理トラックアドレス(30a)に対応するトラックの記憶位置を示すものである。1論理ブロックは最大2i個の有効トラックで構成されるので、論理ブロック内トラック位置30dは、iビットで2i個のトラック位置を識別する。
【0075】
クラスタテーブルポインタ30eは、リンクドリスト構造を有するFS/IS管理テーブル40の各リストの先頭エントリへのポインタである。クラスタビットマップ30bの検索で、当該クラスタがFS12/IS13に存在する可能性があることを示していた場合、クラスタテーブルポインタ30eを用いてFS/IS管理テーブル40の検索を実行する。FSクラスタ数30fは、FS12内に存在する有効クラスタ数を示している。ISクラスタ数30gは、IS13内に存在する有効クラスタ数を示している。
【0076】
・FS/IS管理テーブル40(正引き)
つぎに、図13を用いてFS/IS管理テーブル40について説明する。FS/IS管理テーブル40は、論理クラスタ単位でFS12(FSIB12aも含む)もしくはIS13に保持されているデータの位置を管理するためのテーブルである。図13に示すように、論理トラックアドレス毎に独立したリンクドリスト形式で構成され、各リストの先頭エントリへのポインタは、前述したように、トラック管理テーブル30のクラスタテーブルポインタ30eのフィールドに保持されている。図13では、2つの論理トラックアドレス分のリンクドリストが示されている。各エントリは、論理クラスタアドレス40a、論理ブロックID40b、論理ブロック内クラスタ位置40c、FS/ISブロックID40d、nextポインタ40eから構成されている。FS/IS管理テーブル40は、論理クラスタアドレス40aから、その論理クラスタアドレスに対応する論理クラスタが記憶されている論理ブロックID40b、論理ブロックン内クラスタ位置40c(記憶デバイス位置に対応)などの所要情報を得るので、正引きテーブルとして機能する。
【0077】
論理ブロックID40bは、当該論理クラスタアドレス40aに対応する論理クラスタが記憶されている論理ブロックIDを識別するための情報である。論理ブロック内クラスタ位置40cは、論理ブロックID40bで指定された論理ブロック中における当該論理クラスタアドレス40aに対応するクラスタの記憶位置を示すものである。1論理ブロックは最大2k個の有効クラスタで構成されるので、論理ブロック内クラスタ位置40cは、kビットで2k位置を識別する。FS/ISブロックID40dは、後述するFS/IS論理ブロック管理テーブル42のインデックスであるFS/ISブロックIDが登録されている。FS/ISブロックIDは、FS12またはIS13に所属する論理ブロックを識別するための情報であり、このFS/IS管理テーブル40でのFS/ISブロックID40dは、後述するFS/IS論理ブロック管理テーブル42とのリンクのために登録されている。nextポインタ40eは、論理トラックアドレス毎にリンクされる同じリスト内の次のエントリへのポインタを示している。
【0078】
・MS論理ブロック管理テーブル35(逆引き)
つぎに、図14を用いてMS論理ブロック管理テーブル35について説明する。MS論理ブロック管理テーブル35は、MS11に用いられている論理ブロックに関する情報(どの論理トラックが記憶されているか、追記可能か等)を一元管理するためのテーブルである。なお、MS論理ブロック管理テーブル35には、FS12(FSIB12も含む)、IS13に所属する論理ブロックに関する情報も登録されている。MS論理ブロック管理テーブル35は、論理ブロックID35aをインデックスとした配列形式で構成され、エントリ数は128GBのNANDメモリ10の場合は、32Kエントリまで持つことができる。各エントリは、2iトラック分のトラック管理ポインタ35b、有効トラック数35c、書き込み可能先頭トラック35d、Validフラグ35eから構成されている。このMS論理ブロック管理テーブル35は、記憶デバイス位置に対応する論理ブロックID35aから、この論理ブロックに記憶されている論理トラックアドレスなどの所要情報を得るので、逆引きテーブルとして機能する。
【0079】
トラック管理ポインタ35bは、論理ブロックID35aで指定される当該論理ブロック内の2i個のトラック位置毎に対応する論理トラックアドレスを保持する。この論理トラックアドレスを用いて、論理トラックアドレスをインデックスとするトラック管理テーブル30を検索することができる。有効トラック数35cは、論理ブロックID35aで指定される当該論理ブロックに記憶されているトラックのうちの有効なものの個数(最大2i個)を示している。書き込み可能先頭トラック位置35dは、論理ブロックID35aで指定される当該論理ブロックが追記中のブロックであった場合における追記可能なトラック先頭位置(0〜2i−1、追記終了時は2i)を示している。Validフラグ35eは、当該論理ブロックエントリがMS11(MSIB11aも含む)として管理されている場合に“1”である。
【0080】
・FS/IS論理ブロック管理テーブル42(逆引き)
つぎに、図15を用いてFS/IS論理ブロック管理テーブル42について説明する。FS/IS論理ブロック管理テーブル42は、FS/ISブロックID42aをインデックスとした配列形式で構成され、FS12またはIS13として利用されている論理ブロックに関する情報(論理ブロックIDとの対応、FS/IS内クラスタ管理テーブル44へのインデックス、追記可能か等)を管理するためのテーブルである。FS/IS論理ブロック管理テーブル42は、主にFS/IS管理テーブル40中のFS/ISブロックID40dを用いてアクセスされる。各エントリは、論理ブロックID42b、ブロック内クラスタテーブル42c、有効クラスタ数42d、書き込み可能先頭ページ42e、Validフラグ42fから構成されている。このMS論理ブロック管理テーブル35は、記憶デバイス位置に対応するFS/ISブロックID42aから、この論理ブロックに記憶されている論理クラスタなどの所要情報を得るので、逆引きテーブルとして機能する。
【0081】
論理ブロックID42bには、MS論理ブロック管理テーブル35に登録された論理ブロックの中で、FS12(FSIB12も含む)、IS13に所属している論理ブロックに対応する論理ブロックIDが登録される。ブロック内クラスタテーブル42cには、論理ブロック中の各クラスタ位置にどの論理クラスタアドレスで指定される論理クラスタが記録されているかを示す後述するFS/IS内クラスタ管理テーブル44へのインデックスが登録される。有効クラスタ数42dは、FS/ISブロックID42aで指定される当該論理ブロックに記憶されているクラスタのうちの有効なものの個数(最大2k個)を示している。書き込み可能先頭ページ位置42eは、FS/ISブロックID42aで指定される当該論理ブロックが追記中のブロックであった場合における追記可能な先頭ページ位置(0〜2j−1、追記終了時は2i)を示している。Validフラグ42fは、この論理ブロックエントリがFS12(FSIB12も含む)またはIS13として管理されている場合に“1”である。
【0082】
・FS/IS内クラスタ管理テーブル44(逆引き)
つぎに、図16を用いてFS/IS内クラスタ管理テーブル44について説明する。FS/IS内クラスタ管理テーブル44は、FS12もしくはIS13として利用されている論理ブロック中の各クラスタ位置にどの論理クラスタが記録されているのかを示すテーブルである。1論理ブロックあたり、2jページ×2(k−j)クラスタ=2k個のエントリを持ち、当該論理ブロック内のクラスタ位置の0番目〜2k−1番目に対応する情報が連続領域に配置される。さらにこの2k個の情報を含むテーブルがFS12およびIS13に所属する論理ブロック数(P個)分だけ保持されており、FS/IS論理ブロック管理テーブル42のブロック内クラスタテーブル42cは、このP個のテーブルに対する位置情報(ポインタ)となっている。連続領域に配される各エントリ44aの位置は、1論理ブロック中のクラスタ位置を示し、また各エントリ44aの内容は、当該クラスタ位置にどの論理クラスタが記憶されているかが識別できるように、FS/IS管理テーブル40で管理される該当論理クラスタアドレスを含むリストへのポインタが登録されている。すなわち、エントリ44aは、リンクドリストの先頭を指し示すのではなく、リンクドリスト中の該当論理クラスタアドレスを含む1つのリストへのポインタが登録されている。
【0083】
・論物変換テーブル50(正引き)
つぎに、図17を用いて論物変換テーブル50について説明する。論物変換テーブル50は、論理ブロックID50aをインデックスとした配列形式で構成され、エントリ数は、128GBのNANDメモリ10の場合は、最大32Kエントリまで持つことができる。論物変換テーブル50は、論理ブロックIDと物理ブロックIDとの変換、寿命に関する情報を管理するためのテーブルである。各エントリは、物理ブロックアドレス50b、消去回数50c、読み出し回数50dから構成される。この論物変換テーブル50は、論理ブロックIDから物理ブロックID(物理ブロックアドレス)などの所要情報を得るので、正引きテーブルとして機能する。
【0084】
物理ブロックアドレス50bは、1つの論理ブロックID50aに所属する8個の物理ブロックID(物理ブロックアドレス)を示している。消去回数50cは、当該論理ブロックIDの消去回数を示している。バッドブロック(BB)管理は、物理ブロック(512KB)単位に行われるが、消去回数の管理は、32ビット倍速モードによる1論理ブロック(4MB)単位に管理される。読み出し回数50dは、当該論理ブロックIDの読み出し回数を示している。消去回数50cは、例えば、NAND型フラッシュメモリの書き換え回数を平準化するウェアレベリング処理で利用することが可能である。読み出し回数50dは、リテンション特性の劣化した物理ブロックに保持されるデータの再書き込みを行うリフレッシュ処理で利用することが可能である。
【0085】
図8に示した管理テーブルを管理対象毎にまとめると次のようになる。
RC管理:RCクラスタ管理テーブル
WC管理:WCクラスタ管理テーブル、WCトラック管理テーブル
MS管理:トラック管理テーブル30、MS論理ブロック管理テーブル35
FS/IS管理:トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44
【0086】
なお、MS構造管理テーブル(図示せず)において、MS11,MSIB11a、TFS11bを含めたMS領域の構造を管理しており、具体的には、MS11、MSIB11a、TFS11bに割り当てた論理ブロックなどを管理している。また、FS/IS構造管理テーブル(図示せず)において、FS12、FSIB12a、IS13を含めたFS/IS領域の構造を管理しており、具体的には、FS12、FSIB12a、IS13に割り当てた論理ブロックなどを管理している。
【0087】
・Read処理
つぎに、図18に示すフローチャートを参照して、読み出し処理について説明する。ATAコマンド処理部121から、Readコマンドおよび読み出しアドレスとしてのLBAが入力されると、データ管理部120は、図9に示したRCクラスタ管理テーブル23と図10に示したWCクラスタ管理テーブル25を検索する(ステップS100)。具体的には、LBAのクラスタアドレスのLSB(k−i)ビット(図7参照)に対応するlineをRCクラスタ管理テーブル23とWCクラスタ管理テーブル25から選択し、選択したlineの各wayにエントリされている論理トラックアドレス23b、25cをLBAのトラックアドレスと比較し(ステップS110)、一致したwayが存在している場合は、キャッシュヒットとし、ヒットしたRCクラスタ管理テーブル23またはWCクラスタ管理テーブル25の該当line、該当wayに対応するWC21またはRC22のデータを読み出して、ATAコマンド処理部121に送る(ステップS115)。
【0088】
データ管理部120は、RC22またはWC21でヒットしなかった場合は(ステップS110)、検索対象のクラスタがNANDメモリ10のどこに格納されているかを検索する。データ管理部120は、まず、図12に示したトラック管理テーブル30を検索する(ステップS120)。トラック管理テーブル30は、論理トラックアドレス30aでインデックスされているため、LBAで指定された論理トラックアドレスに一致する論理トラックアドレス30aのエントリだけをチェックする。
【0089】
まず、チェックしたいLBAの論理クラスタアドレスに基づいてクラスタビットマップ30bから対応するビットを選択する。対応するビットが“0”を示していれば、そのクラスタは確実にMS内に最新のデータが存在していることを意味する(ステップS130)。この場合は、このトラックが存在する論理ブロックIDおよびトラック位置を、同じ論理トラックアドレス30aのエントリ中の論理ブロックID30cと論理ブロック内トラック位置30dから得て、さらにLBAのクラスタアドレスのLSB(k−i)ビットを利用して、トラック位置からのオフセットを算出することで、NANDメモリ10内の当該クラスタアドレスに対応するクラスタデータが格納されている位置を算出することができる。具体的には、論理NAND層管理部120bでは、上記のようにしてトラック管理テーブル30から取得した論理ブロックID30cと論理ブロック内トラック位置30dと、LBAの論理クラスタアドレスのLSB(k−i)ビットを物理NAND層管理部120cに与える。
【0090】
物理NAND層管理部120cでは、論理ブロックID30cに対応する物理ブロックアドレス(物理ブロックID)を、論理ブロックIDをインデックスとしている図17に示す論物変換テーブル50から取得し(ステップS160)、さらに取得した物理ブロックID中のトラック位置(トラック先頭位置)を論理ブロック内トラック位置30dから算出し、さらにLBAのクラスタアドレスのLSB(k−i)ビットから、前記算出した物理ブロックID中のトラック先頭位置からのオフセットを算出することで、物理ブロック中のクラスタデータを取得することができる。NANDメモリ10のMS11から取得されたクラスタデータは、RC22を介してATAコマンド処理部121に送られる(ステップS180)。
【0091】
一方、LBAのクラスタアドレスに基づくクラスタビットマップ30bの検索で、対応するビットが“1”を示していた場合は、そのクラスタがFS12またはIS13に格納されている可能性がある(ステップS130)。この場合は、トラック管理テーブル30の該当する論理トラックアドレス30aのエントリ中のクラスタテーブルポインタ30eのエントリを取り出し、このポインタを用いてFS/IS管理テーブル40の該当する論理トラックアドレスに対応するリンクドリストを順次検索する(ステップS140)。具体的には、該当する論理トラックアドレスのリンクドリスト中のLBAの論理クラスタアドレスに一致する論理クラスタアドレス40aのエントリを検索し、一致する論理クラスタアドレス40aのエントリが存在した場合は(ステップS150)、一致したリスト中の論理ブロックID40bおよび論理ブロック内クラスタ位置40cを取得し、前述と同様にして、論物変換テーブル50を用いて物理ブロック中のクラスタデータを取得する(ステップS160、S180)。具体的には、取得した論理ブロックIDに対応する物理ブロックアドレス(物理ブロックID)を、論物変換テーブル50から取得し(ステップS160)、さらに取得した物理ブロックID中のクラスタ位置を、論理ブロック内クラスタ位置40cのエントリから取得した論理ブロック内クラスタ位置から算出することで、物理ブロック中のクラスタデータを取得することができる。NANDメモリ10のFS12またはIS13から取得されたクラスタデータは、RC22を介してATAコマンド処理部121に送られる(ステップS180)。
【0092】
このFS/IS管理テーブル40の検索によって、検索対象のクラスタが存在しなかった場合は(ステップS150)、再度トラック管理テーブル30のエントリを検索してMS11上の位置を確定する(ステップS170)。
【0093】
・Write処理
つぎに、図19に示すフローチャートを参照して、書き込み処理について説明する。FUA(DRAMキャッシュをバイパスしてNANDへの直接書き込みを行う)でないWriteコマンドにより書き込まれたデータは必ず一旦WC21上に格納され、その後条件に応じてNANDメモリ10に対して書き込まれることになる。書き込み処理では、追い出し処理、コンパクション処理が発生する可能性がある。この実施の形態では、書き込み処理を、ライトキャッシュフラッシュ処理(以下WCF処理)と、クリーンインプットバッファ処理(以下CIB処理)との2ステージに大きく分割している。ステップS300からステップS320までは、ATAコマンド処理部121からのWrite要求からWCF処理までを示しており、ステップS330〜最終ステップまでがCIB処理を示している。
【0094】
WCF処理は、WC21にあるデータをNANDメモリ10(FS12のFSIB12aまたはMS11のMSIB11a)にcopyする処理であり、ATAコマンド処理部121からのWrite要求もしくはCache Flush要求単体は、この処理のみで完結することができる。これにより処理が開始されたATAコマンド処理部121のWrite要求の処理遅延を最大でもWC21の容量分のNANDメモリ10への書き込み時間に限定することができるようになる。
【0095】
CIB処理は、WCF処理によって書き込まれたFSIB12aのデータをFS12にMoveする処理と、WCF処理によって書き込まれたMSIB11aのデータをMS11にMoveする処理とを含む。CIB処理を開始すると、連鎖的にNANDメモリ10内の各構成要素(FS12、IS13、MS11など)間のデータ移動やコンパクション処理が発生する可能性があり、処理全体に要する時間は状態によって大きく変化する。
【0096】
まず、WCF処理の詳細について説明する。ATAコマンド処理部121から、Writeコマンドおよび書き込みアドレスとしてのLBAが入力されると、DRAM層管理部120は、図10に示したWCクラスタ管理テーブル25を検索する(ステップS300,S305)。WC21の状態は、図10に示したWCクラスタ管理テーブル25の状態フラグ25a(例えば3ビット)によって規定されている。状態フラグ25aは、最も典型的には、Invalid(使用可能)→ATAからの書き込み待ち→Valid(使用不可)→NANDへの追い出し待ち→Invalid(使用可能)という順に状態が遷移していく。まず、LBAのクラスタアドレスLSB(k−i)ビットから書き込み先のlineを決定し、決定したlineのn個のwayを検索する。決定したlineのn個のway中に、入力されたLBAと同じ論理トラックアドレス25cが格納されている場合は(ステップS305)、このエントリに上書きするのでこのエントリをクラスタ書き込み用に確保する(Valid(使用不可)→ATAからの書き込み待ち)。
【0097】
そして、DRAM層管理部120aは、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知する。ATAコマンド処理部121による書き込みが終了すると、WCクラスタ管理テーブル25の該当エントリの状態フラグ25aをValid(使用不可)にし、さらにセクタ位置ビットマップ25bおよび論理トラックアドレス25cの欄に所要のデータを登録する。また、WCトラック管理テーブル24を更新する。具体的には、WCトラック管理テーブル24の各リスト中に既に登録済みの論理トラックアドレス24aと同じLBAアドレスが入力された場合は、該当するリストのWCクラスタ数24b、way−lineビットマップ24cを更新するとともに、当該リストが最新のリストとなるようにnextポインタ24dを変更する。また、WCトラック管理テーブル24の各リスト中に登録済みの論理トラックアドレス24aと異なるLBAアドレスが入力された場合は、新たに新しい論理トラックアドレス24a、WCクラスタ数24b、way−lineビットマップ24c、nextポインタ24dの各エントリを有するリストを作成し、最新のリストとして登録する。以上のようなテーブル更新を行って、書き込み処理が完了する(ステップS320)。
【0098】
一方、決定したlineのn個のway中に、入力されたLBAと同じ論理トラックアドレス25cが格納されていない場合は、NANDメモリへの追い出しが必要であるか否かを判断する(ステップS305)。すなわち、まず、決定したline中の書き込み可能なwayが最後のn個目のwayであるか否かを判断する。書き込み可能なwayとは、Invalid(使用可能)の状態フラグ25aをもつwayかあるいはValid(使用不可)でかつNANDへの追い出し待ちの状態フラグ25aを持つwayである。状態フラグ25aが、NANDへの追い出し待ちであるとは、追い出しが開始されて追い出しの終了待ちであることを意味する。そして、書き込み可能なwayが最後のn個目のwayでない場合であって、かつ書き込み可能なwayが、Invalid(使用可能)の状態フラグ25aをもつwayである場合は、このエントリをクラスタ書き込み用に確保する(Invalid(使用可能)→ATAからの書き込み待ち)。そして、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知し、ATAコマンド処理部121によって書き込みを実行させる。そして、前記同様、WCクラスタ管理テーブル25およびWCトラック管理テーブル24を更新する(ステップS320)。
【0099】
また、書き込み可能なwayが最後のn個目のwayでない場合であって、かつ書き込み可能なwayが、Valid(使用不可)でかつNANDへの追い出し待ちの状態フラグ25aを持つwayである場合は、このエントリをクラスタ書き込み用に確保する(Valid(使用不可)でかつNANDへの追い出し待ち→Valid(使用不可)でかつNANDへの追い出し待ちかつATAからの書き込み待ち)。そして、追い出しが終了すると、状態フラグ25aをATAからの書き込み待ちにし、さらに、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知し、ATAコマンド処理部121によって書き込みを実行させる。そして、前記同様、WCクラスタ管理テーブル25およびWCトラック管理テーブル24を更新する(ステップS320)。
【0100】
以上の処理は、ATAコマンド処理部121からからの書き込み要求が入力された際に、追い出し処理をトリガしなくてもよい場合である。一方、この後の説明は、書き込み要求が入力された時点後に、追い出し処理をトリガする場合である。ステップS305において、決定したline中の書き込み可能なwayが最後のn個目のwayである場合は、前述したWC21からNANDメモリ10へ追い出すデータの決定方法の(i)の箇所で説明した条件、すなわち、
(i) タグによって決定されたlineの書き込み可能なwayが最後の(本実施形態では、n個目の)空きwayだった場合、則ち最後の空きwayが使用される場合は、そのlineに登録されたトラックのうちLRUに基づいて最も古く更新されたトラックを追い出し確定する
に基づいて追い出すトラックすなわちWC21内エントリを選択する。
【0101】
DRAM層管理部120aは、以上の方針で追い出すトラックを決定すると、前述したように、その際追い出すのは同一トラックに含まれるWC21中の全クラスタであり、追い出されるクラスタ量がトラックサイズの50%を超えていれば、すなわち追い出し確定トラックのうちWC中に有効クラスタ数が2(k−i−1)個以上ある場合は、MSIB11aへ追い出しを行い(ステップS310)、超えていなければ、すなわち追い出し確定トラックのうちWC中に有効クラスタ数が2(k−i−1)個未満である場合は、FSIB12aへと追い出す(ステップS315)。WC21からMSIB11aへの追い出し、WC21からFSIB12aへの追い出しの詳細は、後述する。選択された追い出しエントリの状態フラグ25aは、Valid(使用不可)からNANDメモリ10への追い出し待ちに移行される。
【0102】
この追い出し先の判定は、WCトラック管理テーブル24を用いて実行される。すなわち、WCトラック管理テーブル24には、論理トラックアドレス毎に、有効なクラスタ数を示すWCクラスタ数24bのエントリが登録されており、このWCクラスタ数24bのエントリを参照することでWC21からの追い出し先を、FSIB12a、MSIB11aの何れにするかを決定する。また、way−lineビットマップ24cに、当該論理トラックアドレスに所属する全てのクラスタがビットマップ形式で登録されているので、追い出しを行う際には、このway−lineビットマップ24cを参照することで、容易に、追い出すべき各クラスタのWC21での記憶位置を知ることができる。
【0103】
また、上記書き込み処理中または書き込み処理後、前述の下記条件、
(ii)WC21に登録されているトラックの数が所定数を超えた場合、
が成立した場合も、上記同様にしてNANDメモリ10への追い出し処理を実行する。
【0104】
WC→MSIB(Copy)
つぎに、上記有効クラスタ数(有効クラスタ数が2(k−i−1)個以上)に基づく判定によりWC21からMSIB11aへの追い出しが発生したときは、前述したように、次のような手順を実行する(ステップS310)。
1.WCクラスタ管理テーブル25を参照し、追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタ中のセクタとマージする、後述のトラック内セクタ穴埋めを行う。また、トラック中のWC21内に存在しないクラスタについてはNANDメモリ10から読み出してマージする、受動マージ処理を実行する。
2.追い出し確定トラックが2i個未満の場合、WC21中のトラックの古いものから2i個になるまで2(k−i−1)個以上有効クラスタを持つ追い出し確定トラックを追加する。
3.Copyされるトラックが2i個以上あれば、2i個ずつを組として、MSIB11aに対して論理ブロック単位に書き込みを行う。
4.2i個組みに出来なかったトラックをMSIB11aに対してトラック単位に書き込みを行う。
5.Copy終了後に既にFS、IS、MS上に存在していたクラスタ、トラックのうちコピーされたトラックに属するものを無効化する。
【0105】
このようなWC21からMSIB11aへのCopy処理に伴う各管理テーブルの更新処理について説明する。WCクラスタ管理テーブル25中の追い出されたトラックに所属するWC21中の全クラスタに対応するエントリ中の状態フラグ25aはInvalidとされ、この後これらエントリに対する書き込みが可能となる。また、WCトラック管理テーブル24中の追い出されたトラックに対応するリストについては、例えば直前のリストのnextポインタ24dが変更または削除されて、無効化される。
【0106】
一方、WC21からMSIB11aに対するトラック移動が発生すると、これに伴いトラック管理テーブル30およびMS論理ブロック管理テーブル35が更新される。まず、トラック管理テーブル30のインデックスである論理トラックアドレス30aを検索することで、移動されたトラックに対応する論理トラックアドレス30aが既に登録されているか否かを判定する。既に登録されている場合は、該当インデックスのクラスタビットマップ30b(MS11側への移動であるので、該当ビットを全て“0”にする)、論理ブロックID30c+論理ブロック内トラック位置30dのフィールドを更新する。移動されたトラックに対応する論理トラックアドレス30aが未登録の場合は、該当する論理トラックアドレス30aのエントリに対し、クラスタビットマップ30b、論理ブロックID30c+論理ブロック内トラック位置30dを登録する。また、トラック管理テーブル30の変更に応じて、MS論理ブロック管理テーブル35における、論理ブロックID35a、該当トラック管理ポインタ35b、有効トラック数35c、書き込み可能先頭トラック35dなどのエントリを必要に応じて更新する。
【0107】
なお、他の領域(FS12やIS13)等からMS11に対してトラック書き込みが発生した場合、もしくはMS11内部のコンパクション処理によるMS内トラック書き込みが発生した場合、書き込み対象のトラックに含まれるWC21内有効クラスタも同時にMSに書き込まれる。WC21からMS11への書き込みとしてこのような受動的マージも存在する。そのような受動的マージが行われた場合は、それらのクラスタはWC21上から削除(無効化)されることになる。
【0108】
WC→FSIB(Copy)
つぎに、上記有効クラスタ数(有効クラスタ数が2(k−i−1)個未満)に基づく判定によりWC21からFSIB12aへの追い出しが発生したときは、前述したように、次のような手順を実行する。
1.WCクラスタ管理テーブル25における追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタ中のセクタとマージする、クラスタ内セクタ穴埋めを行う。
2.WC内のトラックを古い順に辿って2(k−i−1)個未満の有効クラスタしか持たないトラックからクラスタを取り出して行き、有効クラスタ数が2k個になったらそれら全クラスタをFSIB12aに論理ブロック単位に書き込む。
3.2k個見つからなかった場合には、有効クラスタ数が2(k−i−1)個未満の全てのトラックを必要な論理ページ数分だけFSIB12aに書き込む。
4.Copy終了後に既にFS、IS上に存在していたクラスタのうちコピーされたのと同じものを無効化する。
【0109】
このようなWC21からFSIB12aへのCopy処理に伴う各管理テーブルの更新処理について説明する。WCクラスタ管理テーブル25中の追い出されたトラックに所属するWC21中の全クラスタに対応するエントリ中の状態フラグ25aはInvalidとされ、この後これらエントリに対する書き込みが可能となる。また、WCトラック管理テーブル24中の追い出されたトラックに対応するリストについては、例えば直前のリストのnextポインタ24dが変更または削除されて、無効化される。一方、WC21からFSIB12aに対するクラスタ移動が発生すると、これに伴いトラック管理テーブル30のクラスタテーブルポインタ30e、FSクラスタ数30fなどを更新するとともに、FS/IS管理テーブル40の論理ブロックID40b、論理ブロック内クラスタ位置40cなどを更新する。なお、もともとFS12に存在していなかったクラスタについては、FS/IS管理テーブル40のリンクドリストへのリストが追加される。この更新に伴い、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、およびFS/IS内クラスタ管理テーブル44の該当個所を更新する。
【0110】
CIB処理
上記のようなWCF処理が終了すると、つぎに、論理NAND層管理部120bは、WCF処理によって書き込まれたFSIB12aのデータをFS12にMoveする処理と、WCF処理によって書き込まれたMSIB11aのデータをMS11にMoveする処理などを含むCIB処理を実行する。CIB処理を開始すると、前述したように、連鎖的に各ブロック間のデータ移動やコンパクション処理が発生する可能性があり、処理全体に要する時間は状態によって大きく変化する。このCIB処理においては、基本的には、先ずMS11でのCIB処理が行われ(ステップS330)、つぎに、FS12でのCIB処理が行われ(ステップS340)、つぎに再びMS11でのCIB処理が行われ(ステップS350)、つぎにIS13でのCIB処理が行われ(ステップS360)、最後に再びMS11でのCIB処理が行われる(ステップS370)。なお、FS12からMSIB11aへの追い出し処理、あるいはFS12からIS13への追い出し処理、あるいはIS13からMSIB11aへの追い出し処理の際に、手順にループが発生した場合は、上記順番通りにならない場合もある。MS11、FS12およびIS13でのCIB処理を別々に説明する。
【0111】
MS11のCIB処理
まず、MS11でのCIB処理について説明する(ステップS330)。WC21、FS12、IS13からMS11に対してトラックデータの移動が発生すると、そのトラックデータはMSIB11aに書き込まれる。MSIB11aへの書き込み完了後は、前述したように、トラック管理テーブル30を更新してトラックが配置される論理ブロックID30cとブロック内トラック位置30dなどを変更する(Move)。MSIB11aに新たなトラックデータが書き込まれた場合、もともとMS11もしくはTFS11bに存在していたトラックデータは無効化される。この無効化処理は、MS論理ブロック管理テーブル35における古いトラック情報が保存されていた論理ブロックのエントリからトラックを無効化することで実現する。具体的には、MS論理ブロック管理テーブル35の該当エントリ中のトラック管理ポインタ35bのフィールド中の該当トラックのポインタが削除され、有効トラック数が−1される。このトラック無効化によって1論理ブロック中の全てのトラックが無効になった場合は、Validフラグ35eが無効化される。このような無効化などにより、MS11のブロックは無効なトラックを含んだものが発生し、これが繰り返されるとブロックの利用効率が低下して、使用可能な論理ブロックに不足が生じることがある。
【0112】
データ管理部120は、このような事態が発生して、MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生すると、コンパクション処理を行って、無効なフリーブロックFBを作る。無効なフリーブロックFBは、物理NAND層管理部120cに返却される。そして、論理NAND層管理部120bは、MS11に割り当てられている論理ブロックの個数を減らした後、新たに書き込み可能なフリーブロックFBを物理NAND層管理部120cから取得する。コンパクション処理とは、コンパクション対象の論理ブロックが持つ有効クラスタを新しい論理ブロックに集めたり、あるいはコンパクション対象の論理ブロック中の有効トラックを他の論理ブロックにCopyしたりすることで、物理NAND層管理部120cに返却する無効なフリーブロックFBを作り、論理ブロックの利用効率を向上させるための処理である。なお、コンパクションを行う際には、コンパクション対象となったトラック領域に対して、WC、FS、IS上の有効なクラスタが存在する場合、それらを全てマージする受動マージを実行する。また、TFS11bに登録されている論理ブロックについては、コンパクション対象に含めない。
【0113】
以下に、MSIB11aにフルに成ったブロックが存在する場合を発生条件とした、MSIB11aからMS11またはTFS11bへの追い出しとコンパクション処理の一例について具体的に説明する。
1.MS論理ブロック管理テーブル35のValidフラグ35eを参照することにより、MS11内に無効となった論理ブロックが存在する場合、そのブロックを無効なフリーブロックFBとする。
2.MSIB11aでフルに成った論理ブロックをMS11に追い出す。具体的には、前述したMS構造管理テーブル(図示せず)を更新して、該当論理ブロックをMSIB管理下からMS管理下に移し変える。
3.MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生するか否かを判断し、発生している場合に、以下のMSコンパクションを実行する。
4.MS論理ブロック管理テーブル35の有効トラック数35cのフィールドなどを参照することにより、TFS11bに含まれない論理ブロックのうち無効にされたトラックを持つものを、有効トラック数でソートする。
5.有効トラック数の少ない論理ブロックから、トラックを集めてコンパクションを実施する。この際にまず、1論理ブロック分(2iトラック)ずつCopyしてコンパクションを実施する。なお、コンパクション対象のトラックがWC21、FS12、IS13に有効クラスタを持つ場合にはそれらもマージする。
6.コンパクション元の論理ブロックを無効なフリーブロックFBとする。
7.コンパクションして有効な2iトラックで構成された1論理ブロックができたら、TFS11bの先頭にMoveする。
8.論理ブロック内の有効トラックを他の論理ブロックにCopyして、無効なフリーブロックFBが作れる場合は、2iトラック未満の個数の有効トラックをMSIB11aに対し、トラック単位で追記書き込みする。
9.コンパクション元の論理ブロックを無効なフリーブロックFBとする。
10.MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を下回ると、MSコンパクション処理を終了する。
【0114】
FS12のCIB処理
つぎに、FS12でのCIB処理について説明する(ステップS340)。WC21からFSIB12aへのクラスタ書き込み処理によって全ページ書き込み済みの論理ブロックがFSIB12a中に作られた場合、FSIB12a中のそれらのブロックは、FSIB12aからFS12に対してMoveされる。このMoveにともなって複数の論理ブロックで構成されるFIFO構造のFS12から古い論理ブロックが追い出される状況が発生する。
【0115】
FSIB12aからFS12に対する追い出しおよびFS12からのブロック追い出しは、具体的には、次のように実現される。
1.FS/IS論理ブロック管理テーブル42のValidフラグ35eなどを参照することにより、FS12内に無効となった論理ブロックが存在する場合、そのブロックを無効なフリーブロックFBとする。
2.FSIB12aでフルに成ったブロックをFS12に追い出す。具体的には、前述したFS/IS構造管理テーブル(図示せず)を更新して、該当ブロックをFSIB管理下からFS管理下に移し変える。
3.FS12に割り当てられている論理ブロックの個数がFS12として許容されるブロック数の上限値を越えるような状況が発生するか否かを判断し、発生している場合に、以下の追い出しを実行する。
4.まず追い出し対象の最古の論理ブロック中のクラスタデータのうちIS13に移動せずに、直接MS11に移動すべきものを決定する(実際には、MSの管理単位がトラックであるので、トラック単位での決定)。
(ア)追い出し対象の論理ブロック中の有効クラスタをページの先頭から順にスキャンする。
(イ)クラスタが属するトラックがFS中に何個の有効クラスタを保有しているか、トラック管理テーブル30のFSクラスタ数30fのフィールドを参照して検索する。
(ウ)トラック内有効クラスタ数が所定の閾値(例えば2k−i個の50%)以上だった場合、そのトラックをMSへの追い出し候補とする。
5.MS11に追い出すべきトラックをMSIB11aに対して書き込む。
6.追い出しトラックが残っている場合、さらにMSIB11への追い出しを実行する。
7.上記2〜4の処理の後も追い出し対象の論理ブロックに有効なクラスタが存在している場合、この論理ブロックをIS13にMoveする。
なお、FS12からMSIB11aへの追い出しが発生したときには、その直後、MS11での前述したCIB処理が実行される(ステップS350)。
【0116】
IS13のCIB処理
つぎに、IS13でのCIB処理について説明する(ステップS360)。上記したFS12からIS13へのブロック移動によって論理ブロックがIS13に追加されるが、これにともなって複数個の論理ブロックで構成されるIS13に対して管理可能なブロック数の上限を超えてしまう状況が発生する。このような状況が発生した場合、IS13では、まずMS11への1〜複数個の論理ブロックの追い出しを行った後、ISコンパクションを実行する。具体的には、次のような手順を実行する。
1.IS13に含まれるトラックをトラック内の有効クラスタ数×有効クラスタ係数でソートし、積の値が大きいトラック2i+1個(2論理ブロック分)を集めてMSIB11aに追い出す。
2.有効クラスタ数が最も少ない2i+1個の論理ブロックの合計有効クラスタ数が例えば、所定の設定値である2k個(1論理ブロック分)以上ある場合は、上のステップを繰り返す。
3.上記の追い出しを行った後、有効クラスタ数の少ない論理ブロックから順にクラスタを2k個集め、IS13内でコンパクションを行う。
4.コンパクション元の論理ブロックのうち有効クラスタがなくなったものを無効なフリーブロックFBとして返還する。
なお、IS13からMSIB11aへの追い出しが発生したときには、その直後、MS11での前述したCIB処理が実行される(ステップS370)。
【0117】
図20は、各構成要素間のデータの流れにおける入力と出力の組み合わせ、およびそのデータの流れが何をトリガとして発生するかを示すものである。FS12は、基本的には、WC21からのクラスタ追い出しによってデータが書き込まれるが、WC21からFS12への追い出しに付随してクラスタ内セクタ穴埋め(クラスタ穴埋め)が必要な場合は、FS12、IS13、MS11からのデータがコピーされる。WC21では、WCクラスタ管理テーブル25のタグ中のセクタ位置ビットマップ25bによって当該クラスタアドレス中の2(l−k)個のセクタの有無を識別させることによってセクタ(512B)単位の管理をすることが可能である。これに対し、NANDメモリ10での機能要素であるFS12、IS13の管理単位はクラスタであり、MS11の管理単位は、トラックである。このように、NANDメモリ10での管理単位は、セクタより大きいため、WC21からNANDメモリ10に対して、データを書き込む際に、書き込まれるデータと同一クラスタアドレスのデータがNANDメモリ10中に存在する場合、WC21からNANDメモリ10に書き込まれるクラスタ中のセクタと、NANDメモリ10中に存在する同一クラスタアドレス内のセクタとをマージしてから、NANDメモリ10に書き込む必要がある。
【0118】
この処理が、図20に示したクラスタ内セクタ穴埋め処理(クラスタ穴埋め)と、トラック内セクタ穴埋め(トラック穴埋め)であり、これらの処理を行わないと、正しいデータが読み出せなくなる。そこで、WC21からFSIB12aまたはMSIB11aにデータを追い出す際には、WCクラスタ管理テーブル25を参照し、追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタまたは同一トラック中のセクタとマージする、クラスタ内セクタ穴埋めまたはトラック内セクタ穴埋めを行う。この処理には、DRAM20の作業領域が使用され、DRAM20の作業領域からMSIB11aに書き込まれたり、FSIB12aに書き込まれたりする。
【0119】
IS13は、基本的には、FS12からのブロック追い出しによってデータが書き込まれる(Move)か、IS内部のコンパクションによってデータが書き込まれる。MS11は、全ての箇所からデータが書き込まれ得る。その際、MS11は、トラック単位にしかデータを書き込めないために、MS自身のデータによる穴埋めが発生しうる。また、トラック単位の書き込みを行う際には、他のブロックにある断片化されたデータも受動マージによって書き込まれることになる。さらにMS11は、MSコンパクションによる書き込みもある。なお、受動マージにおいては、WC21、FS12またはIS13の3つの構成要素のうちの1つの構成要素からMS11へのトラック追い出しまたは論理ブロック追い出し(2iトラック分の追い出し)が発生した際、1つの構成要素での追い出し対象のトラック(または論理ブロック)に含まれる他の2つの構成要素内の有効クラスタおよびMS11内の有効クラスタが、DRAM20の作業領域に集められて、DRAM20の作業領域から1トラック分のデータとしてMSIB11aに書き込まれる。
【0120】
図21は、本実施の形態におけるNANDメモリの詳細な構成を示す図であり、図6に示したFS12、IS13、MS11の詳細構成を示すものである。
【0121】
上述したように、データの消去単位(論理ブロック)と、データの管理単位(トラック、クラスタ)が異なる場合、フラッシュメモリの書き換えが進むと、無効な(最新ではない)データによって、論理ブロックは穴あき状態になる。このような穴あき状態の論理ブロックが増えると、実質的に使用可能な論理ブロックが少なくなり、NANDメモリ10の記憶領域を有効利用できないので、有効な最新のデータを集めて、異なるブロックに書き直すコンパクション処理が行われる。
【0122】
ところが、コンパクション処理に要する時間は、NANDメモリ10の記憶容量や空き領域に応じて変動するため、コンパクション処理時間をコントロールすることは実質的に困難であった。このため、コンパクション処理に時間がかかる場合には、ホスト装置に対するコマンド処理応答が遅延して規定時間内に収まらない可能性がある。このような知見に基づき、以下、ホスト装置1に対するコマンド処理応答を規定時間内に収めることが可能なメモリシステムに係る本実施の形態の要部について説明する。
【0123】
・WC構成
WC21は、前述したように、m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、また、WC21に登録されるデータは、LRUによって管理される。
【0124】
・FS構成
FS部12Qは、FSインプットバッファ(FSIB)12aと、FS12と、を含む。FS12は、前述したように、クラスタ単位でデータが管理されるFIFOであり、データの書き込みは2(k−j)クラスタまとめてページ単位で行われる。FS12は、多数の論理ブロック分の容量を有する。FS12の前段には、WC21から追い出されたデータが入力されるFSインプットバッファ(FSIB)12aが設けられている。FSIB12aは、FSフルブロックバッファ(FSFB)12aaと、FS追記バッファ(FS追記IB)12abと、FSバイパスバッファ(以下、FSBB)12acと、を備えている。
【0125】
FSFB12aaは、1〜複数個の論理ブロック分の容量を有し、またFS追記IB12abも1〜複数個の論理ブロック分の容量を有し、FSBB12acも1〜複数個の論理ブロック(例えば4MB)分の容量を有する。WC21からの追い出しデータが1論理ブロック分あればFSFB12aaに対するブロック単位のデータコピーが行われ、そうでなければFS追記IB12abに対してページ単位の追記書き込みが行われる。
【0126】
FSBB12acは、CIB処理を実行中にWC21からのフラッシュ(追い出し)を伴うWriteコマンドが発行された場合に、所定時間が経過してもCIB処理が終了しない場合に(その原因としては、IS13のコンパクション処理の遅延の可能性が高い)、または、ホスト装置1からのリセット要求が発生した場合に、WC21に記憶されている内容をそのまま退避するために用いられる。
【0127】
・IS構成
IS部13Qは、ISインプットバッファ(ISIB)13aと、IS13と、ISコンパクションバッファ13cと、を備えている。例えば、ISIB13aは、1〜複数個の論理ブロック分の容量を有し、ISコンパクションバッファ13cは1論理ブロック分の容量を有し、IS13は、多数の論理ブロック分の容量を有する。ISコンパクションバッファ13cは、IS13でのコンパクションを行うためのバッファである。
【0128】
前述したように、IS13は、FS12と同様クラスタ単位でデータの管理を行い、データの書き込みはブロック単位で行われる。FS12からIS13に対して論理ブロックの移動、すなわちFS12からの追い出しが発生すると、以前FS12の管理対象であった追い出し対象の論理ブロックはポインタの付け替えによりIS13(詳細には、ISIB13a)の管理対象ブロックとなる。このFS12からIS13への論理ブロックの移動により、IS13のブロック数が所定の上限値を超えると、IS13からMS11へのデータ追い出しおよびコンパクション処理が実行され、IS13のブロック数は規定値に戻される。
【0129】
・MS構成
MS部11Qは、MSIB11aと、トラック前段バッファ(TFS)11bと、MS(MS本体)11によって構成されている。
【0130】
MSIB11aは、1〜複数個(この実施の形態では4個)のMSフルブロックインプットバッファ(以下MSFB)11aaと、1〜複数個(この実施の形態では2個)の追記インプットバッファ(以下MS追記IB)11abとを備えている。1つのMSFB11aaは、論理ブロック分の容量を有し、MSFB11aaは、論理ブロック単位の書き込み時に用いられる。1つのMS追記IB11abは、論理ブロック分の容量を有し、MS追記IB11abは、トラック単位の追記書き込み時に用いられる。
【0131】
MSFB11aaには、WC21から追い出された論理ブロック、またはFS12から追い出された論理ブロック、またはIS13から追い出された論理ブロックがCopyされる。1つのMSFB11aaにCopyされた論理ブロックは、TFS11bを経ることなくMS11に直接Moveされる。このMS11へのMove後は、フリーブロックFBがMSFB11aaとして割り当てられる。
【0132】
MS追記IB11abには、WC21から追い出された論理トラック、またはFS12から追い出された論理トラックが追記的にCopyされる。このようなトラック単位で追記書き込みされるMS追記IB11abのうちで満杯になったブロックは、TFS11bにMoveされる。このTFS11bへのMove後は、フリーブロックFBがMS追記IB11abとして割り当てられる。
【0133】
なお、図21では、図示していないが、MSFB11aaおよびMS追記IB11abには、前述の受動マージのための入力も存在している。すなわち、受動マージにおいては、WC21、FS12またはIS13の3つの構成要素のうちの1つの構成要素からMS11へのトラック追い出しまたはブロック追い出しが発生した際、1つの構成要素での追い出し対象のトラック(またはブロック)に含まれる他の2つの構成要素内の有効クラスタおよびMS11内の有効クラスタが、DRAM20の作業領域に集められて、DRAM20の作業領域から1トラック分のデータとしてMS追記IB11abに書き込まれたり、1ブロック分のデータとしてMSFB11aaに書き込まれたりする。
【0134】
TFS11bは、多数の論理ブロック分の容量を有し、MS追記IB11abとMS11との間に介在するFIFO(First in First out)構造を有するバッファである。FIFO構造を持つTFS11bの入力側には、トラック単位で追記書き込みされるMS追記IB11abのうちで満杯になったブロックがMoveされ、またMS11内のコンパクション処理によって形成された有効な2iトラックで構成された1論理ブロックが、MSコンパクションバッファ11cからMoveされる。
【0135】
MSコンパクションバッファ11cは、MS11でのコンパクションを行うためのバッファである。TFS11bは、FS12と同様、FIFO構造を有し、FIFO中を通過中の有効トラックは、ホストからの同じトラックアドレスに対する再書き込みがあった場合無効化され、またFIFO構造から溢れた最も古いブロックは、MS11にMoveされる。したがって、TFS11bを通過中のトラックは、MSFB11aaからMS11に直接書き込まれるブロックに含まれるトラックよりも、更新頻度が高いとみなすことができる。
【0136】
MSで行うMSコンパクション処理には、有効トラックを2i個集めて1つの論理ブロックを構成させる2iトラックMSコンパクションと、2iトラックに満たない個数の有効トラックを集めてコンパクションを行う2iトラック未満MSコンパクションとの2種類がある。2iトラックMSコンパクションでは、MSコンパクションバッファ11cが使用されて、コンパクション後の論理ブロックは、TFS11bの先頭にMoveされる。2iトラック未満MSコンパクションでは、トラック単位に、MS追記IB11abにCopyされる。
【0137】
(バイパスモード)
ここで、バイパスモードについて説明する。バイパスモードとは、WC21に書き込まれたデータをWriteコマンド完了後に必ず追い出し処理し、かつFS部12QおよびIS部13Qを経由せずに、直接MS11(MSIB11a)に対して書き込みを行うモードである。一般的なメモリシステムでは、ホスト装置から要求されたコマンドをデータ管理部120が処理する時間として、ある規定時間が設けられている。すなわち、データ管理部120は、ホスト装置から要求されたコマンドに対する応答処理(コマンド応答処理)を、規定時間内に収めなければならない。
【0138】
したがって、例えばCIB処理に要する時間が規定時間を超えてしまう場合には、特別な対応が必要となる。CIB処理の実行に要する時間が規定時間を超えてしまう場合として、IS13の断片化を解消するためのコンパクション処理の実行が考えられる。これは、IS13のコンパクション処理では、少なくとも1論理ブロック分のクラスタを集めなければならないからである。そして、上記の「特別な対応」を行う処理モードを、ここではバイパスモードと呼んでいる。なお、図21に示したFSBB12acは、バイパスモードの移行時に、WC21内の有効クラスタを退避させるためのバッファであり、バイパスモードに移行したときのみ使用されるバイパスモード専用のバッファである。
【0139】
なお、FSBB12ac(FSIB12a)は、WC21上で管理されるデータと同様に、クラスタ単位でデータを管理しているが、MSIB11aはWC21上で管理されるデータとは異なり、トラック単位でデータを管理している。そのため、たとえばWC21中にアドレスがばらばらなクラスタが多数存在する場合に、WC21のデータをMSIB11a上に退避する場合には、クラスタをアドレスごとに集めた結果、ばらばらなアドレス分のトラックを用意しなければならず、退避用に膨大な容量の領域を確保しなければならない。これに対して、FSIB12a(FSBB12ac)に保存する場合には、WC21と同じクラスタ管理でデータ管理を行っているので、WC21のエントリ数と同量のクラスタのみで足り、最大でもWC21の容量だけあればよい。そのため、バイパスモード専用のバッファであるFSBB12acは、FSIB12aに設けることが望ましい。
【0140】
また、この実施の形態において、DRAM20は、特許請求の範囲における第1の記憶部に対応し、NANDメモリ10内のFS12は、同じく第2の記憶部に対応し、MS11は、同じく第3の記憶部に対応し、IS13は、同じく第4の記憶部に対応し、FSIB12a(FSFB12ab、FS追記IB12ab、FSBB12ac)は、同じく第1の入力バッファに対応し、MSIB11a(MSFB11ab、MS追記IB11ab)は、同じく第2の入力バッファに対応し、ISIB13aは、同じく第3の入力バッファに対応し、FSBB12acは、同じく退避バッファに対応する。また、特許請求の範囲における第1の単位はセクタに対応し、第2の単位はページに対応し、第3の単位はブロックに対応し、第4の単位はトラックに対応し、第5の単位はクラスタに対応する。
【0141】
(バイパスモード−動作フロー)
つぎに、バイパスモード時の動作フローについて説明する。図22は、バイパスモード時の動作フローの一例を示すフローチャートである。
【0142】
図22に示すように、まず、通常Write処理におけるCIB処理が実行されているときに(ステップS800)、ATAコマンド処理部121からフラッシュ処理を必要とするWriteコマンドが発行された場合を想定する(ステップS801)。このとき、CIB処理が完了したか否かの判定処理が実行される(ステップS802)。CIB処理が完了している場合には(ステップS802、Yes)、バイパスモードには移行せずに、通常の処理(Writeコマンド処理)を実行し(ステップS803)、本フローを抜け出る。
【0143】
一方、CIB処理が完了していない場合(ステップS802、No)、Writeコマンド(ステップS801)が発行されてから所定時間が経過しているか否かについての判定処理が実行される。この判定処理では、例えばSSDやホスト装置に搭載されるタイマが利用され、Writeコマンドが発行された後の経過時間が測定され、この経過時間が所定時間と比較される。なお、ここでいう所定時間は、規定時間よりも短い時間であり、例えばホスト側に対するコマンド応答処理のリミット(規定時間)が「T1秒」であるとするならば、これよりも短い例えば「T2(T2<T1)秒」という時間が「所定時間」に相当する。
【0144】
ここで、Writeコマンドの発行から所定時間が経過していない場合(ステップS804,No)、上述したステップS802の処理に戻る。一方、Writeコマンドの発行から所定時間が経過している場合(ステップS804、Yes)、WC21中の有効クラスタがFSIB12aのFSBB12eに待避される(ステップS805)。その後、MSIB11aの各バッファのデータは、MS11またはTFS11bに追い出され(ステップS806)、CIB処理が中断される(ステップS807)。ついで、ステップS801で受け付けたWrite処理で指定されたデータがWC21経由でMSIB11aに追記書き込みされる(ステップS808)。その後、CIB処理が再開され(ステップS809)、CIB処理完了の判定処理を行い(ステップS810)、CIB処理が完了した場合には(ステップS810、Yes)、バイパスモード時の処理フローを抜け出る。
【0145】
(バイパスモードに関する補足説明)
ここで、上述したバイパスモードに関して若干の補足説明を加える。上記の処理フローにおいて、ステップS805〜S810の処理がバイパスモードの処理に対応する。バイパスモードの処理中では、ATAコマンド処理部121から発行されたWriteコマンドにより、WC21経由での書き込み処理が行われ、この書き込み処理の終了後には直ちにMSIB11に対してFlush処理が行われる。この際、FSIB12aに対する追記処理は行われない。なお、Cache Flushコマンドに対しては、既にWC21中の全データは追い出し済みであるため、NANDメモリ10に対するアクセスを行うことなく、ホスト装置に対するコマンド完了の通知を規定時間内に伝達することが可能となる。
【0146】
バイパスモードにおいて、MSIB11aに対する追記処理が完了すると、条件に依ることなくCIB処理が再開される。この処理中に、再度ATAコマンド処理部121からのWriteコマンドが発行された場合には、「バイパスモード開始」と同じ条件に達するまで、すなわちWriteコマンドから所定時間が経過するまでの間CIB処理を継続し、所定時間までにCIB処理が終了しなかった場合には、上記フロート同様なWC21経由のMS行きの書き込み処理が実行される。以降、バイパスモード終了条件に達するまでこの処理が繰り返される。なお、タイムアウトになる前にCIB処理が完了した場合には、バイパスモードが終了し、通常モードに復帰する。
【0147】
以上のように、本実施の形態に係るメモリシステムによれば、CIB処理、特に、ISコンパクション処理に時間を要している場合に、WC追い出し処理を伴うWriteコマンドをATAコマンド処理部121から受けた場合、所定時間の経過後は一旦CIB処理を中断し、バイパス処理を行う。これにより、CIB処理に時間を要する場合であってもコマンド処理のレイテンシを保証することが可能となる。
【図面の簡単な説明】
【0148】
【図1】SSDの構成例を示すブロック図。
【図2】NANDメモリチップに含まれる1個のブロックの構成例と、4値データ記憶方式でのしきい値分布を示す図。
【図3】ドライブ制御回路のハードウェア的な内部構成例を示すブロック図。
【図4】プロセッサの機能構成例を示すブロック図。
【図5】NANDメモリおよびDRAM内に形成された機能構成を示すブロック図。
【図6】WCからNANDメモリへの書き込み処理に係わるより詳細な機能ブロック図。
【図7】LBA論理アドレスを示す図。
【図8】データ管理部内の管理テーブルの構成例を示す図。
【図9】RCクラスタ管理テーブルの一例を示す図。
【図10】WCクラスタ管理テーブルの一例を示す図。
【図11】WCトラック管理テーブルの一例を示す図。
【図12】トラック管理テーブルの一例を示す図。
【図13】FS/IS管理テーブルの一例を示す図。
【図14】MS論理ブロック管理テーブルの一例を示す図。
【図15】FS/IS論理ブロック管理テーブルの一例を示す図。
【図16】FS/IS内クラスタ管理テーブルの一例を示す図。
【図17】論物変換テーブルの一例を示す図。
【図18】読み出し処理の動作例を示すフローチャート。
【図19】書き込み処理の動作例を示すフローチャート。
【図20】各構成要素間のデータの流れにおける入力と出力の組み合わせ、およびその発生要因を示す図。
【図21】NANDメモリのより詳細な構成を示す図。
【図22】バイパスモード時の動作フローの一例を示すフローチャート。
【符号の説明】
【0149】
1…ホスト装置、10…NANDメモリ、11、メインストレージ領域(MS)、11a…MS入力バッファ(MSIB)、11b…トラック前段ストレージ領域(TFS)、12…前段ストレージ領域(FS)、12a…FS入力バッファ(FSIB)、13…中段ストレージ領域(IS)、20…DRAM、21…ライトキャッシュ(WC)、22…リードキャッシュ(RC)。
【技術分野】
【0001】
本発明は、不揮発性半導体メモリを用いて構成されるメモリシステムに関する。
【背景技術】
【0002】
コンピュータシステムに用いられる外部記憶装置として、NAND型フラッシュメモリなどの不揮発性半導体メモリを搭載したSSD(Solid State Drive)が注目されている。NAND型フラッシュメモリは、磁気ディスク装置に比べ、高速、軽量などの利点を有している。
【0003】
SSD内には、複数のフラッシュメモリチップ、ホスト装置からの要求に応じて各フラッシュメモリチップのリード/ライト制御を行うコントローラ、各フラッシュメモリチップとホスト装置との間でデータ転送を行うためのバッファメモリ、電源回路、ホスト装置に対する接続インタフェースなどを備えている(例えば、特許文献1参照。)。
【0004】
不揮発性半導体メモリには、NAND型フラッシュメモリのように、データを記憶させる場合にブロック単位で一度データを消去してからその後に書き込みを行うもの、ページ単位で書き込み/読み出しを行うものなど、消去/書き込み/読み出しの単位が固定されているものがある。
【0005】
一方、パーソナルコンピュータなどのホスト装置がハードディスクをはじめとする2次記憶装置に対してデータの書き込み/読み出しを行う単位は、セクタと呼ばれる。セクタは、半導体記憶装置の消去/書き込み/読み出しの単位とは独立に定められる。
【0006】
例えば、不揮発性半導体メモリのブロックの大きさ(ブロックサイズ)は、512kB、ページの大きさ(ページサイズ)は、4kBであるのに対して、ホスト装置のセクタの大きさ(セクタサイズ)は、512Bのように定められている。
【0007】
このように、不揮発性半導体メモリの消去/書き込み/読み出しの単位は、ホスト装置の書き込み/読み出しの単位よりも大きい場合がある。
【0008】
そこで、不揮発性半導体メモリを用いてハードディスクのようなパーソナルコンピュータの2次記憶装置を構成する場合、ホスト装置としてのパーソナルコンピュータからの小さなサイズのデータは、不揮発性半導体メモリのブロックサイズ、ページサイズに適合させて書き込みを行う必要がある。
【0009】
また、パーソナルコンピュータなどのホスト装置が記録するデータは、時間的局所性、および領域的局所性を兼ね備えている(例えば、非特許文献1参照。)。そのため、データを記録する際に外部から指定されたアドレスにそのまま記録していくと、特定の領域に短時間に書き換え、すなわち消去処理が集中し、消去回数の偏りが大きくなる。そのため、NAND型フラッシュメモリでは、データ更新箇所を均等に分散させるウェアレベリングと呼ばれる処理が行われる。
【0010】
ウェアレベリング処理では、例えば、ホスト装置から指定される論理アドレスを、データ更新箇所が均等に分散された不揮発性半導体メモリの物理アドレスにアドレス変換している。
【0011】
また、フラッシュメモリとホスト装置との間に、キャッシュメモリを介在させて、フラッシュメモリでの書き込み回数(消去回数)を減らすように構成されたSSDが開示されている(特許文献2参照。)。このようなキャッシュメモリを有する構成の場合、ホスト装置からの書き込み要求が発生し、且つ、キャッシュメモリが満杯のときには、キャッシュメモリのデータをフラッシュメモリに追い出す処理が行われる。
【0012】
【特許文献1】特許第3688835号公報
【特許文献2】特表2007−528079号
【非特許文献1】David A. Patterson and John L. Hennessy, “Computer Organization and Design: The Hardware/Software Interface”, Morgan Kaufmann Pub, 2004/8/31
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、ホスト装置に対するコマンド処理応答を規定時間内に収めることが可能なメモリシステムを提供する。
【課題を解決するための手段】
【0014】
本願発明の一態様によれば、ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、を実行するコントローラと、を備えるメモリシステムであって、前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とする。
【0015】
また、本願発明の一態様によれば、ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、前記第第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第4の記憶部と、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第4の記憶部の入力バッファとして機能する第3の入力バッファと、ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、前記第2の記憶部に書き込まれた複数のデータを第3の単位で第4の記憶部に追い出し、前記第4の記憶部に書き込まれた複数のデータを第3の単位で第3の入力バッファに追い出す第4の処理と、を実行するコントローラと、を備えるメモリシステムであって、前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とする。
【発明の効果】
【0016】
本発明によれば、ホスト装置に対するコマンド処理応答を規定時間内に収めることができるという効果を奏する。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能および構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【0018】
先ず、本明細書で用いる用語について定義しておく。
・物理ページ:NANDメモリチップ内部において一括して書き込み/読み出しが可能な単位のこと。物理ページサイズは、例えば4kB。ただし、主データ(ユーザデータなど)に対してSSD内で付加される誤り訂正符号などの冗長ビットは含まないものとする。通常、4kB+冗長ビット(例えば、数10B)が同時にメモリセルに書き込まれる単位となるが、説明の便宜上、上記のように定義する。
・論理ページ:SSD内で設定される書き込み/読み出し単位であり、1以上の物理ページに対応付けられている。論理ページサイズは、例えば8ビットノーマルモードでは、4kB、32ビット倍速モードでは、32kB。ただし、冗長ビットは含まないものとする。
・物理ブロック:NANDメモリチップ内部において独立して消去可能な最小単位のことであり、複数の物理ページから構成される。物理ブロックサイズは、例えば512kB。ただし、主データに対してSSD内で付加される誤り訂正符号などの冗長ビットは含まないものとする。通常、512kB+冗長ビット(例えば、数10kB)が同時に消去される単位となるが、説明の便宜上、上記のように定義する。
・論理ブロック:SSD内で設定される消去単位であり、1以上の物理ブロックに対応付けられている。論理ブロックサイズは、例えば8ビットノーマルモードでは、512kB、32ビット倍速モードでは、4MB。ただし、冗長ビットは含まないものとする。
・セクタ:ホストからの最小アクセス単位のこと。セクタサイズは、例えば512B。
・クラスタ:SSD内で「小さなデータ」を管理する管理単位。クラスタサイズはセクタサイズ以上であり、クラスタサイズの2以上の自然数倍が論理ページサイズとなるように定められる。
・トラック:SSD内で「大きなデータ」を管理する管理単位。クラスタサイズの2以上の自然数倍がトラックサイズに、かつ、トラックサイズの2以上の自然数倍が論理ブロックサイズとなるように定められる。
・フリーブロック(FB):用途未割り当てのNAND型フラッシュメモリ上の論理ブロックのこと。用途を割り当てる際に消去してから使用する。
・バッドブロック(BB):NAND型フラッシュメモリ上の、誤りが多いなど記憶領域として使用できない物理ブロックのこと。例えば、消去動作が正常に終了しなかった物理ブロックがバッドブロックBBとして登録される。
・書き込み効率:所定期間内における、ホストから書き込んだデータ量に対する、論理ブロックの消去量の統計値のこと。小さいほどNAND型フラッシュメモリの消耗度が小さい。
・有効クラスタ:最新のデータを保持しているクラスタ。
・無効クラスタ:最新ではないデータを保持しているクラスタ。
・有効トラック:最新のデータを保持しているトラック。
・無効トラック:最新ではないデータを保持しているトラック。
・コンパクション:管理対象内の論理ブロックから、有効クラスタや有効トラックのみを取り出して、新しい論理ブロックに書き直すこと。
【0019】
図1は、SSD(Solid State Drive)100の構成例を示すブロック図である。SSD100は、ATAインタフェース(ATA I/F)2などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはCPUコアなどのホスト装置1と接続され、ホスト装置1の外部メモリとして機能する。また、SSD100は、RS232Cインタフェース(RS232C I/F)などの通信インタフェース3を介して、デバッグ用/製造検査用機器200との間でデータを送受信することができる。SSD100は、不揮発性半導体メモリとしてのNAND型フラッシュメモリ(以下、NANDメモリと略す)10と、コントローラとしてのドライブ制御回路4と、揮発性半導体メモリとしてのDRAM20と、電源回路5と、状態表示用のLED6と、ドライブ内部の温度を検出する温度センサ7と、フューズ8とを備えている。
【0020】
電源回路5は、ホスト装置1側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧をSSD100内の各回路に供給する。また、電源回路5は、外部電源の立ち上がりまたは立ち下がりを検知し、パワーオンリセット信号を生成して、ドライブ制御回路4に供給する。フューズ8は、ホスト装置1側の電源回路とSSD100内部の電源回路5との間に設けられている。外部電源回路から過電流が供給された場合フューズ8が切断され、内部回路の誤動作を防止する。
【0021】
NANDメモリ10は、この場合、4並列動作を行う4つの並列動作要素10a〜10dを有し、1つの並列動作要素は、2つのNANDメモリパッケージを有する。各NANDメモリパッケージは、積層された複数のNANDメモリチップ(例えば、1チップ=2GB)によって構成されている。図1の場合は、各NANDメモリパッケージは、積層された4枚のNANDメモリチップによって構成されており、NANDメモリ10は64GBの容量を有する。各NANDメモリパッケージが、積層された8枚のNANDメモリチップによって構成されている場合は、NANDメモリ10は128GBの容量を有することになる。
【0022】
DRAM20は、ホスト装置1とNANDメモリ10間でのデータ転送用キャッシュおよび作業領域用メモリとして機能する。また、DRAM20の代わりに、FeRAMを使用しても良い。ドライブ制御回路4は、ホスト装置1とNANDメモリ10との間でDRAM20を介してデータ転送制御を行うとともに、SSD100内の各構成要素を制御する。また、ドライブ制御回路4は、状態表示用LED6にステータス表示用信号を供給するとともに、電源回路5からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を自回路内およびSSD100内の各部に供給する機能も有している。
【0023】
各NANDメモリチップは、データ消去の単位である物理ブロックを複数配列して構成されている。図2(a)は、NANDメモリチップに含まれる1個の物理ブロックの構成例を示す回路図である。各物理ブロックは、X方向に沿って順に配列された(p+1)個のNANDストリングを備えている(pは、0以上の整数)。(p+1)個のNANDストリングにそれぞれ含まれる選択トランジスタST1は、ドレインがビット線BL0〜BLpに接続され、ゲートが選択ゲート線SGDに共通接続されている。また、選択トランジスタST2は、ソースがソース線SLに共通接続され、ゲートが選択ゲート線SGSに共通接続されている。
【0024】
各メモリセルトランジスタMTは、半導体基板上に形成された積層ゲート構造を備えたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)から構成される。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層(浮遊ゲート電極)、および電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルトランジスタMTは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルトランジスタMTは、1ビットを記憶するように構成されていてもよいし、多値(2ビット以上のデータ)を記憶するように構成されていてもよい。
【0025】
また、メモリセルトランジスタMTは、浮遊ゲート電極を有する構造に限らず、MONOS(Metal-Oxide-Nitride-Oxide-Silicon)型など、電荷蓄積層としての窒化膜界面に電子をトラップさせることでしきい値調整可能な構造であってもよい。MONOS構造のメモリセルトランジスタMTについても同様に、1ビットを記憶するように構成されていてもよいし、多値(2ビット以上のデータ)を記憶するように構成されていてもよい。
【0026】
各NANDストリングにおいて、(q+1)個のメモリセルトランジスタMTは、選択トランジスタST1のソースと選択トランジスタST2のドレインとの間に、それぞれの電流経路が直列接続されるように配置されている。すなわち、複数のメモリセルトランジスタMTは、隣接するもの同士で拡散領域(ソース領域若しくはドレイン領域)を共有するような形でY方向に直列接続される。
【0027】
そして、最もドレイン側に位置するメモリセルトランジスタMTから順に、制御ゲート電極がワード線WL0〜WLqにそれぞれ接続されている。従って、ワード線WL0に接続されたメモリセルトランジスタMTのドレインは選択トランジスタST1のソースに接続され、ワード線WLqに接続されたメモリセルトランジスタMTのソースは選択トランジスタST2のドレインに接続されている。
【0028】
ワード線WL0〜WLqは、物理ブロック内のNANDストリング間で、メモリセルトランジスタMTの制御ゲート電極を共通に接続している。つまり、ブロック内において同一行にあるメモリセルトランジスタMTの制御ゲート電極は、同一のワード線WLに接続される。この同一のワード線WLに接続される(p+1)個のメモリセルトランジスタMTは1ページ(物理ページ)として取り扱われ、この物理ページごとにデータの書き込みおよびデータの読み出しが行われる。
【0029】
また、ビット線BL0〜BLpは、ブロック間で、選択トランジスタST1のドレインを共通に接続している。つまり、複数のブロック内において同一列にあるNANDストリングは、同一のビット線BLに接続される。
【0030】
図2(b)は、例えば、1個のメモリセルトランジスタMTに2ビットの記憶を行う4値データ記憶方式でのしきい値分布を示す模式図である。4値データ記憶方式では、上位ページデータ“x”と下位ページデータ“y”で定義される4値データ“xy”の何れか1つをメモリセルトランジスタMTに保持可能である。
【0031】
この、4値データ“xy”は、メモリセルトランジスタMTのしきい値電圧の順に、例えば、データ“11”、“01”、“00”、“10”が割り当てられる。データ“11”は、メモリセルトランジスタMTのしきい値電圧が負の消去状態である。
【0032】
下位ページ書き込み動作においては、データ“11”(消去状態)のメモリセルトランジスタMTに対して選択的に、下位ビットデータ“y”の書き込みによって、データ“10”が書き込まれる。上位ページ書き込み前のデータ“10”のしきい値分布は、上位ページ書き込み後のデータ“01”とデータ“00”のしきい値分布の中間程度に位置しており、上位ページ書き込み後のしきい値分布よりブロードであってもよい。上位ページ書き込み動作においては、データ“11”のメモリセルと、データ“10”のメモリセルに対して、それぞれ選択的に上位ビットデータ“x”の書き込みが行われて、データ“01”およびデータ“00”が書き込まれる。
【0033】
図3は、ドライブ制御回路4のハードウェア的な内部構成例を示すブロック図である。ドライブ制御回路4は、データアクセス用バス101、第1の回路制御用バス102、および第2の回路制御用バス103を備えている。第1の回路制御用バス102には、ドライブ制御回路4全体を制御するプロセッサ104が接続されている。第1の回路制御用バス102には、NANDメモリ10に記憶された各管理プログラム(FW:ファームウエア)をブートするブート用プログラムが格納されたブートROM105がROMコントローラ106を介して接続されている。また、第1の回路制御用バス102には、図1に示した電源回路5からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を各部に供給するクロックコントローラ107が接続されている。
【0034】
第2の回路制御用バス103は、第1の回路制御用バス102に接続されている。第2の回路制御用バス103には、図1に示した温度センサ7からのデータを受けるためのI2C回路108、状態表示用LED6にステータス表示用信号を供給するパラレルIO(PIO)回路109、RS232C I/F3を制御するシリアルIO(SIO)回路110が接続されている。
【0035】
ATAインタフェースコントローラ(ATAコントローラ)111、第1のECC(Error Checking and Correction)回路112、NANDコントローラ113、およびDRAMコントローラ114は、データアクセス用バス101と第1の回路制御用バス102との両方に接続されている。ATAコントローラ111は、ATAインタフェース2を介してホスト装置1との間でデータを送受信する。データアクセス用バス101には、データ作業領域作業領域およびファームウェア展開領域として使用されるSRAM115がSRAMコントローラ116を介して接続されている。NANDメモリ10に記憶されているファームウェアは起動時、ブートROM105に記憶されたブート用プログラムによってSRAM115に転送される。
【0036】
NANDコントローラ113は、NANDメモリ10とのインタフェース処理を行うNAND I/F117、第2のECC回路118、およびNANDメモリ10−DRAM20間のアクセス制御を行うDMA転送制御用DMAコントローラ119を備えている。第2のECC回路118は第2の訂正符号のエンコードを行い、また、第1の誤り訂正符合のエンコードおよびデコードを行う。第1のECC回路112は、第2の誤り訂正符号のデコードを行う。第1の誤り訂正符号、第2の誤り訂正符号は、例えば、ハミング符号、BCH(Bose Chaudhuri Hocqenghem)符号、RS(Reed Solomon)符号、或いはLDPC(Low Density Parity Check)符号等であり、第2の誤り訂正符号の訂正能力は、第1の誤り訂正符号の訂正能力よりも高いとする。
【0037】
図1および図3に示したように、NANDメモリ10においては、4つの並列動作要素10a〜10dが各8ビットの4チャネル(4ch)を介して、ドライブ制御回路4内部のNANDコントローラ112に並列接続されている。4つの並列動作要素10a〜10dを単独動作させるか、並列動作させるか、NANDメモリチップの備える倍速モード(Multi Page Program / Multi Page Read / Multi Block Erase)を使用するか否か、という組み合わせにより、下記3種類のアクセスモードが提供される。
(1)8ビットノーマルモード
1chだけ動作させ、8ビット単位でデータ転送を行うモードである。物理ページサイズ(4kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ(512kB)で消去が行われる。1つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは512kBとなる。
(2)32ビットノーマルモード
4ch並列で動作させ、32ビット単位でデータ転送を行うモードである。物理ページサイズ×4(16kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ×4(2MB)で消去が行われる。4つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは2MBとなる。
(3)32ビット倍速モード
4ch並列で動作させ、更に、NANDメモリチップの倍速モードを利用して書き込み/読み出しを行うモードである。物理ページサイズ×4×2(32kB)で書き込み/読み出しが行われる。また、物理ブロックサイズ×4×2(4MB)で消去が行われる。8つの物理ブロックに対して1つの論理ブロックが対応付けられ、論理ブロックサイズは4MBとなる。
【0038】
4ch並列動作する32ビットノーマルモードまたは32ビット倍速モードでは、並列動作する4または8物理ブロックが、NANDメモリ10としての消去単位となり、並列動作する4または8物理ページが、NANDメモリ10としての書き込み単位および読み出し単位となる。以下の動作では、基本的に32ビット倍速モードを使用し、例えば、1論理ブロック=4MB=2iトラック=2jページ=2kクラスタ=2lセクタとして説明する(i、j、k、lは自然数、かつ、i<j<k<lの関係が成立する)。
【0039】
32ビット倍速モードでアクセスされる論理ブロックは4MB単位であり、8個(2×4ch)の物理ブロック(1物理ブロック=512KB)が対応付けられている。物理ブロック単位で管理されるバッドブロックBBが発生すると、そのバッドブロックBBは使用不可になるので、そのようなときには、論理ブロックに対応付けられた8個の物理ブロックの組み合わせが、バッドブロックBBを含まないように変更される。
【0040】
図4は、プロセッサ104により実現されるファームウェアの機能構成例を示すブロック図である。プロセッサ104により実現されるファームウェアの各機能は、大きく、データ管理部120、ATAコマンド処理部121、セキュリティ管理部122、ブートローダ123、初期化管理部124、デバッグサポート部125に分類される。
【0041】
データ管理部120は、NANDコントローラ112、第1のECC回路114を介して、NANDメモリ10−DRAM20間のデータ転送、NANDメモリ10に関する各種機能を制御する。ATAコマンド処理部121は、ATAコントローラ110、およびDRAMコントローラ113を介して、データ管理部120と協動してDRAM20−ホスト装置1間のデータ転送処理を行う。セキュリティ管理部122は、データ管理部120およびATAコマンド処理部121と協動して各種のセキュリティ情報を管理する。
【0042】
ブートローダ123は、パワーオン時、各管理プログラム(ファームウェア)をNANDメモリ10からSRAM120にロードする。初期化管理部124は、ドライブ制御回路4内の各コントローラ/回路の初期化を行う。デバッグサポート部125は、外部からRS232Cインタフェースを介して供給されたデバッグ用データを処理する。主に、データ管理部120、ATAコマンド処理部121、およびセキュリティ管理部122が、SRAM114に記憶される各管理プログラムをプロセッサ104が実行することによって実現される機能部である。
【0043】
本実施形態では、主としてデータ管理部120が実現する機能について説明する。データ管理部120は、ATAコマンド処理部121が記憶デバイスであるNANDメモリ10やDRAM20に対して要求する機能の提供(ホスト装置からのWrite要求、Cache Flush要求、Read要求等の各種コマンドへの応答)と、アドレス領域とNANDメモリ10との対応関係の管理および管理情報の保護と、DRAM10およびNANDメモリ10を利用した高速で効率の良いデータ読み出し/書き込み機能の提供、NANDメモリ10の信頼性の確保などを行う。
【0044】
図5は、NANDメモリ10およびDRAM20内に形成された機能ブロックを示すものである。ホスト1とNANDメモリ10との間には、DRAM20上に構成されたライトキャッシュ(WC)21およびリードキャッシュ(RC)22が介在している。WC21はホスト装置1からのWriteデータを一時保存し、RC22はNANDメモリ10からのReadデータを一時保存する。NANDメモリ10内の論理ブロックは、書き込み時のNANDメモリ10に対する消去の量を減らすために、データ管理部120により、前段ストレージ領域(FS:Front Storage)12、中段ストレージ領域(IS:Intermediate Storage)13およびメインストレージ領域(MS:Main Storage)11という各管理領域に割り当てられている。FS12は、WC21からのデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを短期間保存する。IS13は、FS12から溢れたデータを「小さな単位」であるクラスタ単位に管理するものであり、小データを長期間保存する。MS11は、WC21、FS12、IS13からのデータを「大きな単位」であるトラック単位で長期間記憶する。例えば、記憶容量は、MS>IS、FS>WCの関係となる。
【0045】
小さな管理単位を、NANDメモリ10の記憶領域全てに適用すると、後述する管理テーブルのサイズが肥大化し、DRAM20に収まらないので、小さな管理単位で管理するのは、最近書き込まれたばかりのデータと、NANDメモリ10への書き込み効率が悪い小さなデータのみとするようにNANDメモリ10の各ストレージを構成している。
【0046】
図6は、WC21からNANDメモリ10への書き込み処理(WR処理)に係わるより詳細な機能ブロック図を示すものである。FS12の前段には、WC21からのデータをバッファリングするFSインプットバッファ(FSIB)12aが設けられている。また、MS11の前段には、WC21、FS12、またはIS13からのデータをバッファリングするMSインプットバッファ(MSIB)11aが設けられている。また、MS11には、トラック前段ストレージ領域(TFS)11bが設けられている。TFS11bは、MSIB11aとMS11の間に介在するFIFO(First in First out)構造を有するバッファであり、TFS11bに記録されたデータは、MSIB11aから直接MS11に書き込まれるデータよりも更新頻度が高いデータである。MS11、MSIB11a、TFS11b、FS12、FSIB12a、およびIS13には、NANDメモリ10内の各論理ブロックの何れかが割り当てられている。
【0047】
つぎに、図5、図6の各構成要素の具体的な機能構成について詳述する。ホスト装置1はSSD100対し、ReadまたはWriteする際には、ATAインタフェースを介して論理アドレスとしてのLBA(Logical Block Addressing)を入力する。LBAは、図7に示すように、セクタ(サイズ:512B)に対して0からの通し番号をつけた論理アドレスである。本実施の形態においては、図5の各構成要素であるWC21、RC22、FS12、IS13、MS11の管理単位として、LBAの下位(l−k+1)ビット目から上位のビット列で構成される論理クラスタアドレスと、LBAの下位(l−i+1)ビットから上位のビット列で構成される論理トラックアドレスとを定義する。1クラスタ=2(l−k)セクタで、1トラック=2(k−i)クラスタである。
【0048】
・リードキャッシュ(RC)22
RC22について説明する。RC22は、ATAコマンド処理部121からのRead要求に対して、NANDメモリ10(FS12、IS13、MS11)からのReadデータを一時的に保存するための領域である。RC22は、本実施形態では例えば、m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、1エントリに1クラスタ分のデータを保持できる。論理クラスタアドレスのLSB(k−i)ビットでlineが決定される。なお、RC22は、フルアソシアティブ方式で管理されていても良いし、単純なFIFO方式で管理されていてもよい。
【0049】
・ライトキャッシュ(WC)21
WC21について説明する。WC21は、ATAコマンド処理部121からのWrite要求に対して、ホスト装置1からのWriteデータを一時的に保存するための領域である。m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、1エントリに1クラスタ分のデータを保持できる。論理クラスタアドレスのLSB(k−i)ビットでlineが決定される。例えば、way1〜waynの順で書き込み可能なwayが検索される。また、WC21に登録されているトラックは最も古く更新された順が分かるように後述するWCトラック管理テーブル24のFIFO構造によってLRU(Least Recently Used)で管理される。なお、WC21は、フルアソシアティブ方式で管理されていても良い。また、WC21は、RC22とline数、way数が互いに異なっていてもよい。
【0050】
Write要求により書き込まれたデータは、一旦WC21上に格納される。WC21からNANDメモリ10へ追い出すデータの決定方法は以下のルールに従う。
(i)タグによって決定されたlineの書き込み可能なwayが最後の(本実施形態では、n個目の)空きwayだった場合、則ち最後の空きwayが使用される場合は、そのlineに登録されたトラックのうち、LRUに基づいて最も古く更新されたトラックを追い出し確定する。
(ii)WC21に登録されている異なるトラックの個数が所定数を超えた場合、LRU順で、当該トラックに属するWC中のクラスタ数が所定数未満のトラックの追い出しを確定する。
【0051】
以上の方針で追い出すトラックを決定する。その際、追い出すのは同一トラックに含まれる全てのデータであり、追い出されるデータ量が、例えばトラックサイズの50%を超えていればMS11へ、超えていなければFS12へ追い出す。
【0052】
さらに(i)の条件でトラック追い出しが発生した場合で、MS11へ追い出す場合は、追い出されるトラック数が2i個(もともと2i個以上のときは2i+1個)になるまで、WC21内のトラックのうち上記追い出されるデータ量がトラックサイズの50%を超えるという条件を満たすトラックを上記(i)のポリシーで選択して追い出し候補に追加する。別言すれば、追い出されるトラックが2i個未満の場合、WC中のトラックの古いものから2i個になるまで、2(k−i−1)個以上有効クラスタをもつトラックを選択して追い出し候補に追加する。
【0053】
また、(i)の条件でトラック追い出しが発生した場合で、FS12に追い出す場合は、追い出されるクラスタ数が2k個になるまでWC21内のトラックのうちLRU順に上記追い出されるデータ量がトラックサイズの50%未満であるという条件を満たすトラックを探してそのクラスタを追い出し候補に追加する。別言すれば、WC中のトラックを古い順に辿って2(k−i−1)個未満の有効クラスタしかもたないトラックからクラスタを取り出していき、有効クラスタ数が2(k−i−1)個になったら、それらクラスタをFSIB12aに論理ブロック単位で追い出しする。ただし、2(k−i−1)個見つからなかった場合は、FSIB12aに論理ページ単位で追い出しする。なお、FS12への追い出しを論理ブロック単位とするか、論理ページ単位とするかの有効クラスタ数の閾値は、2(k−i−1)個という1論理ブロック分の値にかぎるわけではなく、1論理ブロック分より若干少ない値であってもよい。
【0054】
また、ATAコマンド処理部121からのCache Flush要求では、WC21の内容が全て、上記と同じ条件(追い出されるデータ量がトラックサイズの50%を超えていればMS11へ、超えていなければFS12へ)で、FS12もしくはMS11に対して追い出される。
【0055】
・前段ストレージ領域(FS)12
つぎに、FS12について説明する。FS12はクラスタ単位でデータを管理されるFIFOである。FS12は、ここを通過しているデータは、後段のIS13よりも更新頻度が高いとみなすためのバッファである。すなわち、FS12のFIFO構造においては、FIFO中を通過中の有効クラスタ(最新クラスタ)は、ホストからの同じアドレスに対する再書き込みがあった場合無効化されるので、FS12を通過中のクラスタは、FS12からIS13やMS11に追い出されたクラスタよりも、更新頻度が高いとみなすことができる。
【0056】
FS12を設けることで、後段のIS13におけるコンパクション処理に更新頻度の高いデータが紛れ込む可能性を低減している。無効化によって古いクラスタを保持していた論理ブロック自体の持つ有効クラスタ数が0となった場合、その論理ブロックは開放され、フリーブロックFBに割り当てられる。また、論理ブロックが無効化された場合、新たなフリーブロックFBを取得し、FS12に割り当てる。
【0057】
WC21からFS12に対してクラスタデータの移動が発生すると、そのクラスタはFSIB12aに割り当てられた論理ブロックに対して書き込まれる。FSIB12a中に全てのページの書き込みが完了したブロックが存在する場合、後述するCIB処理によってそれらのブロックはFSIB12aからFS12にMoveされる。このFSIB12aからFS12へのMoveの際に、FS12のブロック数がFS12として許容される所定の上限値を超えると、最も古いブロックがFS12からIS13またはMS11に追い出されることになる。例えば、トラック内の有効クラスタの割合が50%以上のトラックは、MS11(TFS11b)への書き込みを行い、有効クラスタが残ったブロックを、IS13へMoveする。
【0058】
NANDメモリ10内の構成要素間のデータ移動には、MoveとCopyの二通りがある。Moveは、後述する管理テーブルのポインタの付け替えを行うだけで、実際のデータの書き換えは行わない方法である。Copyは、一方の構成要素に格納されているデータを、ページ単位、トラック単位、ブロック単位で他方の構成要素に実際に書き換える方法である。
【0059】
・中段ストレージ領域(IS)13
つぎに、IS13について説明する。IS13は、FS13と同様にクラスタ単位でデータの管理が行われる。前述したように、IS13に格納されたデータは、更新頻度が低いデータとみなすことができる。FS12からIS13に対して論理ブロックの移動(Move)、すなわちFS12からの追い出しが発生すると、以前FS12の管理対象であった追い出し対象の論理ブロックはポインタの付け替えによりIS13の管理対象ブロックとなる。このFS12からIS13への論理ブロックの移動により、IS13のブロック数がIS13として許容される所定の上限値を超えると、すなわちIS内の書き込み可能なフリーブロックFBの数が閾値を下回ると、IS13からMS11へのデータ追い出しおよびコンパクション処理が実行され、IS13のブロック数は規定値に戻される。
【0060】
IS13では、トラック内の有効クラスタ数を使って以下のような、追い出し処理およびコンパクション処理を、実行する。
・トラックをトラック内の有効クラスタ数×有効クラスタ係数(トラックがMS11内で無効トラックが存在する論理ブロックに存在するか否かによって重み付けされる数であり、存在したほうが存在しない場合より数が大きい)順にソートし、積の値が大きいトラック2i+1個(2論理ブロック分)を集めて論理ブロックサイズの自然数倍にしてMSIB11aに追い出す。
・有効クラスタ数が最も少ない2つの論理ブロックの合計有効クラスタ数が例えば、所定の設定値である2k個(1論理ブロック分)以上ある場合は、上のステップを繰り返す(IS内の2つの論理ブロックから、フリーブロックFBを作れるようになるまで行うため)。
・有効クラスタ数の少ない論理ブロックから順にクラスタを2k個集め、IS13内でコンパクションを行う。
なお、ここでは有効クラスタ数が最も少ない2つの論理ブロックを選択するとしたが、この数は2つに限定されず、2つ以上の数であればよい。また、所定の設定値は、選択する論路ブロック数よりも1つ少ない論理ブロック数に収容可能なクラスタ数以下であればよい。
【0061】
・メインストレージ領域(MS)11
つぎに、MS11について説明する。MS11はトラック単位でデータの管理を行う。MS11に格納されたデータは、更新頻度が低いとみなすことができる。WC21、FS12、IS13からMS11に対してトラックデータのCopyまたはMoveが発生すると、そのトラックはMSIS11aに割り当てられた論理ブロックに対して書き込まれる。一方で、トラック中の一部のデータ(クラスタ)のみがWC等から書き込まれるような場合には、既存のMS中のトラックデータと新しいデータをマージして新しいトラックデータを作った上でMSIB11aに書き込む、後述する受動マージが行われる。MS11内に無効トラックが蓄積し、MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生すると、コンパクション処理を行って、無効なフリーブロックFBを作る。
【0062】
MS11のコンパクション処理は、例えば、論理ブロック内の有効トラック数のみに注目した以下の方法を実施する。
・有効トラックが少ない論理ブロックから順番に、無効トラックを合わせることによって無効なフリーブロックFBが作れるようになるまで選択する。
・選択した論理ブロックに収容されたトラックを、WC21、FS12、IS13内のデータと統合する受動マージを行いながらコンパクションを実行する。
・2iトラック統合できた論理ブロックは、TFS11bに出力し(2iトラックMSコンパクション)、2iトラックに満たない個数のトラックは、MSIB11aに出力して(2iトラック未満コンパクション)、より多くの無効なフリーブロックFBを作る。
【0063】
TFS11bは、トラック単位でデータを管理されるFIFOである。TFS11bは、ここを通過しているデータは、後段のMS11よりも更新頻度が高いとみなすためのバッファである。すなわち、TFS11bのFIFO構造においては、FIFO中を通過中の有効トラック(最新トラック)は、ホストからの同じアドレスに対する再書き込みがあった場合無効化されるので、TFS11bを通過中のトラックは、TFS11bからMS11に追い出されたトラックよりも、更新頻度が高いとみなすことができる。
【0064】
図8は、データ管理部120が図5および図6に示した各構成要素を制御管理するための管理テーブルを示すものである。データ管理部120は、前述したように、ATAコマンド処理部121とNANDメモリ10とをブリッジする機能を有し、DRAM20に記憶したデータの管理を行うDRAM層管理部120aと、NANDメモリ10に記憶したデータの管理を行う論理NAND層管理部120bと、NANDメモリ10を物理記憶デバイスとして管理する物理NAND層管理部120cとから構成される。RCクラスタ管理テーブル23、WCトラック管理テーブル24、WCクラスタ管理テーブル25は、DRAM層管理部120aにより制御される。トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44は、論理NAND層管理部120bにより管理される。論物変換テーブル50は、物理NAND層管理部120cにより管理される。
【0065】
RC22は、逆引きテーブルであるRCクラスタ管理テーブル23によって管理される。逆引きテーブルでは、記憶デバイスの位置からその位置に記憶されている論理アドレスを検索することができる。WC21は、逆引きテーブルであるWCクラスタ管理テーブル25および正引きテーブルであるWCトラック管理テーブル24によって管理される。正引きテーブルでは、論理アドレスからその論理アドレスに対応するデータが存在する記憶デバイス位置を検索することができる。
【0066】
NANDメモリ10内のFS12(FSIB12a)、IS13、MS11(TFS11b、MSIB11a)は、トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44によってその論理アドレスが管理される。また、NANDメモリ10内のFS12(FSIB12a)、IS13、MS11(TFS11b、MSIB11a)は、論物変換テーブル50によって論理アドレスと物理アドレスとの変換が行われる。これらの各管理テーブルは、NANDメモリ10上の領域に記憶されており、SSD100の初期化時にNANDメモリ10からDRAM20上に読み込まれて、使用される。
【0067】
・RCクラスタ管理テーブル23(逆引き)
まず、図9を用いてRCクラスタ管理テーブル23について説明する。RC22は、前述したように、論理クラスタアドレスLSB(k−i)ビットでインデックスされるn-wayセットアソシアティブ方式で管理されている。RCクラスタ管理テーブル23は、RC(クラスタサイズ×m-line×n-way)22の各エントリのタグを管理するためのテーブルであり、各タグは、複数ビットの状態フラグ23aと、論理トラックアドレス23bによって構成されている。状態フラグ23aには、当該エントリを使用しても良いか否か(有効/無効)を示すValidビットの他に、当該エントリがNANDメモリ10からの読み出し待ちか否かを示すビット、当該エントリがATAコマンド処理部121への読み出し待ちか否かを示すビットなどが含まれる。RCクラスタ管理テーブル23は、DRAM20上のタグ記憶位置からLBAに一致する論理トラックアドレスを検索する逆引きテーブルとして機能する。
【0068】
・WCクラスタ管理テーブル25(逆引き)
つぎに、図10を用いてWCクラスタ管理テーブル25について説明する。WC21は、前述したように、論理クラスタアドレスLSB(k−i)ビットでインデックスされるn-wayセットアソシアティブ方式で管理されている。WCクラスタ管理テーブル25は、WC(クラスタサイズ×m-line×n-way)21の各エントリのタグを管理するためのテーブルであり、各タグは、複数ビットの状態フラグ25aと、セクタ位置ビットマップ25bと、論理トラックアドレス25cによって構成されている。
【0069】
状態フラグ25aには、当該エントリを使用しても良いか否か(有効/無効)を示すValidビットの他に、当該エントリがNANDメモリ10への追い出し待ちか否かを示すビット、当該エントリがATAコマンド処理部からの書き込み待ちか否かを示すビットなどが含まれる。セクタ位置ビットマップ25bは、1クラスタに含まれる2(l−k)セクタのうちのどのセクタに有効なデータを保持しているかを2(l−k)ビットに展開して示すものである。このセクタ位置ビットマップ25bによって、WC21において、LBAと同じセクタ単位の管理を行うことができる。WCクラスタ管理テーブル25は、DRAM20上のタグ記憶位置からLBAに一致する論理トラックアドレスを検索する逆引きテーブルとして機能する。
【0070】
・WCトラック管理テーブル24(正引き)
つぎに、図11を用いてWCトラック管理テーブル24について説明する。WCトラック管理テーブル24は、WC21上に格納されているクラスタをトラック単位でまとめた情報を管理するものであり、FIFO的な機能を有するリンクドリスト構造によってトラック間のWC21に登録された順序(LRU)を表現している。なお、WC21で最後に更新された順序によってLRUを表現するようにしてもよい。各リストのエントリは、論理トラックアドレス24a、当該論理トラックアドレスに含まれるWC21中の有効クラスタ数24b、way-lineビットマップ24cおよび次のエントリへのポインタを示すnextポインタ24dから構成されている。WCトラック管理テーブル24は、論理トラックアドレス24aから所要情報を得るので、正引きテーブルとして機能する。
【0071】
way-lineビットマップ24cは、WC21中で当該論理トラックアドレスに含まれる有効クラスタがWC21中のm×nのエントリ中のどのエントリに格納されているか示すマップ情報であり、有効クラスタが格納されているエントリではValidビットが”1”になっている。このway-lineビットマップ24cは、例えば、(1ビット(Valid)+log2nビット(n-way))×mビット(m-line)で構成されている。WCトラック管理テーブル24はリンクドリスト構造を有しており、WC21中に存在する論理トラックアドレスに関する情報のみがエントリされている。
【0072】
・トラック管理テーブル30(正引き)
つぎに、図12を用いてトラック管理テーブル30について説明する。トラック管理テーブル30は、論理トラックアドレス単位でMS11上の論理的なデータ位置を管理するためのテーブルであり、クラスタ単位でFS12やIS13にデータが保持されている場合には、それらに関する基本情報と、詳細情報へのポインタも保持している。論理トラックアドレス30aをインデックスとした配列形式で構成される。論理トラックアドレス30aをインデックスとした各エントリは、クラスタビットマップ30b、論理ブロックID30c+論理ブロック内トラック位置30d、クラスタテーブルポインタ30e、FSクラスタ数30f、ISクラスタ数30gなどの情報で構成されている。トラック管理テーブル30は、論理トラックアドレスをインデックスとして、その論理トラックアドレスに対応する論理トラックが記憶されている論理ブロックID(記憶デバイス位置に対応)などの所要情報を得るので、正引きテーブルとして機能する。
【0073】
クラスタビットマップ30bは、1つの論理トラックアドレス範囲に属する2(k−i)個のクラスタをクラスタアドレス昇順に例えば8分割したビットマップであり、8個の各ビットは、2(k−i−3)個のクラスタアドレスに対応するクラスタがMS11に存在するか、FS12もしくはIS13に存在するかを示している。ビットが“0”の場合は、その検索対象のクラスタは確実にMS11内に存在することを示し、ビットが“1”の場合は、そのクラスタはFS12もしくはIS13に存在する可能性があることを示している。
【0074】
論理ブロックID30cは、当該論理トラックアドレスに対応する論理トラックが記憶されている論理ブロックIDを識別するための情報である。論理ブロック内トラック位置30dは、論理ブロックID30cで指定された論理ブロック中における当該論理トラックアドレス(30a)に対応するトラックの記憶位置を示すものである。1論理ブロックは最大2i個の有効トラックで構成されるので、論理ブロック内トラック位置30dは、iビットで2i個のトラック位置を識別する。
【0075】
クラスタテーブルポインタ30eは、リンクドリスト構造を有するFS/IS管理テーブル40の各リストの先頭エントリへのポインタである。クラスタビットマップ30bの検索で、当該クラスタがFS12/IS13に存在する可能性があることを示していた場合、クラスタテーブルポインタ30eを用いてFS/IS管理テーブル40の検索を実行する。FSクラスタ数30fは、FS12内に存在する有効クラスタ数を示している。ISクラスタ数30gは、IS13内に存在する有効クラスタ数を示している。
【0076】
・FS/IS管理テーブル40(正引き)
つぎに、図13を用いてFS/IS管理テーブル40について説明する。FS/IS管理テーブル40は、論理クラスタ単位でFS12(FSIB12aも含む)もしくはIS13に保持されているデータの位置を管理するためのテーブルである。図13に示すように、論理トラックアドレス毎に独立したリンクドリスト形式で構成され、各リストの先頭エントリへのポインタは、前述したように、トラック管理テーブル30のクラスタテーブルポインタ30eのフィールドに保持されている。図13では、2つの論理トラックアドレス分のリンクドリストが示されている。各エントリは、論理クラスタアドレス40a、論理ブロックID40b、論理ブロック内クラスタ位置40c、FS/ISブロックID40d、nextポインタ40eから構成されている。FS/IS管理テーブル40は、論理クラスタアドレス40aから、その論理クラスタアドレスに対応する論理クラスタが記憶されている論理ブロックID40b、論理ブロックン内クラスタ位置40c(記憶デバイス位置に対応)などの所要情報を得るので、正引きテーブルとして機能する。
【0077】
論理ブロックID40bは、当該論理クラスタアドレス40aに対応する論理クラスタが記憶されている論理ブロックIDを識別するための情報である。論理ブロック内クラスタ位置40cは、論理ブロックID40bで指定された論理ブロック中における当該論理クラスタアドレス40aに対応するクラスタの記憶位置を示すものである。1論理ブロックは最大2k個の有効クラスタで構成されるので、論理ブロック内クラスタ位置40cは、kビットで2k位置を識別する。FS/ISブロックID40dは、後述するFS/IS論理ブロック管理テーブル42のインデックスであるFS/ISブロックIDが登録されている。FS/ISブロックIDは、FS12またはIS13に所属する論理ブロックを識別するための情報であり、このFS/IS管理テーブル40でのFS/ISブロックID40dは、後述するFS/IS論理ブロック管理テーブル42とのリンクのために登録されている。nextポインタ40eは、論理トラックアドレス毎にリンクされる同じリスト内の次のエントリへのポインタを示している。
【0078】
・MS論理ブロック管理テーブル35(逆引き)
つぎに、図14を用いてMS論理ブロック管理テーブル35について説明する。MS論理ブロック管理テーブル35は、MS11に用いられている論理ブロックに関する情報(どの論理トラックが記憶されているか、追記可能か等)を一元管理するためのテーブルである。なお、MS論理ブロック管理テーブル35には、FS12(FSIB12も含む)、IS13に所属する論理ブロックに関する情報も登録されている。MS論理ブロック管理テーブル35は、論理ブロックID35aをインデックスとした配列形式で構成され、エントリ数は128GBのNANDメモリ10の場合は、32Kエントリまで持つことができる。各エントリは、2iトラック分のトラック管理ポインタ35b、有効トラック数35c、書き込み可能先頭トラック35d、Validフラグ35eから構成されている。このMS論理ブロック管理テーブル35は、記憶デバイス位置に対応する論理ブロックID35aから、この論理ブロックに記憶されている論理トラックアドレスなどの所要情報を得るので、逆引きテーブルとして機能する。
【0079】
トラック管理ポインタ35bは、論理ブロックID35aで指定される当該論理ブロック内の2i個のトラック位置毎に対応する論理トラックアドレスを保持する。この論理トラックアドレスを用いて、論理トラックアドレスをインデックスとするトラック管理テーブル30を検索することができる。有効トラック数35cは、論理ブロックID35aで指定される当該論理ブロックに記憶されているトラックのうちの有効なものの個数(最大2i個)を示している。書き込み可能先頭トラック位置35dは、論理ブロックID35aで指定される当該論理ブロックが追記中のブロックであった場合における追記可能なトラック先頭位置(0〜2i−1、追記終了時は2i)を示している。Validフラグ35eは、当該論理ブロックエントリがMS11(MSIB11aも含む)として管理されている場合に“1”である。
【0080】
・FS/IS論理ブロック管理テーブル42(逆引き)
つぎに、図15を用いてFS/IS論理ブロック管理テーブル42について説明する。FS/IS論理ブロック管理テーブル42は、FS/ISブロックID42aをインデックスとした配列形式で構成され、FS12またはIS13として利用されている論理ブロックに関する情報(論理ブロックIDとの対応、FS/IS内クラスタ管理テーブル44へのインデックス、追記可能か等)を管理するためのテーブルである。FS/IS論理ブロック管理テーブル42は、主にFS/IS管理テーブル40中のFS/ISブロックID40dを用いてアクセスされる。各エントリは、論理ブロックID42b、ブロック内クラスタテーブル42c、有効クラスタ数42d、書き込み可能先頭ページ42e、Validフラグ42fから構成されている。このMS論理ブロック管理テーブル35は、記憶デバイス位置に対応するFS/ISブロックID42aから、この論理ブロックに記憶されている論理クラスタなどの所要情報を得るので、逆引きテーブルとして機能する。
【0081】
論理ブロックID42bには、MS論理ブロック管理テーブル35に登録された論理ブロックの中で、FS12(FSIB12も含む)、IS13に所属している論理ブロックに対応する論理ブロックIDが登録される。ブロック内クラスタテーブル42cには、論理ブロック中の各クラスタ位置にどの論理クラスタアドレスで指定される論理クラスタが記録されているかを示す後述するFS/IS内クラスタ管理テーブル44へのインデックスが登録される。有効クラスタ数42dは、FS/ISブロックID42aで指定される当該論理ブロックに記憶されているクラスタのうちの有効なものの個数(最大2k個)を示している。書き込み可能先頭ページ位置42eは、FS/ISブロックID42aで指定される当該論理ブロックが追記中のブロックであった場合における追記可能な先頭ページ位置(0〜2j−1、追記終了時は2i)を示している。Validフラグ42fは、この論理ブロックエントリがFS12(FSIB12も含む)またはIS13として管理されている場合に“1”である。
【0082】
・FS/IS内クラスタ管理テーブル44(逆引き)
つぎに、図16を用いてFS/IS内クラスタ管理テーブル44について説明する。FS/IS内クラスタ管理テーブル44は、FS12もしくはIS13として利用されている論理ブロック中の各クラスタ位置にどの論理クラスタが記録されているのかを示すテーブルである。1論理ブロックあたり、2jページ×2(k−j)クラスタ=2k個のエントリを持ち、当該論理ブロック内のクラスタ位置の0番目〜2k−1番目に対応する情報が連続領域に配置される。さらにこの2k個の情報を含むテーブルがFS12およびIS13に所属する論理ブロック数(P個)分だけ保持されており、FS/IS論理ブロック管理テーブル42のブロック内クラスタテーブル42cは、このP個のテーブルに対する位置情報(ポインタ)となっている。連続領域に配される各エントリ44aの位置は、1論理ブロック中のクラスタ位置を示し、また各エントリ44aの内容は、当該クラスタ位置にどの論理クラスタが記憶されているかが識別できるように、FS/IS管理テーブル40で管理される該当論理クラスタアドレスを含むリストへのポインタが登録されている。すなわち、エントリ44aは、リンクドリストの先頭を指し示すのではなく、リンクドリスト中の該当論理クラスタアドレスを含む1つのリストへのポインタが登録されている。
【0083】
・論物変換テーブル50(正引き)
つぎに、図17を用いて論物変換テーブル50について説明する。論物変換テーブル50は、論理ブロックID50aをインデックスとした配列形式で構成され、エントリ数は、128GBのNANDメモリ10の場合は、最大32Kエントリまで持つことができる。論物変換テーブル50は、論理ブロックIDと物理ブロックIDとの変換、寿命に関する情報を管理するためのテーブルである。各エントリは、物理ブロックアドレス50b、消去回数50c、読み出し回数50dから構成される。この論物変換テーブル50は、論理ブロックIDから物理ブロックID(物理ブロックアドレス)などの所要情報を得るので、正引きテーブルとして機能する。
【0084】
物理ブロックアドレス50bは、1つの論理ブロックID50aに所属する8個の物理ブロックID(物理ブロックアドレス)を示している。消去回数50cは、当該論理ブロックIDの消去回数を示している。バッドブロック(BB)管理は、物理ブロック(512KB)単位に行われるが、消去回数の管理は、32ビット倍速モードによる1論理ブロック(4MB)単位に管理される。読み出し回数50dは、当該論理ブロックIDの読み出し回数を示している。消去回数50cは、例えば、NAND型フラッシュメモリの書き換え回数を平準化するウェアレベリング処理で利用することが可能である。読み出し回数50dは、リテンション特性の劣化した物理ブロックに保持されるデータの再書き込みを行うリフレッシュ処理で利用することが可能である。
【0085】
図8に示した管理テーブルを管理対象毎にまとめると次のようになる。
RC管理:RCクラスタ管理テーブル
WC管理:WCクラスタ管理テーブル、WCトラック管理テーブル
MS管理:トラック管理テーブル30、MS論理ブロック管理テーブル35
FS/IS管理:トラック管理テーブル30、FS/IS管理テーブル40、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、FS/IS内クラスタ管理テーブル44
【0086】
なお、MS構造管理テーブル(図示せず)において、MS11,MSIB11a、TFS11bを含めたMS領域の構造を管理しており、具体的には、MS11、MSIB11a、TFS11bに割り当てた論理ブロックなどを管理している。また、FS/IS構造管理テーブル(図示せず)において、FS12、FSIB12a、IS13を含めたFS/IS領域の構造を管理しており、具体的には、FS12、FSIB12a、IS13に割り当てた論理ブロックなどを管理している。
【0087】
・Read処理
つぎに、図18に示すフローチャートを参照して、読み出し処理について説明する。ATAコマンド処理部121から、Readコマンドおよび読み出しアドレスとしてのLBAが入力されると、データ管理部120は、図9に示したRCクラスタ管理テーブル23と図10に示したWCクラスタ管理テーブル25を検索する(ステップS100)。具体的には、LBAのクラスタアドレスのLSB(k−i)ビット(図7参照)に対応するlineをRCクラスタ管理テーブル23とWCクラスタ管理テーブル25から選択し、選択したlineの各wayにエントリされている論理トラックアドレス23b、25cをLBAのトラックアドレスと比較し(ステップS110)、一致したwayが存在している場合は、キャッシュヒットとし、ヒットしたRCクラスタ管理テーブル23またはWCクラスタ管理テーブル25の該当line、該当wayに対応するWC21またはRC22のデータを読み出して、ATAコマンド処理部121に送る(ステップS115)。
【0088】
データ管理部120は、RC22またはWC21でヒットしなかった場合は(ステップS110)、検索対象のクラスタがNANDメモリ10のどこに格納されているかを検索する。データ管理部120は、まず、図12に示したトラック管理テーブル30を検索する(ステップS120)。トラック管理テーブル30は、論理トラックアドレス30aでインデックスされているため、LBAで指定された論理トラックアドレスに一致する論理トラックアドレス30aのエントリだけをチェックする。
【0089】
まず、チェックしたいLBAの論理クラスタアドレスに基づいてクラスタビットマップ30bから対応するビットを選択する。対応するビットが“0”を示していれば、そのクラスタは確実にMS内に最新のデータが存在していることを意味する(ステップS130)。この場合は、このトラックが存在する論理ブロックIDおよびトラック位置を、同じ論理トラックアドレス30aのエントリ中の論理ブロックID30cと論理ブロック内トラック位置30dから得て、さらにLBAのクラスタアドレスのLSB(k−i)ビットを利用して、トラック位置からのオフセットを算出することで、NANDメモリ10内の当該クラスタアドレスに対応するクラスタデータが格納されている位置を算出することができる。具体的には、論理NAND層管理部120bでは、上記のようにしてトラック管理テーブル30から取得した論理ブロックID30cと論理ブロック内トラック位置30dと、LBAの論理クラスタアドレスのLSB(k−i)ビットを物理NAND層管理部120cに与える。
【0090】
物理NAND層管理部120cでは、論理ブロックID30cに対応する物理ブロックアドレス(物理ブロックID)を、論理ブロックIDをインデックスとしている図17に示す論物変換テーブル50から取得し(ステップS160)、さらに取得した物理ブロックID中のトラック位置(トラック先頭位置)を論理ブロック内トラック位置30dから算出し、さらにLBAのクラスタアドレスのLSB(k−i)ビットから、前記算出した物理ブロックID中のトラック先頭位置からのオフセットを算出することで、物理ブロック中のクラスタデータを取得することができる。NANDメモリ10のMS11から取得されたクラスタデータは、RC22を介してATAコマンド処理部121に送られる(ステップS180)。
【0091】
一方、LBAのクラスタアドレスに基づくクラスタビットマップ30bの検索で、対応するビットが“1”を示していた場合は、そのクラスタがFS12またはIS13に格納されている可能性がある(ステップS130)。この場合は、トラック管理テーブル30の該当する論理トラックアドレス30aのエントリ中のクラスタテーブルポインタ30eのエントリを取り出し、このポインタを用いてFS/IS管理テーブル40の該当する論理トラックアドレスに対応するリンクドリストを順次検索する(ステップS140)。具体的には、該当する論理トラックアドレスのリンクドリスト中のLBAの論理クラスタアドレスに一致する論理クラスタアドレス40aのエントリを検索し、一致する論理クラスタアドレス40aのエントリが存在した場合は(ステップS150)、一致したリスト中の論理ブロックID40bおよび論理ブロック内クラスタ位置40cを取得し、前述と同様にして、論物変換テーブル50を用いて物理ブロック中のクラスタデータを取得する(ステップS160、S180)。具体的には、取得した論理ブロックIDに対応する物理ブロックアドレス(物理ブロックID)を、論物変換テーブル50から取得し(ステップS160)、さらに取得した物理ブロックID中のクラスタ位置を、論理ブロック内クラスタ位置40cのエントリから取得した論理ブロック内クラスタ位置から算出することで、物理ブロック中のクラスタデータを取得することができる。NANDメモリ10のFS12またはIS13から取得されたクラスタデータは、RC22を介してATAコマンド処理部121に送られる(ステップS180)。
【0092】
このFS/IS管理テーブル40の検索によって、検索対象のクラスタが存在しなかった場合は(ステップS150)、再度トラック管理テーブル30のエントリを検索してMS11上の位置を確定する(ステップS170)。
【0093】
・Write処理
つぎに、図19に示すフローチャートを参照して、書き込み処理について説明する。FUA(DRAMキャッシュをバイパスしてNANDへの直接書き込みを行う)でないWriteコマンドにより書き込まれたデータは必ず一旦WC21上に格納され、その後条件に応じてNANDメモリ10に対して書き込まれることになる。書き込み処理では、追い出し処理、コンパクション処理が発生する可能性がある。この実施の形態では、書き込み処理を、ライトキャッシュフラッシュ処理(以下WCF処理)と、クリーンインプットバッファ処理(以下CIB処理)との2ステージに大きく分割している。ステップS300からステップS320までは、ATAコマンド処理部121からのWrite要求からWCF処理までを示しており、ステップS330〜最終ステップまでがCIB処理を示している。
【0094】
WCF処理は、WC21にあるデータをNANDメモリ10(FS12のFSIB12aまたはMS11のMSIB11a)にcopyする処理であり、ATAコマンド処理部121からのWrite要求もしくはCache Flush要求単体は、この処理のみで完結することができる。これにより処理が開始されたATAコマンド処理部121のWrite要求の処理遅延を最大でもWC21の容量分のNANDメモリ10への書き込み時間に限定することができるようになる。
【0095】
CIB処理は、WCF処理によって書き込まれたFSIB12aのデータをFS12にMoveする処理と、WCF処理によって書き込まれたMSIB11aのデータをMS11にMoveする処理とを含む。CIB処理を開始すると、連鎖的にNANDメモリ10内の各構成要素(FS12、IS13、MS11など)間のデータ移動やコンパクション処理が発生する可能性があり、処理全体に要する時間は状態によって大きく変化する。
【0096】
まず、WCF処理の詳細について説明する。ATAコマンド処理部121から、Writeコマンドおよび書き込みアドレスとしてのLBAが入力されると、DRAM層管理部120は、図10に示したWCクラスタ管理テーブル25を検索する(ステップS300,S305)。WC21の状態は、図10に示したWCクラスタ管理テーブル25の状態フラグ25a(例えば3ビット)によって規定されている。状態フラグ25aは、最も典型的には、Invalid(使用可能)→ATAからの書き込み待ち→Valid(使用不可)→NANDへの追い出し待ち→Invalid(使用可能)という順に状態が遷移していく。まず、LBAのクラスタアドレスLSB(k−i)ビットから書き込み先のlineを決定し、決定したlineのn個のwayを検索する。決定したlineのn個のway中に、入力されたLBAと同じ論理トラックアドレス25cが格納されている場合は(ステップS305)、このエントリに上書きするのでこのエントリをクラスタ書き込み用に確保する(Valid(使用不可)→ATAからの書き込み待ち)。
【0097】
そして、DRAM層管理部120aは、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知する。ATAコマンド処理部121による書き込みが終了すると、WCクラスタ管理テーブル25の該当エントリの状態フラグ25aをValid(使用不可)にし、さらにセクタ位置ビットマップ25bおよび論理トラックアドレス25cの欄に所要のデータを登録する。また、WCトラック管理テーブル24を更新する。具体的には、WCトラック管理テーブル24の各リスト中に既に登録済みの論理トラックアドレス24aと同じLBAアドレスが入力された場合は、該当するリストのWCクラスタ数24b、way−lineビットマップ24cを更新するとともに、当該リストが最新のリストとなるようにnextポインタ24dを変更する。また、WCトラック管理テーブル24の各リスト中に登録済みの論理トラックアドレス24aと異なるLBAアドレスが入力された場合は、新たに新しい論理トラックアドレス24a、WCクラスタ数24b、way−lineビットマップ24c、nextポインタ24dの各エントリを有するリストを作成し、最新のリストとして登録する。以上のようなテーブル更新を行って、書き込み処理が完了する(ステップS320)。
【0098】
一方、決定したlineのn個のway中に、入力されたLBAと同じ論理トラックアドレス25cが格納されていない場合は、NANDメモリへの追い出しが必要であるか否かを判断する(ステップS305)。すなわち、まず、決定したline中の書き込み可能なwayが最後のn個目のwayであるか否かを判断する。書き込み可能なwayとは、Invalid(使用可能)の状態フラグ25aをもつwayかあるいはValid(使用不可)でかつNANDへの追い出し待ちの状態フラグ25aを持つwayである。状態フラグ25aが、NANDへの追い出し待ちであるとは、追い出しが開始されて追い出しの終了待ちであることを意味する。そして、書き込み可能なwayが最後のn個目のwayでない場合であって、かつ書き込み可能なwayが、Invalid(使用可能)の状態フラグ25aをもつwayである場合は、このエントリをクラスタ書き込み用に確保する(Invalid(使用可能)→ATAからの書き込み待ち)。そして、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知し、ATAコマンド処理部121によって書き込みを実行させる。そして、前記同様、WCクラスタ管理テーブル25およびWCトラック管理テーブル24を更新する(ステップS320)。
【0099】
また、書き込み可能なwayが最後のn個目のwayでない場合であって、かつ書き込み可能なwayが、Valid(使用不可)でかつNANDへの追い出し待ちの状態フラグ25aを持つwayである場合は、このエントリをクラスタ書き込み用に確保する(Valid(使用不可)でかつNANDへの追い出し待ち→Valid(使用不可)でかつNANDへの追い出し待ちかつATAからの書き込み待ち)。そして、追い出しが終了すると、状態フラグ25aをATAからの書き込み待ちにし、さらに、該当エントリに対応するDRAMアドレスをATAコマンド処理部121に通知し、ATAコマンド処理部121によって書き込みを実行させる。そして、前記同様、WCクラスタ管理テーブル25およびWCトラック管理テーブル24を更新する(ステップS320)。
【0100】
以上の処理は、ATAコマンド処理部121からからの書き込み要求が入力された際に、追い出し処理をトリガしなくてもよい場合である。一方、この後の説明は、書き込み要求が入力された時点後に、追い出し処理をトリガする場合である。ステップS305において、決定したline中の書き込み可能なwayが最後のn個目のwayである場合は、前述したWC21からNANDメモリ10へ追い出すデータの決定方法の(i)の箇所で説明した条件、すなわち、
(i) タグによって決定されたlineの書き込み可能なwayが最後の(本実施形態では、n個目の)空きwayだった場合、則ち最後の空きwayが使用される場合は、そのlineに登録されたトラックのうちLRUに基づいて最も古く更新されたトラックを追い出し確定する
に基づいて追い出すトラックすなわちWC21内エントリを選択する。
【0101】
DRAM層管理部120aは、以上の方針で追い出すトラックを決定すると、前述したように、その際追い出すのは同一トラックに含まれるWC21中の全クラスタであり、追い出されるクラスタ量がトラックサイズの50%を超えていれば、すなわち追い出し確定トラックのうちWC中に有効クラスタ数が2(k−i−1)個以上ある場合は、MSIB11aへ追い出しを行い(ステップS310)、超えていなければ、すなわち追い出し確定トラックのうちWC中に有効クラスタ数が2(k−i−1)個未満である場合は、FSIB12aへと追い出す(ステップS315)。WC21からMSIB11aへの追い出し、WC21からFSIB12aへの追い出しの詳細は、後述する。選択された追い出しエントリの状態フラグ25aは、Valid(使用不可)からNANDメモリ10への追い出し待ちに移行される。
【0102】
この追い出し先の判定は、WCトラック管理テーブル24を用いて実行される。すなわち、WCトラック管理テーブル24には、論理トラックアドレス毎に、有効なクラスタ数を示すWCクラスタ数24bのエントリが登録されており、このWCクラスタ数24bのエントリを参照することでWC21からの追い出し先を、FSIB12a、MSIB11aの何れにするかを決定する。また、way−lineビットマップ24cに、当該論理トラックアドレスに所属する全てのクラスタがビットマップ形式で登録されているので、追い出しを行う際には、このway−lineビットマップ24cを参照することで、容易に、追い出すべき各クラスタのWC21での記憶位置を知ることができる。
【0103】
また、上記書き込み処理中または書き込み処理後、前述の下記条件、
(ii)WC21に登録されているトラックの数が所定数を超えた場合、
が成立した場合も、上記同様にしてNANDメモリ10への追い出し処理を実行する。
【0104】
WC→MSIB(Copy)
つぎに、上記有効クラスタ数(有効クラスタ数が2(k−i−1)個以上)に基づく判定によりWC21からMSIB11aへの追い出しが発生したときは、前述したように、次のような手順を実行する(ステップS310)。
1.WCクラスタ管理テーブル25を参照し、追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタ中のセクタとマージする、後述のトラック内セクタ穴埋めを行う。また、トラック中のWC21内に存在しないクラスタについてはNANDメモリ10から読み出してマージする、受動マージ処理を実行する。
2.追い出し確定トラックが2i個未満の場合、WC21中のトラックの古いものから2i個になるまで2(k−i−1)個以上有効クラスタを持つ追い出し確定トラックを追加する。
3.Copyされるトラックが2i個以上あれば、2i個ずつを組として、MSIB11aに対して論理ブロック単位に書き込みを行う。
4.2i個組みに出来なかったトラックをMSIB11aに対してトラック単位に書き込みを行う。
5.Copy終了後に既にFS、IS、MS上に存在していたクラスタ、トラックのうちコピーされたトラックに属するものを無効化する。
【0105】
このようなWC21からMSIB11aへのCopy処理に伴う各管理テーブルの更新処理について説明する。WCクラスタ管理テーブル25中の追い出されたトラックに所属するWC21中の全クラスタに対応するエントリ中の状態フラグ25aはInvalidとされ、この後これらエントリに対する書き込みが可能となる。また、WCトラック管理テーブル24中の追い出されたトラックに対応するリストについては、例えば直前のリストのnextポインタ24dが変更または削除されて、無効化される。
【0106】
一方、WC21からMSIB11aに対するトラック移動が発生すると、これに伴いトラック管理テーブル30およびMS論理ブロック管理テーブル35が更新される。まず、トラック管理テーブル30のインデックスである論理トラックアドレス30aを検索することで、移動されたトラックに対応する論理トラックアドレス30aが既に登録されているか否かを判定する。既に登録されている場合は、該当インデックスのクラスタビットマップ30b(MS11側への移動であるので、該当ビットを全て“0”にする)、論理ブロックID30c+論理ブロック内トラック位置30dのフィールドを更新する。移動されたトラックに対応する論理トラックアドレス30aが未登録の場合は、該当する論理トラックアドレス30aのエントリに対し、クラスタビットマップ30b、論理ブロックID30c+論理ブロック内トラック位置30dを登録する。また、トラック管理テーブル30の変更に応じて、MS論理ブロック管理テーブル35における、論理ブロックID35a、該当トラック管理ポインタ35b、有効トラック数35c、書き込み可能先頭トラック35dなどのエントリを必要に応じて更新する。
【0107】
なお、他の領域(FS12やIS13)等からMS11に対してトラック書き込みが発生した場合、もしくはMS11内部のコンパクション処理によるMS内トラック書き込みが発生した場合、書き込み対象のトラックに含まれるWC21内有効クラスタも同時にMSに書き込まれる。WC21からMS11への書き込みとしてこのような受動的マージも存在する。そのような受動的マージが行われた場合は、それらのクラスタはWC21上から削除(無効化)されることになる。
【0108】
WC→FSIB(Copy)
つぎに、上記有効クラスタ数(有効クラスタ数が2(k−i−1)個未満)に基づく判定によりWC21からFSIB12aへの追い出しが発生したときは、前述したように、次のような手順を実行する。
1.WCクラスタ管理テーブル25における追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタ中のセクタとマージする、クラスタ内セクタ穴埋めを行う。
2.WC内のトラックを古い順に辿って2(k−i−1)個未満の有効クラスタしか持たないトラックからクラスタを取り出して行き、有効クラスタ数が2k個になったらそれら全クラスタをFSIB12aに論理ブロック単位に書き込む。
3.2k個見つからなかった場合には、有効クラスタ数が2(k−i−1)個未満の全てのトラックを必要な論理ページ数分だけFSIB12aに書き込む。
4.Copy終了後に既にFS、IS上に存在していたクラスタのうちコピーされたのと同じものを無効化する。
【0109】
このようなWC21からFSIB12aへのCopy処理に伴う各管理テーブルの更新処理について説明する。WCクラスタ管理テーブル25中の追い出されたトラックに所属するWC21中の全クラスタに対応するエントリ中の状態フラグ25aはInvalidとされ、この後これらエントリに対する書き込みが可能となる。また、WCトラック管理テーブル24中の追い出されたトラックに対応するリストについては、例えば直前のリストのnextポインタ24dが変更または削除されて、無効化される。一方、WC21からFSIB12aに対するクラスタ移動が発生すると、これに伴いトラック管理テーブル30のクラスタテーブルポインタ30e、FSクラスタ数30fなどを更新するとともに、FS/IS管理テーブル40の論理ブロックID40b、論理ブロック内クラスタ位置40cなどを更新する。なお、もともとFS12に存在していなかったクラスタについては、FS/IS管理テーブル40のリンクドリストへのリストが追加される。この更新に伴い、MS論理ブロック管理テーブル35、FS/IS論理ブロック管理テーブル42、およびFS/IS内クラスタ管理テーブル44の該当個所を更新する。
【0110】
CIB処理
上記のようなWCF処理が終了すると、つぎに、論理NAND層管理部120bは、WCF処理によって書き込まれたFSIB12aのデータをFS12にMoveする処理と、WCF処理によって書き込まれたMSIB11aのデータをMS11にMoveする処理などを含むCIB処理を実行する。CIB処理を開始すると、前述したように、連鎖的に各ブロック間のデータ移動やコンパクション処理が発生する可能性があり、処理全体に要する時間は状態によって大きく変化する。このCIB処理においては、基本的には、先ずMS11でのCIB処理が行われ(ステップS330)、つぎに、FS12でのCIB処理が行われ(ステップS340)、つぎに再びMS11でのCIB処理が行われ(ステップS350)、つぎにIS13でのCIB処理が行われ(ステップS360)、最後に再びMS11でのCIB処理が行われる(ステップS370)。なお、FS12からMSIB11aへの追い出し処理、あるいはFS12からIS13への追い出し処理、あるいはIS13からMSIB11aへの追い出し処理の際に、手順にループが発生した場合は、上記順番通りにならない場合もある。MS11、FS12およびIS13でのCIB処理を別々に説明する。
【0111】
MS11のCIB処理
まず、MS11でのCIB処理について説明する(ステップS330)。WC21、FS12、IS13からMS11に対してトラックデータの移動が発生すると、そのトラックデータはMSIB11aに書き込まれる。MSIB11aへの書き込み完了後は、前述したように、トラック管理テーブル30を更新してトラックが配置される論理ブロックID30cとブロック内トラック位置30dなどを変更する(Move)。MSIB11aに新たなトラックデータが書き込まれた場合、もともとMS11もしくはTFS11bに存在していたトラックデータは無効化される。この無効化処理は、MS論理ブロック管理テーブル35における古いトラック情報が保存されていた論理ブロックのエントリからトラックを無効化することで実現する。具体的には、MS論理ブロック管理テーブル35の該当エントリ中のトラック管理ポインタ35bのフィールド中の該当トラックのポインタが削除され、有効トラック数が−1される。このトラック無効化によって1論理ブロック中の全てのトラックが無効になった場合は、Validフラグ35eが無効化される。このような無効化などにより、MS11のブロックは無効なトラックを含んだものが発生し、これが繰り返されるとブロックの利用効率が低下して、使用可能な論理ブロックに不足が生じることがある。
【0112】
データ管理部120は、このような事態が発生して、MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生すると、コンパクション処理を行って、無効なフリーブロックFBを作る。無効なフリーブロックFBは、物理NAND層管理部120cに返却される。そして、論理NAND層管理部120bは、MS11に割り当てられている論理ブロックの個数を減らした後、新たに書き込み可能なフリーブロックFBを物理NAND層管理部120cから取得する。コンパクション処理とは、コンパクション対象の論理ブロックが持つ有効クラスタを新しい論理ブロックに集めたり、あるいはコンパクション対象の論理ブロック中の有効トラックを他の論理ブロックにCopyしたりすることで、物理NAND層管理部120cに返却する無効なフリーブロックFBを作り、論理ブロックの利用効率を向上させるための処理である。なお、コンパクションを行う際には、コンパクション対象となったトラック領域に対して、WC、FS、IS上の有効なクラスタが存在する場合、それらを全てマージする受動マージを実行する。また、TFS11bに登録されている論理ブロックについては、コンパクション対象に含めない。
【0113】
以下に、MSIB11aにフルに成ったブロックが存在する場合を発生条件とした、MSIB11aからMS11またはTFS11bへの追い出しとコンパクション処理の一例について具体的に説明する。
1.MS論理ブロック管理テーブル35のValidフラグ35eを参照することにより、MS11内に無効となった論理ブロックが存在する場合、そのブロックを無効なフリーブロックFBとする。
2.MSIB11aでフルに成った論理ブロックをMS11に追い出す。具体的には、前述したMS構造管理テーブル(図示せず)を更新して、該当論理ブロックをMSIB管理下からMS管理下に移し変える。
3.MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を越えるような状況が発生するか否かを判断し、発生している場合に、以下のMSコンパクションを実行する。
4.MS論理ブロック管理テーブル35の有効トラック数35cのフィールドなどを参照することにより、TFS11bに含まれない論理ブロックのうち無効にされたトラックを持つものを、有効トラック数でソートする。
5.有効トラック数の少ない論理ブロックから、トラックを集めてコンパクションを実施する。この際にまず、1論理ブロック分(2iトラック)ずつCopyしてコンパクションを実施する。なお、コンパクション対象のトラックがWC21、FS12、IS13に有効クラスタを持つ場合にはそれらもマージする。
6.コンパクション元の論理ブロックを無効なフリーブロックFBとする。
7.コンパクションして有効な2iトラックで構成された1論理ブロックができたら、TFS11bの先頭にMoveする。
8.論理ブロック内の有効トラックを他の論理ブロックにCopyして、無効なフリーブロックFBが作れる場合は、2iトラック未満の個数の有効トラックをMSIB11aに対し、トラック単位で追記書き込みする。
9.コンパクション元の論理ブロックを無効なフリーブロックFBとする。
10.MS11に割り当てられている論理ブロックの個数がMS11として許容されるブロック数の上限値を下回ると、MSコンパクション処理を終了する。
【0114】
FS12のCIB処理
つぎに、FS12でのCIB処理について説明する(ステップS340)。WC21からFSIB12aへのクラスタ書き込み処理によって全ページ書き込み済みの論理ブロックがFSIB12a中に作られた場合、FSIB12a中のそれらのブロックは、FSIB12aからFS12に対してMoveされる。このMoveにともなって複数の論理ブロックで構成されるFIFO構造のFS12から古い論理ブロックが追い出される状況が発生する。
【0115】
FSIB12aからFS12に対する追い出しおよびFS12からのブロック追い出しは、具体的には、次のように実現される。
1.FS/IS論理ブロック管理テーブル42のValidフラグ35eなどを参照することにより、FS12内に無効となった論理ブロックが存在する場合、そのブロックを無効なフリーブロックFBとする。
2.FSIB12aでフルに成ったブロックをFS12に追い出す。具体的には、前述したFS/IS構造管理テーブル(図示せず)を更新して、該当ブロックをFSIB管理下からFS管理下に移し変える。
3.FS12に割り当てられている論理ブロックの個数がFS12として許容されるブロック数の上限値を越えるような状況が発生するか否かを判断し、発生している場合に、以下の追い出しを実行する。
4.まず追い出し対象の最古の論理ブロック中のクラスタデータのうちIS13に移動せずに、直接MS11に移動すべきものを決定する(実際には、MSの管理単位がトラックであるので、トラック単位での決定)。
(ア)追い出し対象の論理ブロック中の有効クラスタをページの先頭から順にスキャンする。
(イ)クラスタが属するトラックがFS中に何個の有効クラスタを保有しているか、トラック管理テーブル30のFSクラスタ数30fのフィールドを参照して検索する。
(ウ)トラック内有効クラスタ数が所定の閾値(例えば2k−i個の50%)以上だった場合、そのトラックをMSへの追い出し候補とする。
5.MS11に追い出すべきトラックをMSIB11aに対して書き込む。
6.追い出しトラックが残っている場合、さらにMSIB11への追い出しを実行する。
7.上記2〜4の処理の後も追い出し対象の論理ブロックに有効なクラスタが存在している場合、この論理ブロックをIS13にMoveする。
なお、FS12からMSIB11aへの追い出しが発生したときには、その直後、MS11での前述したCIB処理が実行される(ステップS350)。
【0116】
IS13のCIB処理
つぎに、IS13でのCIB処理について説明する(ステップS360)。上記したFS12からIS13へのブロック移動によって論理ブロックがIS13に追加されるが、これにともなって複数個の論理ブロックで構成されるIS13に対して管理可能なブロック数の上限を超えてしまう状況が発生する。このような状況が発生した場合、IS13では、まずMS11への1〜複数個の論理ブロックの追い出しを行った後、ISコンパクションを実行する。具体的には、次のような手順を実行する。
1.IS13に含まれるトラックをトラック内の有効クラスタ数×有効クラスタ係数でソートし、積の値が大きいトラック2i+1個(2論理ブロック分)を集めてMSIB11aに追い出す。
2.有効クラスタ数が最も少ない2i+1個の論理ブロックの合計有効クラスタ数が例えば、所定の設定値である2k個(1論理ブロック分)以上ある場合は、上のステップを繰り返す。
3.上記の追い出しを行った後、有効クラスタ数の少ない論理ブロックから順にクラスタを2k個集め、IS13内でコンパクションを行う。
4.コンパクション元の論理ブロックのうち有効クラスタがなくなったものを無効なフリーブロックFBとして返還する。
なお、IS13からMSIB11aへの追い出しが発生したときには、その直後、MS11での前述したCIB処理が実行される(ステップS370)。
【0117】
図20は、各構成要素間のデータの流れにおける入力と出力の組み合わせ、およびそのデータの流れが何をトリガとして発生するかを示すものである。FS12は、基本的には、WC21からのクラスタ追い出しによってデータが書き込まれるが、WC21からFS12への追い出しに付随してクラスタ内セクタ穴埋め(クラスタ穴埋め)が必要な場合は、FS12、IS13、MS11からのデータがコピーされる。WC21では、WCクラスタ管理テーブル25のタグ中のセクタ位置ビットマップ25bによって当該クラスタアドレス中の2(l−k)個のセクタの有無を識別させることによってセクタ(512B)単位の管理をすることが可能である。これに対し、NANDメモリ10での機能要素であるFS12、IS13の管理単位はクラスタであり、MS11の管理単位は、トラックである。このように、NANDメモリ10での管理単位は、セクタより大きいため、WC21からNANDメモリ10に対して、データを書き込む際に、書き込まれるデータと同一クラスタアドレスのデータがNANDメモリ10中に存在する場合、WC21からNANDメモリ10に書き込まれるクラスタ中のセクタと、NANDメモリ10中に存在する同一クラスタアドレス内のセクタとをマージしてから、NANDメモリ10に書き込む必要がある。
【0118】
この処理が、図20に示したクラスタ内セクタ穴埋め処理(クラスタ穴埋め)と、トラック内セクタ穴埋め(トラック穴埋め)であり、これらの処理を行わないと、正しいデータが読み出せなくなる。そこで、WC21からFSIB12aまたはMSIB11aにデータを追い出す際には、WCクラスタ管理テーブル25を参照し、追い出しを行うクラスタに対応するタグ中のセクタ位置ビットマップ25bを参照し、セクタ位置ビットマップ25bが全て“1”でない場合は、NANDメモリ10に含まれる同一クラスタまたは同一トラック中のセクタとマージする、クラスタ内セクタ穴埋めまたはトラック内セクタ穴埋めを行う。この処理には、DRAM20の作業領域が使用され、DRAM20の作業領域からMSIB11aに書き込まれたり、FSIB12aに書き込まれたりする。
【0119】
IS13は、基本的には、FS12からのブロック追い出しによってデータが書き込まれる(Move)か、IS内部のコンパクションによってデータが書き込まれる。MS11は、全ての箇所からデータが書き込まれ得る。その際、MS11は、トラック単位にしかデータを書き込めないために、MS自身のデータによる穴埋めが発生しうる。また、トラック単位の書き込みを行う際には、他のブロックにある断片化されたデータも受動マージによって書き込まれることになる。さらにMS11は、MSコンパクションによる書き込みもある。なお、受動マージにおいては、WC21、FS12またはIS13の3つの構成要素のうちの1つの構成要素からMS11へのトラック追い出しまたは論理ブロック追い出し(2iトラック分の追い出し)が発生した際、1つの構成要素での追い出し対象のトラック(または論理ブロック)に含まれる他の2つの構成要素内の有効クラスタおよびMS11内の有効クラスタが、DRAM20の作業領域に集められて、DRAM20の作業領域から1トラック分のデータとしてMSIB11aに書き込まれる。
【0120】
図21は、本実施の形態におけるNANDメモリの詳細な構成を示す図であり、図6に示したFS12、IS13、MS11の詳細構成を示すものである。
【0121】
上述したように、データの消去単位(論理ブロック)と、データの管理単位(トラック、クラスタ)が異なる場合、フラッシュメモリの書き換えが進むと、無効な(最新ではない)データによって、論理ブロックは穴あき状態になる。このような穴あき状態の論理ブロックが増えると、実質的に使用可能な論理ブロックが少なくなり、NANDメモリ10の記憶領域を有効利用できないので、有効な最新のデータを集めて、異なるブロックに書き直すコンパクション処理が行われる。
【0122】
ところが、コンパクション処理に要する時間は、NANDメモリ10の記憶容量や空き領域に応じて変動するため、コンパクション処理時間をコントロールすることは実質的に困難であった。このため、コンパクション処理に時間がかかる場合には、ホスト装置に対するコマンド処理応答が遅延して規定時間内に収まらない可能性がある。このような知見に基づき、以下、ホスト装置1に対するコマンド処理応答を規定時間内に収めることが可能なメモリシステムに係る本実施の形態の要部について説明する。
【0123】
・WC構成
WC21は、前述したように、m-line、n-way(mは2(k−i)以上の自然数、nは2以上の自然数)セットアソシアティブ方式で管理されており、また、WC21に登録されるデータは、LRUによって管理される。
【0124】
・FS構成
FS部12Qは、FSインプットバッファ(FSIB)12aと、FS12と、を含む。FS12は、前述したように、クラスタ単位でデータが管理されるFIFOであり、データの書き込みは2(k−j)クラスタまとめてページ単位で行われる。FS12は、多数の論理ブロック分の容量を有する。FS12の前段には、WC21から追い出されたデータが入力されるFSインプットバッファ(FSIB)12aが設けられている。FSIB12aは、FSフルブロックバッファ(FSFB)12aaと、FS追記バッファ(FS追記IB)12abと、FSバイパスバッファ(以下、FSBB)12acと、を備えている。
【0125】
FSFB12aaは、1〜複数個の論理ブロック分の容量を有し、またFS追記IB12abも1〜複数個の論理ブロック分の容量を有し、FSBB12acも1〜複数個の論理ブロック(例えば4MB)分の容量を有する。WC21からの追い出しデータが1論理ブロック分あればFSFB12aaに対するブロック単位のデータコピーが行われ、そうでなければFS追記IB12abに対してページ単位の追記書き込みが行われる。
【0126】
FSBB12acは、CIB処理を実行中にWC21からのフラッシュ(追い出し)を伴うWriteコマンドが発行された場合に、所定時間が経過してもCIB処理が終了しない場合に(その原因としては、IS13のコンパクション処理の遅延の可能性が高い)、または、ホスト装置1からのリセット要求が発生した場合に、WC21に記憶されている内容をそのまま退避するために用いられる。
【0127】
・IS構成
IS部13Qは、ISインプットバッファ(ISIB)13aと、IS13と、ISコンパクションバッファ13cと、を備えている。例えば、ISIB13aは、1〜複数個の論理ブロック分の容量を有し、ISコンパクションバッファ13cは1論理ブロック分の容量を有し、IS13は、多数の論理ブロック分の容量を有する。ISコンパクションバッファ13cは、IS13でのコンパクションを行うためのバッファである。
【0128】
前述したように、IS13は、FS12と同様クラスタ単位でデータの管理を行い、データの書き込みはブロック単位で行われる。FS12からIS13に対して論理ブロックの移動、すなわちFS12からの追い出しが発生すると、以前FS12の管理対象であった追い出し対象の論理ブロックはポインタの付け替えによりIS13(詳細には、ISIB13a)の管理対象ブロックとなる。このFS12からIS13への論理ブロックの移動により、IS13のブロック数が所定の上限値を超えると、IS13からMS11へのデータ追い出しおよびコンパクション処理が実行され、IS13のブロック数は規定値に戻される。
【0129】
・MS構成
MS部11Qは、MSIB11aと、トラック前段バッファ(TFS)11bと、MS(MS本体)11によって構成されている。
【0130】
MSIB11aは、1〜複数個(この実施の形態では4個)のMSフルブロックインプットバッファ(以下MSFB)11aaと、1〜複数個(この実施の形態では2個)の追記インプットバッファ(以下MS追記IB)11abとを備えている。1つのMSFB11aaは、論理ブロック分の容量を有し、MSFB11aaは、論理ブロック単位の書き込み時に用いられる。1つのMS追記IB11abは、論理ブロック分の容量を有し、MS追記IB11abは、トラック単位の追記書き込み時に用いられる。
【0131】
MSFB11aaには、WC21から追い出された論理ブロック、またはFS12から追い出された論理ブロック、またはIS13から追い出された論理ブロックがCopyされる。1つのMSFB11aaにCopyされた論理ブロックは、TFS11bを経ることなくMS11に直接Moveされる。このMS11へのMove後は、フリーブロックFBがMSFB11aaとして割り当てられる。
【0132】
MS追記IB11abには、WC21から追い出された論理トラック、またはFS12から追い出された論理トラックが追記的にCopyされる。このようなトラック単位で追記書き込みされるMS追記IB11abのうちで満杯になったブロックは、TFS11bにMoveされる。このTFS11bへのMove後は、フリーブロックFBがMS追記IB11abとして割り当てられる。
【0133】
なお、図21では、図示していないが、MSFB11aaおよびMS追記IB11abには、前述の受動マージのための入力も存在している。すなわち、受動マージにおいては、WC21、FS12またはIS13の3つの構成要素のうちの1つの構成要素からMS11へのトラック追い出しまたはブロック追い出しが発生した際、1つの構成要素での追い出し対象のトラック(またはブロック)に含まれる他の2つの構成要素内の有効クラスタおよびMS11内の有効クラスタが、DRAM20の作業領域に集められて、DRAM20の作業領域から1トラック分のデータとしてMS追記IB11abに書き込まれたり、1ブロック分のデータとしてMSFB11aaに書き込まれたりする。
【0134】
TFS11bは、多数の論理ブロック分の容量を有し、MS追記IB11abとMS11との間に介在するFIFO(First in First out)構造を有するバッファである。FIFO構造を持つTFS11bの入力側には、トラック単位で追記書き込みされるMS追記IB11abのうちで満杯になったブロックがMoveされ、またMS11内のコンパクション処理によって形成された有効な2iトラックで構成された1論理ブロックが、MSコンパクションバッファ11cからMoveされる。
【0135】
MSコンパクションバッファ11cは、MS11でのコンパクションを行うためのバッファである。TFS11bは、FS12と同様、FIFO構造を有し、FIFO中を通過中の有効トラックは、ホストからの同じトラックアドレスに対する再書き込みがあった場合無効化され、またFIFO構造から溢れた最も古いブロックは、MS11にMoveされる。したがって、TFS11bを通過中のトラックは、MSFB11aaからMS11に直接書き込まれるブロックに含まれるトラックよりも、更新頻度が高いとみなすことができる。
【0136】
MSで行うMSコンパクション処理には、有効トラックを2i個集めて1つの論理ブロックを構成させる2iトラックMSコンパクションと、2iトラックに満たない個数の有効トラックを集めてコンパクションを行う2iトラック未満MSコンパクションとの2種類がある。2iトラックMSコンパクションでは、MSコンパクションバッファ11cが使用されて、コンパクション後の論理ブロックは、TFS11bの先頭にMoveされる。2iトラック未満MSコンパクションでは、トラック単位に、MS追記IB11abにCopyされる。
【0137】
(バイパスモード)
ここで、バイパスモードについて説明する。バイパスモードとは、WC21に書き込まれたデータをWriteコマンド完了後に必ず追い出し処理し、かつFS部12QおよびIS部13Qを経由せずに、直接MS11(MSIB11a)に対して書き込みを行うモードである。一般的なメモリシステムでは、ホスト装置から要求されたコマンドをデータ管理部120が処理する時間として、ある規定時間が設けられている。すなわち、データ管理部120は、ホスト装置から要求されたコマンドに対する応答処理(コマンド応答処理)を、規定時間内に収めなければならない。
【0138】
したがって、例えばCIB処理に要する時間が規定時間を超えてしまう場合には、特別な対応が必要となる。CIB処理の実行に要する時間が規定時間を超えてしまう場合として、IS13の断片化を解消するためのコンパクション処理の実行が考えられる。これは、IS13のコンパクション処理では、少なくとも1論理ブロック分のクラスタを集めなければならないからである。そして、上記の「特別な対応」を行う処理モードを、ここではバイパスモードと呼んでいる。なお、図21に示したFSBB12acは、バイパスモードの移行時に、WC21内の有効クラスタを退避させるためのバッファであり、バイパスモードに移行したときのみ使用されるバイパスモード専用のバッファである。
【0139】
なお、FSBB12ac(FSIB12a)は、WC21上で管理されるデータと同様に、クラスタ単位でデータを管理しているが、MSIB11aはWC21上で管理されるデータとは異なり、トラック単位でデータを管理している。そのため、たとえばWC21中にアドレスがばらばらなクラスタが多数存在する場合に、WC21のデータをMSIB11a上に退避する場合には、クラスタをアドレスごとに集めた結果、ばらばらなアドレス分のトラックを用意しなければならず、退避用に膨大な容量の領域を確保しなければならない。これに対して、FSIB12a(FSBB12ac)に保存する場合には、WC21と同じクラスタ管理でデータ管理を行っているので、WC21のエントリ数と同量のクラスタのみで足り、最大でもWC21の容量だけあればよい。そのため、バイパスモード専用のバッファであるFSBB12acは、FSIB12aに設けることが望ましい。
【0140】
また、この実施の形態において、DRAM20は、特許請求の範囲における第1の記憶部に対応し、NANDメモリ10内のFS12は、同じく第2の記憶部に対応し、MS11は、同じく第3の記憶部に対応し、IS13は、同じく第4の記憶部に対応し、FSIB12a(FSFB12ab、FS追記IB12ab、FSBB12ac)は、同じく第1の入力バッファに対応し、MSIB11a(MSFB11ab、MS追記IB11ab)は、同じく第2の入力バッファに対応し、ISIB13aは、同じく第3の入力バッファに対応し、FSBB12acは、同じく退避バッファに対応する。また、特許請求の範囲における第1の単位はセクタに対応し、第2の単位はページに対応し、第3の単位はブロックに対応し、第4の単位はトラックに対応し、第5の単位はクラスタに対応する。
【0141】
(バイパスモード−動作フロー)
つぎに、バイパスモード時の動作フローについて説明する。図22は、バイパスモード時の動作フローの一例を示すフローチャートである。
【0142】
図22に示すように、まず、通常Write処理におけるCIB処理が実行されているときに(ステップS800)、ATAコマンド処理部121からフラッシュ処理を必要とするWriteコマンドが発行された場合を想定する(ステップS801)。このとき、CIB処理が完了したか否かの判定処理が実行される(ステップS802)。CIB処理が完了している場合には(ステップS802、Yes)、バイパスモードには移行せずに、通常の処理(Writeコマンド処理)を実行し(ステップS803)、本フローを抜け出る。
【0143】
一方、CIB処理が完了していない場合(ステップS802、No)、Writeコマンド(ステップS801)が発行されてから所定時間が経過しているか否かについての判定処理が実行される。この判定処理では、例えばSSDやホスト装置に搭載されるタイマが利用され、Writeコマンドが発行された後の経過時間が測定され、この経過時間が所定時間と比較される。なお、ここでいう所定時間は、規定時間よりも短い時間であり、例えばホスト側に対するコマンド応答処理のリミット(規定時間)が「T1秒」であるとするならば、これよりも短い例えば「T2(T2<T1)秒」という時間が「所定時間」に相当する。
【0144】
ここで、Writeコマンドの発行から所定時間が経過していない場合(ステップS804,No)、上述したステップS802の処理に戻る。一方、Writeコマンドの発行から所定時間が経過している場合(ステップS804、Yes)、WC21中の有効クラスタがFSIB12aのFSBB12eに待避される(ステップS805)。その後、MSIB11aの各バッファのデータは、MS11またはTFS11bに追い出され(ステップS806)、CIB処理が中断される(ステップS807)。ついで、ステップS801で受け付けたWrite処理で指定されたデータがWC21経由でMSIB11aに追記書き込みされる(ステップS808)。その後、CIB処理が再開され(ステップS809)、CIB処理完了の判定処理を行い(ステップS810)、CIB処理が完了した場合には(ステップS810、Yes)、バイパスモード時の処理フローを抜け出る。
【0145】
(バイパスモードに関する補足説明)
ここで、上述したバイパスモードに関して若干の補足説明を加える。上記の処理フローにおいて、ステップS805〜S810の処理がバイパスモードの処理に対応する。バイパスモードの処理中では、ATAコマンド処理部121から発行されたWriteコマンドにより、WC21経由での書き込み処理が行われ、この書き込み処理の終了後には直ちにMSIB11に対してFlush処理が行われる。この際、FSIB12aに対する追記処理は行われない。なお、Cache Flushコマンドに対しては、既にWC21中の全データは追い出し済みであるため、NANDメモリ10に対するアクセスを行うことなく、ホスト装置に対するコマンド完了の通知を規定時間内に伝達することが可能となる。
【0146】
バイパスモードにおいて、MSIB11aに対する追記処理が完了すると、条件に依ることなくCIB処理が再開される。この処理中に、再度ATAコマンド処理部121からのWriteコマンドが発行された場合には、「バイパスモード開始」と同じ条件に達するまで、すなわちWriteコマンドから所定時間が経過するまでの間CIB処理を継続し、所定時間までにCIB処理が終了しなかった場合には、上記フロート同様なWC21経由のMS行きの書き込み処理が実行される。以降、バイパスモード終了条件に達するまでこの処理が繰り返される。なお、タイムアウトになる前にCIB処理が完了した場合には、バイパスモードが終了し、通常モードに復帰する。
【0147】
以上のように、本実施の形態に係るメモリシステムによれば、CIB処理、特に、ISコンパクション処理に時間を要している場合に、WC追い出し処理を伴うWriteコマンドをATAコマンド処理部121から受けた場合、所定時間の経過後は一旦CIB処理を中断し、バイパス処理を行う。これにより、CIB処理に時間を要する場合であってもコマンド処理のレイテンシを保証することが可能となる。
【図面の簡単な説明】
【0148】
【図1】SSDの構成例を示すブロック図。
【図2】NANDメモリチップに含まれる1個のブロックの構成例と、4値データ記憶方式でのしきい値分布を示す図。
【図3】ドライブ制御回路のハードウェア的な内部構成例を示すブロック図。
【図4】プロセッサの機能構成例を示すブロック図。
【図5】NANDメモリおよびDRAM内に形成された機能構成を示すブロック図。
【図6】WCからNANDメモリへの書き込み処理に係わるより詳細な機能ブロック図。
【図7】LBA論理アドレスを示す図。
【図8】データ管理部内の管理テーブルの構成例を示す図。
【図9】RCクラスタ管理テーブルの一例を示す図。
【図10】WCクラスタ管理テーブルの一例を示す図。
【図11】WCトラック管理テーブルの一例を示す図。
【図12】トラック管理テーブルの一例を示す図。
【図13】FS/IS管理テーブルの一例を示す図。
【図14】MS論理ブロック管理テーブルの一例を示す図。
【図15】FS/IS論理ブロック管理テーブルの一例を示す図。
【図16】FS/IS内クラスタ管理テーブルの一例を示す図。
【図17】論物変換テーブルの一例を示す図。
【図18】読み出し処理の動作例を示すフローチャート。
【図19】書き込み処理の動作例を示すフローチャート。
【図20】各構成要素間のデータの流れにおける入力と出力の組み合わせ、およびその発生要因を示す図。
【図21】NANDメモリのより詳細な構成を示す図。
【図22】バイパスモード時の動作フローの一例を示すフローチャート。
【符号の説明】
【0149】
1…ホスト装置、10…NANDメモリ、11、メインストレージ領域(MS)、11a…MS入力バッファ(MSIB)、11b…トラック前段ストレージ領域(TFS)、12…前段ストレージ領域(FS)、12a…FS入力バッファ(FSIB)、13…中段ストレージ領域(IS)、20…DRAM、21…ライトキャッシュ(WC)、22…リードキャッシュ(RC)。
【特許請求の範囲】
【請求項1】
ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、
第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、
前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、
前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、
ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、を実行するコントローラと、
を備えるメモリシステムであって、
前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とするメモリシステム。
【請求項2】
前記コントローラは、前記第1の記憶部に書き込まれているデータの追い出しを必要とする書き込み処理コマンドが前記ホスト装置から発行されている場合であり、且つ、前記第3の処理が所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断して、前記第1の記憶部に書込まれているデータを前記退避バッファに格納することを特徴とする請求項1に記載のメモリシステム。
【請求項3】
ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、
第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、
前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、
前記第第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第4の記憶部と、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、
前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第4の記憶部の入力バッファとして機能する第3の入力バッファと、
ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、前記第2の記憶部に書き込まれた複数のデータを第3の単位で第4の記憶部に追い出し、前記第4の記憶部に書き込まれた複数のデータを第3の単位で第3の入力バッファに追い出す第4の処理と、を実行するコントローラと、
を備えるメモリシステムであって、
前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とするメモリシステム。
【請求項4】
前記コントローラは、前記第1の記憶部に書き込まれているデータの追い出しを必要とする書き込み処理コマンドが前記ホスト装置から発行されている場合であり、且つ、前記第3〜第4の処理のうちの少なくとも一つの処理が所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断して、前記第1の記憶部に書込まれているデータを前記退避バッファに格納することを特徴とする請求項1に記載のメモリシステム。
【請求項5】
前記第4の処理には、前記第4の記憶部内における前記第3の単位内の有効なデータを前記第4の単位の2以上の自然数分の1である第5の単位で複数選択して前記第4の記憶部内の新たな前記第3の単位内のデータに書き直す前記第4の記憶部でのコンパクション処理が含まれることを特徴とする請求項3または4に記載のメモリシステム。
【請求項1】
ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、
第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、
前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、
前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、
ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、を実行するコントローラと、
を備えるメモリシステムであって、
前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とするメモリシステム。
【請求項2】
前記コントローラは、前記第1の記憶部に書き込まれているデータの追い出しを必要とする書き込み処理コマンドが前記ホスト装置から発行されている場合であり、且つ、前記第3の処理が所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断して、前記第1の記憶部に書込まれているデータを前記退避バッファに格納することを特徴とする請求項1に記載のメモリシステム。
【請求項3】
ホスト装置に対し第1の単位で読み出し/書き込みが行われる揮発性の半導体記憶素子から構成される書き込み用のキャッシュメモリとしての第1の記憶部と、
第2の単位で読み出し/書き込みが行われ、前記第2の単位の2以上の自然数倍である第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第2の記憶部と、
前記第3の単位の2以上の自然数分の1である第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第3の記憶部と、
前記第第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成される第4の記憶部と、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第2の記憶部の入力バッファとして機能する第1の入力バッファと、
前記第4の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第3の記憶部の入力バッファとして機能する第2の入力バッファと、
前記第2の単位で読み出し/書き込みが行われ、前記第3の単位で消去が行われる不揮発性の半導体記憶素子から構成され、前記第4の記憶部の入力バッファとして機能する第3の入力バッファと、
ホスト装置からの前記第1の単位からなる複数のデータを前記第1の記憶部に書き込む第1の処理と、前記第1の記憶部に書き込まれた複数のデータを前記第1、第2の入力バッファに追い出す第2の処理と、前記第1、第2の入力バッファに書き込まれた複数のデータを、前記第2、第3の記憶部にそれぞれ追い出し、前記第2の記憶部に書き込まれた複数のデータを第2の入力バッファに追い出す第3の処理と、前記第2の記憶部に書き込まれた複数のデータを第3の単位で第4の記憶部に追い出し、前記第4の記憶部に書き込まれた複数のデータを第3の単位で第3の入力バッファに追い出す第4の処理と、を実行するコントローラと、
を備えるメモリシステムであって、
前記第1の入力バッファには、前記第1の記憶部以上の記憶容量を有し、前記第1の記憶部に書込まれたデータを格納する退避バッファが設けられていることを特徴とするメモリシステム。
【請求項4】
前記コントローラは、前記第1の記憶部に書き込まれているデータの追い出しを必要とする書き込み処理コマンドが前記ホスト装置から発行されている場合であり、且つ、前記第3〜第4の処理のうちの少なくとも一つの処理が所定時間を超えると判断した場合に、当該所定時間を超えると判断した処理を中断して、前記第1の記憶部に書込まれているデータを前記退避バッファに格納することを特徴とする請求項1に記載のメモリシステム。
【請求項5】
前記第4の処理には、前記第4の記憶部内における前記第3の単位内の有効なデータを前記第4の単位の2以上の自然数分の1である第5の単位で複数選択して前記第4の記憶部内の新たな前記第3の単位内のデータに書き直す前記第4の記憶部でのコンパクション処理が含まれることを特徴とする請求項3または4に記載のメモリシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2009−211231(P2009−211231A)
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願番号】特願2008−51477(P2008−51477)
【出願日】平成20年3月1日(2008.3.1)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願日】平成20年3月1日(2008.3.1)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]