【課題】参照配線や参照幹線に不良があった場合であっても、表示欠陥を防止できる基板、この基板を備える表示パネル、表示パネルの修正方法を提供すること。
【解決手段】参照配線１１３ａに不良の有無を検出する工程と、不良が検出された場合には不良参照配線１１３ｓを特定して不良箇所Ｓを特定する工程とを有するとともに、不良が断線である場合には、不良参照配線１１３ｓと予備配線１２４とを短絡する工程と、不良参照配線１１３ｓが伝送する信号と同じ信号を伝送する所定の参照配線１１３ｍと予備配線１２４とを短絡する工程とを有し、不良が他の導体との短絡である場合には、不良参照配線１１３ｖの不良箇所Ｕの前後両側の箇所を切断する工程と、不良参照配線１１３ｖと予備配線１２４とを短絡する工程と、不良参照配線１１３ｖが伝送する信号と同じ信号を伝送する所定の参照配線１１３ｗと予備配線１２４とを短絡する工程とを有する。 （もっと読む）

【課題】本発明は、配線の断線の修復が可能であり、かつ、配線の上の異物を除去した場合にも対応できるようにすることを目的とする。
【解決手段】表示装置は、隣同士の間隔をあけて並列する第１配線２４及び第２配線２６と、第１配線２４及び第２配線２６と重なる位置に配置された導電層３０と、第１配線２４及び第２配線２６と導電層３０との間に介在する絶縁層３２と、を有する。導電層３０は、第１配線２４と重なる第１重複部３６と、第２配線２６と重なる第２重複部３８と、第１重複部３６と第２重複部３８の間で第１重複部３６及び第２重複部３８を接続する接続部４０と、を含む。 （もっと読む）

【課題】リペア処理の簡便性および確実性に優れた有機ＥＬ表示装置を提供する。
【解決手段】有機ＥＬ表示装置に配列される個別に発光制御可能な複数の画素回路の１つである画素回路１００は駆動回路１８と有機ＥＬ素子２１とを含み、駆動回路１８は、輝度信号を保持するための第１キャパシタ３２と電気的に切断可能な第１ヒューズ３１と第１インダクタ３３とが直列に接続された第１保持回路３８と、輝度信号を保持するための第２キャパシタ４２と電気的に切断可能な第２ヒューズ４１と第２インダクタ４３とが直列に接続された第２保持回路４８とを有し、第１保持回路３８と第２保持回路４８とは並列に接続され、予め定められた同一の共振周波数を持ち、駆動回路１８は、さらに、第１保持回路３８の両端に現れる電圧に応じて有機ＥＬ素子２１を駆動する駆動トランジスタ１２を有する。 （もっと読む）

【課題】不良箇所の確認が容易な構造に改良した情報表示用パネルを提案する。
【解決手段】対向して配置され共に透明である２枚の基板１、２間に、帯電性粒子３Ｗ、３Ｂを含んだ粒子群で構成した表示媒体を封入し、前記基板の少なくとも一方にパターン形成した透明な電極５を設け、該電極に基づいて発生させた電界により前記表示媒体を移動して画像等の情報を表示する情報表示用パネルであって、前記基板間に配備されると共に、前記透明な電極の間の電極間スペースＷＳに対応した位置に設定された基板間間隔設定部材４を有しており、さらに、前記透明な電極５と前記基板間間隔設定部材４との間に有色の絶縁体層１０が敷設してある。 （もっと読む）

【課題】様々な輝点欠陥因子に基づく輝点欠陥を補修できる液晶表示パネルの輝点欠陥補修方法、及びその輝点欠陥補修方法を適用可能な液晶表示パネルの提供。
【解決手段】本発明の液晶表示パネルの輝点欠陥補修方法は、液晶層２を挟んで向かい合う一対の透明基板３，４と、前記透明基板３，４間に分散して介在し、レーザ光９の作用により遮光性を発現する複数個のスペーサ５と、を備える液晶表示パネル１の輝点欠陥補修方法であって、前記透明基板３，４間の輝点欠陥因子６に向けてレーザ光９を照射し、該輝点欠陥因子６近傍のスペーサ５の遮光性を発現させる。 （もっと読む）

【課題】ゲートドライバ一体型の液晶表示装置の表示不良の際に、不良原因がゲートドライバ側にあるか否かの切り分けを容易にする液晶表示装置を提供する。
【解決手段】表示ゲート線７２ｅ及び表示画素部と同じダミーゲート線７２ｄ及びダミー画素部１０ｚと、ダミーゲート線７２ｄに接続されたモニタ端子７５を設ける。モニタ端子７５は表示画素部には接続されていないため、表示に影響を与えることがなく不良原因の特定が容易となる。また、ダミーゲート線７２ｄ上のダミーゲート信号にかかる負荷は、表示ゲート線７２ｅ上の表示ゲート信号にかかる負荷と分布定数回路的に同一となるため、ダミーゲート信号をモニタすることにより、表示ゲート信号を間接的に検査することが可能となり、表示ゲート信号に重畳するノイズを高い精度で検査することができる。 （もっと読む）

【課題】検査端子数を低減する
【解決手段】第１入力端子ａ１と第１Ｙドライバ１１０との間にはこれらを電気的に接続
する第１配線Ｌ１が設けられており、第２入力端子ｂ１と第２Ｙドライバ１２０との間に
はこれらを電気的に接続する第２配線Ｌ２とが設けられている。選択回路２１０は、通常
時において第１配線Ｌ１と第２配線Ｌ２及び検査端子Ｔ１を電気的に分離し、検査時にお
いて第１配線Ｌ１、第２配線Ｌ２及び検査端子Ｔ１を電気的に接続する。 （もっと読む）

【課題】ユニバーサル設計を行うことが可能に共通化された発光管アレイ型表示サブモジュール及び該発光管アレイ型表示サブモジュールを用いた表示装置を提供する。
【解決手段】複数の発光管を並列に配置してある発光管アレイの一面に、該発光管アレイの延伸方向と交差する方向に延伸する第１の電極と第２の電極とを所定の間隔を隔てて設けた表示電極対を複数配置した電極シートを配設してある。電極シートの両端に、第１の電極３４Ｘに接続された第１のコネクタ３８１と、第２の電極３４Ｙに接続された第２のコネクタ３８２とを、表示電極対の延長方向に分離して配設してある接続基板３８、３８を備える。接続基板３８、３８間をフレキシブルケーブルで接続して発光管アレイ型表示サブモジュール３０、３０を連結する。 （もっと読む）

【課題】画素電極を形成した後の静電気対策及びアレイ検査の双方を実現する。
【解決手段】マトリクス状に設けられた複数の画素電極２０ａと、各画素電極２０ａの整列方向の一方向に沿って互いに平行に延びるように設けられた複数の表示用配線１８ａと、各表示用配線１８ａの端部にそれぞれ設けられた複数の入力端子２０ｃと、各入力端子２０ｃに導通可能に設けられた短絡配線２０ｂとを備え、各入力端子２０ｃに重なるように圧電素子６ａが設けられ、各入力端子２０ｃと短絡配線２０ｂとの間には、短絡配線２０ｂが帯電したときに各入力端子２０ｃと短絡配線２０ｂとを導通状態にすると共に、各入力端子２０ｃが押圧されたときに圧電素子６ａからの電気信号により各入力端子２０ｃと短絡配線２０ｂとを非導通状態にするスイッチング素子８ａがそれぞれ設けられている。 （もっと読む）

【課題】絵素の正確な位置を容易に把握することができるアクティブマトリクス基板、及びこれを用いた表示装置を提供する。
【解決手段】マトリクス状に配列された複数のソース配線（データ配線）Ｓ１〜ＳＭ及び複数のゲート配線（走査配線）Ｇ１〜ＧＮと、ソース配線Ｓ１〜ＳＭとゲート配線Ｇ１〜ＧＮとの交差部の近傍に設けられた薄膜トランジスタ（スイッチング素子）２５及び薄膜トランジスタ２５に接続された絵素電極２６を有する絵素Ｐとを備え、液晶パネル（表示パネル）の基板として用いられるアクティブマトリクス基板において、マトリクス状の行方向及び列方向の各々の方向において、隣接する２つの絵素Ｐの絵素構造を互いに異ならせる。 （もっと読む）

【課題】ドライバＩＣを実装せずに、高価なパネルコンタクト治具を用いることなく検査することが可能な表示装置、表示装置の製造方法及び表示装置の検査方法を提供する。
【解決手段】表示パネル１１に接続されたデータ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７を光学素子基板上に形成する。データ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７を用いて表示パネル１１内の光学素子へ書き込み、発光を行うことにより、表示パネル１１内のゲートライン、データライン等の配線に全てプローブをコンタクトさせることがない。 （もっと読む）

【課題】電気光学装置を破壊することなく所望の厚みに形成することができる電気光学装置の製造方法、電気光学装置の製造装置を提供する。
【解決手段】有機ＥＬパネルの厚みを断層撮影により求める工程（ステップＳ１４）と、有機ＥＬパネルを構成する一対の基板の少なくとも一方の基板にエッチング処理を施して有機ＥＬパネルの厚みを薄くする工程（ステップＳ１５）と、有機ＥＬパネルを洗浄及び乾燥させる工程（ステップＳ１６）と、エッチング処理後の有機ＥＬパネルの厚みを断層撮影により求める工程（ステップＳ１７）と、を有する。 （もっと読む）

【課題】クロス容量が小さく、リークの発生が少ないアクティブマトリクス基板を有する表示装置を提供する。
【解決手段】基板３０上にマトリクス状に設けられている複数の走査線２及び複数の信号線１と、複数の走査線２及び複数の信号線１が交差して区画される複数の画素領域５２の各々に設けられている複数のスイッチング素子５１と、複数の走査線２及び複数の信号線１並びに複数のスイッチング素子５１の上に設けられている第１の絶縁膜１２と、複数のスイッチング素子５１の各々により駆動される複数の表示素子とを有する。第１の絶縁膜１２は、複数の画素領域５２が設けられている表示領域３の外側であって走査線２上又は信号線１上に、開口部１４ａ、１４ｂが形成されている。 （もっと読む）

【課題】配線基板のキャパシタや配線の交差部に生じた層間短絡を修正することが可能な表示装置の製造方法、および配線基板のキャパシタの層間短絡に起因する表示不良を抑えることが可能な表示装置を提供する。
【解決手段】配線基板１のキャパシタＣＳに生じた層間短絡１６３を修正する。層間短絡１６３を含む短絡包含領域１６４に、パルス幅が１０ピコ秒以下のレーザ光ＬＢを照射する。短絡包含領域１６４内の下層電極１２２、絶縁膜１３１および上層電極１４３のうち少なくとも上層電極１４３を除去し、開口部を形成する。短絡包含領域１６４内の下層電極１２２、絶縁膜１３１および上層電極１４３を除去するようにすれば、安定した確実な修正が可能となる。層間短絡１６３の大きさに応じてレーザ光ＬＢの照射方法を異ならせる。 （もっと読む）

【課題】マザー基板に形成された複数の有機電界発光表示装置に対する検査を元板単位で行うことができ、検査時間を減らし、コストを低減し、検査の効率性を高めることができる有機電界発光表示装置及びそのマザー基板を提供すること。
【解決手段】有機電界発光素子を含む複数の画素２２５と、画素に選択的に走査信号を印加する複数の走査線Ｓ１〜Ｓｎと、走査線と交差するように形成されて画素にデータ信号を印加する複数のデータ線Ｄ１〜Ｄ３ｍと、走査線に走査信号を印加する走査駆動部２３０と、走査駆動部と電気的に連結される少なくとも１つの第１回路部２８０と、を含み、第１回路部の一側端は、走査駆動部と電気的に連結されて、第１回路部の他側端は、電気的に断線されたことを特徴とする、有機電界発光表示装置が提供される。 （もっと読む）

【課題】短絡欠陥が微小であっても、その欠陥を確実に修正する。
【解決手段】アクティブマトリクス基板１０は、複数の第１配線１４と、第１配線１４に絶縁膜を介して交差する複数の第２配線１５と、第１配線１４及び第２配線１５が互いに交差している領域である第１領域１１の外側に形成された第２領域１２とを備えている。第２領域１２には、第１配線１４に絶縁膜を介して交差する幹線部２６が配置され、第１配線１４は、幹線部２６に交差するように配置された複線部５０と、その両端にそれぞれ接続された単線部５１とを有している。そして、絶縁膜上には、幹線部２６の幅方向外側に、複線部５０の両端側部分に交差する導電膜５２が設けられている。 （もっと読む）

【課題】検査を低コストで正確に行なうことが可能な画像表示装置を提供する。
【解決手段】このＬＣＤモジュールは、検査時に各Ｎ型ＴＦＴ２６を介して各奇数番の組のデータ線６に信号ＤＯを与えるための奇数データ端子３６と、検査時に各Ｎ型ＴＦＴ２７を介して各偶数番の組のデータ線６に信号ＤＥを与えるための偶数データ端子３５と、検査時にＮ型ＴＦＴ２６，２７のゲートに制御信号φＣを与えるための制御端子３４と、通常動作時に複数のデータ線６に階調電位ＶＧを与えるための複数のデータ端子３０とを備え、検査時に使用する端子３４〜３６のピッチは複数のデータ端子３０のピッチよりも大きい。したがって、プローブの位置精度を低下させることができ、検査装置の低コスト化を図ることができる。 （もっと読む）

【課題】表示品位の低下を抑制して、薄膜トランジスタの欠陥を修正する。
【解決手段】複数のサブ画素Ｐａ及びＰｂを有する複数の画素Ｐと、サブ画素Ｐａ及びＰｂにそれぞれ設けられ、各々、ソース電極１４ａａ、ドレイン電極１４ｂａ及び半導体層１３ａを有する複数のＴＦＴ５ａ及び５ｂと、各ＴＦＴ５ａ及び５ｂにドレイン線１４ｂを介してそれぞれ接続された複数のサブ画素電極１６とを備えたＴＦＴ基板の製造方法であって、サブ画素Ｐａ及びＰｂのＴＦＴ５ａ及び５ｂの欠陥を検出する工程と、欠陥が検出されたサブ画素Ｐａのドレイン線１４ｂを切断する工程と、サブ画素Ｐａのサブ画素電極１６及びサブ画素Ｐｂのサブ画素電極１６の間の導通を取る工程と、サブ画素Ｐｂの半導体層１３ａをアニールする工程とを備える。 （もっと読む）

【課題】表示ムラや表示速度の低下の発生を防止し、耐久性の高い表示装置および表示装置の故障検出方法を提供すること。
【解決手段】ＥＤ素子のコモン電極に流れる電流値を測定することで、コモン電極と画素電極との間がショートした画素を検出し、以後、ショートした画素への表示を禁止することで、表示ムラや表示速度の低下の発生を防止し、耐久性の高い表示装置および表示装置の故障検出方法を提供することができる。 （もっと読む）

【課題】液晶表示装置の表示品位の低下を抑制して、薄膜トランジスタの欠陥を修正する。
【解決手段】各画素毎にゲート電極が規定され、互いに平行に延びるように設けられた複数のゲート線１１ａと、各画素のゲート電極に絶縁膜を介して重なるように島状に設けられた第１半導体層１３ａと、各画素毎に各ゲート線１１ａに絶縁膜を介して重なるように島状に設けられた第２半導体層１３ｂと、各画素毎に第１半導体層１３ａを介してゲート電極の一方の端部に重なるようにソース電極１４ａａが規定され、各ゲート線１１ａと交差する方向に互いに平行に延びるように設けられた複数のソース線１４ａと、各画素毎に第１半導体層１３ａを介してゲート電極の他方の端部に重なると共にソース電極１４ａａと対峙するようにドレイン電極１４ｂａが規定され、各画素電極にそれぞれ接続するように設けられた複数のドレイン線１４ｂとを備えている。 （もっと読む）