【課題】めっきにより形成された外部電極が積層体から剥離することを抑制できる。
【解決手段】積層体１１は、複数のセラミック層が積層されて構成されており、かつ、該複数のセラミック層の外縁が連なって構成されている実装面を有している。コンデンサ導体１８は、セラミック層上に設けられており、実装面においてセラミック層間から露出している露出部を有する。外部電極を構成する導電層１２，１３は、露出部を覆うように設けられ、かつ、直接めっきにより形成されている。導電層１４は、導電層１２，１３を覆うと共に、積層体１１の表面の一部を覆っており、金属及びガラス又は樹脂を含む材料により構成されている。 （もっと読む）

【課題】内部構造欠陥の発生を抑制した積層電子部品を製造することができる製造方法を提供すること。
【解決手段】積層コンデンサ１の製造方法は、主面電極７ａ〜１０ａを含む内部電極パターン３７〜４０をセラミックグリーンシート３２上に形成する工程と、セラミックグリーンシート３２上で内部電極パターン３７〜４０が形成されない非形成領域Ｒ１〜Ｒ４と主面電極７ａ〜１０ａの周縁全体とに第一段差吸収層１３〜１６と第二段差吸収層１７〜２０とを形成する工程と、段差吸収層１３〜２０等が形成されたセラミックグリーンシート３２を積層且つ圧着して、グリーン積層体４５ｂを形成する工程と、を備える。第二段差吸収層１７〜２０により、セラミックグリーンシート３２を積層圧着したとしても、主面電極７ａ〜１０ａに段差Ｓが形成されることを防止でき、段差Ｓに起因する応力集中を回避できる。 （もっと読む）

【課題】実装ミスを防止することのできる積層コンデンサ、及び積層コンデンサの実装構造を提供する。
【解決手段】積層コンデンサ１において、回路基板１００などに実装されない接続導体４の最外層２１は、端子電極３よりもはんだ濡れ性の低い膜によって形成されており、視覚的にもはんだ濡れ性の良い端子電極３と識別することが可能となる。従って、積層コンデンサ１を回路基板１００などに実装する際は、目視によって接続導体４と端子電極３との識別が可能となるため、実装ミスを防止することができる。また、接続導体４の最外層２１は、はんだ濡れ性が低いため、誤って接続導体４を回路基板１００に実装しようとした場合であっても、はんだ付けを行うことができない。更に、端子電極３のはんだ付けの際のはんだブリッジ不良による実装ミスも防止することができる。 （もっと読む）

【課題】異なる材料を含む主成分および副成分を含む誘電体磁器組成物同士の間で剥離が生じるのを抑制しつつ、同時に焼成することが可能な誘電体磁器組成物および積層型セラミック電子部品を提供する。
【解決手段】本発明に係る誘電体磁器組成物は、Ｍｇ₂ＳｉＯ₄を含む主成分と、副成分とを含む誘電体磁器組成物であり、Ｍｇ₂ＳｉＯ₄を含む主成分原料と副成分原料とを混合した原料混合粉末を、酸素雰囲気下において８００℃以上９５０℃以下の温度で熱処理することにより得られ、Ｘ線回折において、Ｍｇ₂ＳｉＯ₄の１０．０°から７０．０°の間におけるＸ線回折ピーク強度Ｉ_Aに対する、熱処理後の未反応なまま存在する副成分原料の１０．０°から７０．０°の間におけるＸ線回折ピーク強度Ｉ_Bのピーク強度比Ｉ_B／Ｉ_Aが、４０％以下である。 （もっと読む）

【課題】実装面積を小さくすることが可能であり、信頼性の高いセラミック電子部品を提供すること。
【解決手段】セラミック電子部品１００は、複数のセラミック層と、隣接するセラミック層の間に埋設された内部電極と、を有するセラミック素体１０と、セラミック素体１０の主面１２上に内部電極と電気的に接続された端子電極２０と、を備え、セラミック素体１０は、主面１２及び主面１２に垂直な側面１３，１４の間に主面１２に対して傾斜した斜面１６，１８を有しており、端子電極２０は、セラミック素体１０の側面１３，１４の延長線を越えないように斜面１６，１８の主面１２側の部分を覆う。 （もっと読む）

【課題】ピンホールを生じること無くガラス層を形成することができるセラミック積層電子部品の製造方法を提供する。
【解決手段】本実施形態に係るセラミック積層電子部品の製造方法は、主としてセラミックスからなる焼結した素体の表面にガラス粉体層を形成する工程と、焼成炉内において所定の焼成温度でガラス粉体層を焼成する焼成工程とを有し、焼成工程においては、所定の焼成温度における焼成炉内の圧力を、室温における焼成炉内の圧力の２．２倍以上にして、ガラス粉体層を焼成する。 （もっと読む）

【課題】薄膜キャパシタにおける諸特性低下の原因となるヒロックを抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する。
【解決手段】下部電極を形成した後、３００℃よりも高い温度のアニール処理を行わずに薄膜形成前駆体溶液を下部電極上に塗布し、乾燥は室温〜４５０℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い４５０〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍにする。下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）は０．１０〜１５．０の範囲とするのが好ましい。 （もっと読む）

【課題】共振周波数におけるインピーダンスの急激な低下を抑えることができ、かつクラックの発生を抑制できる積層コンデンサの実装構造を提供する。
【解決手段】積層コンデンサ２の実装構造１では、樹脂電極層１４が第２コンデンサ部１２のＥＳＲ成分として機能するようなフィレット高さＨのハンダフィレット７によって積層コンデンサ２と回路基板６との接続がなされている。これにより、樹脂電極層１４の厚みに応じたＥＳＲ成分が第２コンデンサ部１２に付与され、共振周波数におけるインピーダンスのフラット化を実現できる。また、積層コンデンサ２の実装構造１では、第１コンデンサ部１１と第２コンデンサ部１２との間に間隔Ｄが設けられている。これにより、回路基板６の変形応力や第１コンデンサ部１１の電歪振動による応力が第２コンデンサ部１２に伝達しにくくなり、クラックの発生を抑制できる。 （もっと読む）

【課題】セラミック電子部品の製造時において、クラックの発生を防止するセラミック電子部品を提供する。
【解決手段】この発明にかかるセラミック電子部品は、互いに対向する一対の主面と、互いに対向する一対の側面と、互いに対向する一対の端面とを備えるセラミック素体と、セラミック素体の端面上に形成された一対の外部電極とを備える。外部電極は、一対の端面上に形成され、かつ、主面および側面のいずれにも回り込まない第１の導電層と、第１の導電層を被覆するように端面上に形成され、かつ、主面および側面上に回り込んだ第２の導電層を有する。第１の導電層は焼結金属を含み、第２の導電層はめっき金属を含む。そして、第２の導電層は、主面上および側面上において、該端面から遠ざかるにつれて薄くなるように形成される。 （もっと読む）

【課題】１１００℃以下の低温焼成でも、緻密で欠陥のない焼結体及びセラミックコンデンサ並びにこれらの製造方法を提供すること。
【解決手段】焼結体は、主成分としてチタン酸バリウムを含み、この主成分に添加された副成分として、Ｋ、Ｂ、Ｓｉ、Ｍｇの各元素および希土類元素を含む、または副成分として、Ａｌ、Ｃｕ、Ｓｉ、Ｍｎ、Ｍｇの各元素および希土類元素を含む。 （もっと読む）

【課題】静電容量が大きくなることを抑制しつつ、直流抵抗が大きくなることを抑制することが可能な貫通型積層コンデンサを提供すること。
【解決手段】コンデンサ素体Ｌ１内には、信号用主電極部３０ａ〜３６ａ並びにコンデンサ素体Ｌ１の外表面に引き出されるように伸びる第１及び第２の信号用引き出し電極部３０ｂ〜３６ｂ、３０ｃ〜３６ｃを有する信号用内部電極３０〜３６と、接地用主電極部２０ａ、２１ａ及びコンデンサ素体Ｌ１の外表面に引き出されるように伸びる接地用引き出し電極部２０ｂ、２１ｂ、２０ｃ、２１ｃを有する接地用内部電極２０、２１とが配置されている。信号用内部電極３０〜３２、３４〜３６の信号用主電極部３０ａ〜３２ａ、３４ａ〜３６ａは、誘電体層１１、１２、１７、１８を間に挟んで他の信号用主電極部と対向する領域を有する。 （もっと読む）

【課題】エチルセルロースを十分に溶解するがブチラール樹脂をほとんど溶解しない溶剤を開発する。
【解決手段】上記課題は、以下の式（Ｉ）：


[式中、Ｒ_１、Ｒ_２およびＲ_３は、互いに独立して、水素原子または炭素数１〜８のアルキル基であり、Ｒ_１、Ｒ_２およびＲ_３の合計炭素数は３〜１０である]
で示されるケタールを含むことを特徴とするエチルセルロース溶解性の溶剤により解決される。 （もっと読む）

【課題】 内部電極層との接続が強固で、かつ高い耐熱衝撃性を有する外部電極を具備する積層セラミックコンデンサを提供する。
【解決手段】外部電極３が、金属とガラスとの焼結体からなる下地電極３ａと、該下地電極３ａの表面を覆うめっき膜とを有し、前記積層セラミックコンデンサを縦断面視したときに、前記下地電極３ａと前記めっき膜３ｂ、３ｃとの合計厚みが２０μｍ以下であるとともに、前記下地電極３ａは、前記コンデンサ本体１の前記側面側Ｂの厚みｔ_０が前記端面側Ａの厚みｔ_１よりも厚く、かつ前記下地電極３ａの前記側面側Ｂに存在する空隙１０の面積割合が前記端面側Ａに存在する空隙１０の面積割合よりも大きい。 （もっと読む）

【課題】積層セラミックコンデンサの誘電体層として用いた場合に、寿命特性に優れた積層セラミックコンデンサを得ることが可能な誘電体セラミックおよびそれを用いて誘電体層を形成した信頼性（寿命特性）に優れた積層セラミックコンデンサを提供する。
【解決手段】（Ｂａ_1-x-y，Ｃａ_x，Ｓｒ_y）（Ｔｉ_1-a，Ｇｅ_a）Ｏ₃で表わされ、０≦ｘ≦０．２０，０≦ｙ≦０．４０，０．００１≦ａ≦０．２０を満たすペロブスカイト化合物を主成分とし、このぺロブスカイト化合物１ｍｏｌ部に対して、Ｓｉ化合物をＳｉ換算で０＜Ｓｉ≦０．２０ｍｏｌ部の割合で含有させる。
また、（Ｂａ_1-x-y，Ｃａ_x，Ｓｒ_y）（Ｔｉ_1-a，Ｇｅ_a）Ｏ₃で表されるぺロブスカイト化合物１ｍｏｌ部に対し、Ｖ，Ｍｎ，Ｆｅ，およびＣｕからなる元素群より選ばれる少なくとも１種の化合物を、各元素換算で０．０５ｍｏｌ部以下の割合で含有させる。 （もっと読む）

【課題】チップ型積層セラミックコンデンサに対する脚状の外部端子の取り付け効率を向上させるとともに、いわゆる、基板鳴きを抑制する。
【解決手段】チップ型積層セラミックコンデンサ１０の両端部にある外部電極１２ａ，１２ｂに対して脚状の外部端子１４ａ，１４ｂを取り付けるとき、外部電極に対して融点、４００℃以上の第一金属めっき層１３ａ，１３ｂを形成し、それを介して、上端部中央が切り欠かれて正面形状がほぼＵ字状をなし、下端部がほぼ直角に曲げ加工されて側面がＬ字形をなす外部端子を外部電極にスポット溶接により固定するとともに、外部端子の下端部１５ｄに第二金属めっき層１６ａ，１６ｂを付与し、その外部端子を回路基板のランドにはんだ付けするとき、はんだの濡れ性を高めるとともに、はんだ付け時の加熱による外部端子の脱落を防止する。 （もっと読む）

【課題】小型化が可能であり、端子電極とセラミック素体との固着強度に優れるセラミック電子部品を提供すること。
【解決手段】本発明は、金属成分を含有する内部電極が埋設されたセラミック素体１と、内部電極が露出するセラミック素体の両端面１１をそれぞれ覆うように設けられる一対の端子電極３と、を備えるセラミック電子部品１００であって、端子電極３は、セラミック素体１側から第１の電極層と、導体グリーンシートを焼付けて形成される第２の電極層と、を有し、第２の電極層が内部電極から拡散した金属成分を含有するセラミック電子部品１００を提供する。 （もっと読む）

【課題】寿命信頼性を向上し得る、強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタを提供する。
【解決手段】（Ｐｂ_xＬａ_y）（Ｚｒ_zＴｉ_(1-z)）Ｏ₃（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物に、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物がある一定の割合で混合した混合複合金属酸化物の形態をとる強誘電体薄膜が、２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たす。 （もっと読む）

【課題】優れた寸法精度を有するとともに、厚みのばらつきが十分に抑制された端子電極を備えるセラミック電子部品を提供すること。
【解決手段】内部電極が埋設されたセラミック素体１と、当該セラミック素体１の上に複数の端子電極１１〜１６と、を備えるアレイ型のセラミック電子部品Ｃ１であって、端子電極１１〜１６は、導体グリーンシートを焼付けして形成された電極層を有する。 （もっと読む）

【課題】十分に優れた信頼性を有するセラミック電子部品を提供すること。
【解決手段】本発明は、内部電極９が埋設されたセラミック素体１と、内部電極９が露出するセラミック素体１の両端面１１をそれぞれ覆うように設けられる一対の端子電極３と、を備えるセラミック電子部品１００であって、端子電極３は、セラミック素体１側から第１の電極層と、第１の電極層よりもガラス成分の含有量が多い第２の電極層と、を有するセラミック電子部品１００を提供する。 （もっと読む）

【課題】端子電極同士の短絡を十分に抑制することが可能な構造を有するアレイ型のセラミック電子部品を提供すること。
【解決手段】複数のセラミック層が積層されるとともに内部電極が埋設され、積層方向に互いに対向する第１の面２，３を有するセラミック素体１と、第１の面２，３に直交するセラミック素体１の第２の面４〜７に帯状の端子電極１１〜１８と、を備えるアレイ型のセラミック電子部品Ｃ１であって、端子電極１１〜１８は、中央部が第２の面４〜７に配置されるともに、両端部が第１の面２，３のそれぞれに回り込むように設けられており、第１の面２，３を積層方向から見たときに、第１の面２，３における端子電極１１，１２，１３，１４，１７，１８の端部の外形が正方形及び長方形とは異なる多角形であるセラミック電子部品Ｃ１。 （もっと読む）