【課題】焼成により異常粒成長のもとになるような極めて微細なセラミック粉体を除去したセラミックスラリーを提供し、このセラミックスラリーを用いて作製した積層セラミック電子部品が、薄層多層の積層セラミック電子部品であっても、耐電圧や信頼性などの性能に優れた積層セラミック電子部品の製造方法を提供することを目的とする。
【解決手段】グリーンシートの成形に用いられるセラミックスラリーにおいて、このセラミックスラリー中の微細粉末を凝集を起こさせて除去しながら混合する構成とすることにより、焼成で異常粒成長を起こす非常に細かい微細粉末粒子を除去したセラミックスラリーが得られ、このセラミックスラリーにより作製したグリーンシートを用いて積層、焼成した積層セラミック電子部品は耐電圧や信頼性などの性能に優れた積層セラミック電子部品とすることができる。 （もっと読む）

【課題】適したＥＳＲを維持し、かつＥＳＬを低減させることのできる積層型チップキャパシタを提供する。
【解決手段】キャパシタ本体と、上記キャパシタ本体内において誘電体層によって分離されて配置され、同一平面上の少なくとも１つの電極プレートを各々含み、１つ又は２つのリードを各々有する複数の内部電極層と、上記キャパシタ本体の外面に形成され上記リードを介して上記電極プレートと電気的に接続された複数の外部電極とを含む。上下に連続配置された複数の内部電極層が一つのブロックを成し、そのブロックが繰り返し積層されている。上記電極プレートの各々は上記キャパシタ本体の一面に引き出されるリードを１つずつ有する。上記キャパシタ本体の一面に引き出されるリードは積層方向に沿ってジグザグ状に配置される。上下に隣接した相違する極性の電極プレートのリードは、常に水平方向に互いに隣接するように配置される。 （もっと読む）

【課題】多数のキャパシタについて、これらを一括して個々の自己放電率を効率よく測定しえる、自己放電測定システムを実現する。
【解決手段】所定数の平板形のキャパシタを厚み方向へ整列状態に収装してこれらキャパシタを直列に接続する測定用セット装置（図２〜図４、参照）、リレーユニット１３（所定数のキャパシタの直列回路と充電用電源との間に構成される充電回路を開閉するリレー手段、所定数のキャパシタの直列回路と放電用電子負荷との間に構成される放電回路を開閉するリレー手段、所定数のキャパシタの直列回路をキャパシタ単位に開閉するリレー手段）、これらリレー手段を充電状態−放置状態−放電状態に制御する機器制御用シーケンサ１４、パラレルモニタ基板１５、各キャパシタの端子電圧の検出値を逐次記録する制御を行う電圧測定用シーケンサ１６、を備える。 （もっと読む）

【課題】コンデンサの構成を改良して全体のインダクタンスを小さくすること。
【解決手段】低インダクタンスのコンデンサが、誘電体層の間に配置されてマウント面にほぼ垂直になるように方向付けされた電極を含む。ターミネーションランドの形成場所を決定して、電流ループ面積を減らすこと、したがって、部品インダクタンスを減らすことを目的とする、ランド間の狭い、制御された間隔を定義するために、デバイス周辺部に沿って垂直電極を露出する。インターデジット式ターミネーションにより、電流ループ面積、したがって、部品の等価直列インダクタンス（ＥＳＬ）をさらに減らすことが可能である。ターミネーションは、様々な無電解めっき技術によって形成可能であり、回路基板パッドに直接はんだ付けすることが可能である。 （もっと読む）

【課題】従来はチップ型コンデンサをグリッド端子の配列方向に沿って表面実装しているため、ＢＧＡ半導体装置の多ピン化が進むと、実装基板のグリッド端子に形成されたランド部間の距離が短くなり、チップ型コンデンサの実装作業が益々難しくなって実装不良を招き、あるいは実装できなくなる虞がある。
【解決手段】本発明のコンデンサアレイの実装構造１０は、ＢＧＡ半導体装置２０が実装された実装基板１１の反対側の面に形成されたグリッド端子１１Ａに対して低ＥＳＬコンデンサアレイ１２を半田付けにて実装した構造であって、低ＥＳＬコンデンサアレイ１２をグリッド端子１１Ａの配列方向に対して４５°の角度θを形成して斜めに配置した実装構造である。 （もっと読む）

【課題】電極パターン層とその隙間を埋めるように形成する余白パターン層とを、薄層化したグリーンシートに対して積層する際に、積層体ユニットを破断することなく支持シートから剥離することを可能にし、内部電極層端部の屈曲を無くし、ショート不良が少ない積層型電子部品を製造する方法を提供すること。
【解決手段】 焼成後に内部電極層１２となる内部電極パターン層１２ａと、その内部電極パターン層１２ａが形成されていない相補型パターンに合わせた余白パターン層２４とを、焼成後に誘電体層１０となるグリーンシート１０ａに対して積層させる工程を有する積層型電子部品の製造方法である。内部電極パターン層１２ａを印刷法により形成するために設計された電極印刷パターン５１と、余白パターン層２４を印刷法により形成するために設計された余白印刷パターン６１との重なり幅Ｃを５μｍ以上２００μｍ未満とする。 （もっと読む）

【課題】 実装する場合に接続不良が発生しにくい積層コンデンサおよびその製造方法ならびに実装構造を提供する。
【解決手段】 第１導体層３は、積層体１の端面１ａから両方の側面１ｂ，１ｄにおける長さが異なるように導出された第１外部端子部３ａ〜３ｃを有し、第２導体層４は、積層体１の端面１ｃから両方の側面１ｂ，１ｄにおける長さが異なるように導出された第２外部端子部４ａ〜４ｃを有しており、積層体１の側面１ｂ，１ｄにおける第１外部端子部３ｂ，３ｃの長さの平均と第２外部端子部４ｂ，４ｃの長さの平均との差が異なる積層コンデンサ10である。第１外部端子部の長さの平均と第２外部端子部の長さの平均との差が小さい方の側面を実装基板側とすれば、第１外部端子部および第２外部端子部はそれぞれ接合材と引き合う力の差が小さくなるので、接合材がちぎれにくく接続不良が発生しにくいものとすることができる。 （もっと読む）

【課題】本発明の目的は、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板及び該基板の上に受動素子を形成した薄膜電子部品並びにそれらの製造方法を提供することである。
【解決手段】本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、金属酸化物薄膜からなるコーティング層を設け、金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする。この高精度の平滑性を有する基板上に薄膜電子部品をＰＶＤ法等の薄膜デバイス製造技術を適用して形成する。 （もっと読む）

【課題】電力コアパッケージ内で使用する電力コアを製造し設計する方法を提供する。
【解決手段】本発明に係るデバイスは、少なくとも１つの個片化埋込みコンデンサを含む少なくとも１つの個片化埋込みコンデンサ層であって、前記個片化埋込みコンデンサが、少なくとも第１の電極と第２の電極とを含み、かつ、前記個片化埋込みコンデンサが前記電力コアの外層上に、前記コンデンサの第１および第２の電極が前記電力コアの前記外層上にあるように配置され、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（グランド）端子を、少なくとも１つの第１の電極および少なくとも１つの第２の電極にそれぞれ直接接続することができる個片化埋込みコンデンサ層を含む、電力コアを備える。 （もっと読む）

【課題】端子電極部分におけるＥＳＬを大幅に低減することができる積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法を提供する。
【解決手段】隣接するコンデンサブロック１Ａ，１Ｂ間で、互いに極性の異なる端子電極同士を絶縁状態を保って対向するように配置する。これにより、極性の異なる電極同士の対向面積を大きくする。また、仮想グランド面ＧＮＤに対する各端子電極の距離を短くする。これにより、隣接するコンデンサブロック１Ａ，１Ｂ間で、正極側端子電極１３，２３に発生する磁界と負極側端子電極１４，２４に発生する磁界とが十分に打ち消し合い、端子電極部分におけるＥＳＬが低減する。 （もっと読む）

【課題】リーク電流の流れにくい耐電圧性に優れた薄膜デバイスを提供することを課題とする。
【解決手段】第一の電極と、絶縁膜もしくは誘電膜と、第二の電極との積層構造を含み、前記第一の電極と絶縁膜もしくは誘電膜との間に、前記第一の電極と直接結合を形成できる有機ケイ素化合物からなる緩衝膜を備えたことを特徴とする薄膜デバイスにより上記課題を解決する。 （もっと読む）

【課題】 電子部品として最適な耐圧着性に優れた導電性粒子を提供する。
【解決手段】 基材粒子として平均粒径１〜１０μｍのシリカ粒子またはガラス粒子のいずれかのセラミックス粒子、あるいはジビニルベンゼン樹脂系粒子またはベンゾグアナミン樹脂系粒子のいずれかのプラスチックス粒子の表面に、厚さ１〜２ｎｍの金またはパラジウムの下地めっき層を形成し、その上に厚さ２０〜１００ｎｍのハステロイ合金またはステンレス合金の中間めっき層を形成し、さらに厚さ１０〜５０ｎｍの金またはパラジウムの仕上げめっき層を形成した導電性粒子。各めっき層ともスパッタリング法で形成する。 （もっと読む）

【課題】 漏れ電流が低く静電容量が高い固体電解コンデンサ陽極素子とその製造方法を提供する。
【解決手段】 固形バインダーを含んだ弁作用金属粉末を加圧成形してなる固体電解コンデンサ陽極素子において、該固形バインダーが熱溶融性材料であり、かつ該熱溶融性材料と弁作用金属粉末を加圧成形時に、成形金型を該固形バインダーの融点以上に加熱して成形することを特徴とする固体電解コンデンサ陽極素子およびその製造方法であり、当該固形バインダーである熱溶融性材料が、ステアリン酸またはパルミチン酸であることを特徴とする。 （もっと読む）

【課題】マイクロ波領域で使用するのに好適な電気的特性を有するとともに、低温焼成可能で、環境に悪影響を及ぼすことのない高周波用誘電体磁器組成物を提供する。
【解決手段】ＢａＴｉ_４Ｏ_９、ＺｎＯ、ＳｉＯ_２、ＳｉＯ_２、Ｂ_２Ｏ_３を含有する誘電体磁器組成物であって、ＺｎＯ、ＳｉＯ_２及びＢａＯの、ＺｎＯと、ＳｉＯ_２と、ＳｉＯ_２との合計質量に対する質量割合が，ＺｎＯ、ＳｉＯ_２及びＢａＯの三元図において、それぞれ５０％：３０％：２０％（点Ａ）、３０％：５０％：２０％（点Ｂ）、２０％：３０％：５０％（点Ｃ）、４５％：２０％：３５％（点Ｄ）の点Ａ−Ｂ−Ｃ−Ｄ−Ａの順に結ぶ直線によって囲まれる四辺形領域内にあり、ＢａＴｉ_４Ｏ_９１００質量部に対し、ＺｎＯ、ＳｉＯ_２及びＢａＯの合計で１５〜２５質量部、Ｂ_２Ｏ_３を１〜５質量部含有する誘電体磁器組成物。 （もっと読む）

【課題】 素子中間体の所定の部分に導電性ペーストを精度良く付着させることができる固体電解コンデンサの製造方法を提供する。
【解決手段】 この固体電解コンデンサの製造方法では、各櫛歯部２７をペースト槽２６内のカーボンペースト２５に浸漬させた状態で、櫛歯部２７の表面２７ｂ及び裏面２７ｃと直交する方向に弁金属箔２８を例えば１往復だけ揺動させる。これにより、カーボンペースト２５の表面２５ａに生じたうねりが抑えられ、カーボンペースト２５に櫛歯部２７がレジスト層１３の上端１３ａまで確実に浸漬される。従って、櫛歯部２７の所定の部分２７ａにカーボンペースト２５を精度良く塗布することが可能になる。 （もっと読む）

【課題】インダクタンスの低減によってインピーダンスを低減可能な電気素子を提供する。
【解決手段】 導体板１１，１２，２１〜２３は、それぞれ、積層された誘電体層１〜５の主面に形成される。サイド陽極電極１０Ａ，１０Ｂは、導体板１１，１２に接続され、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、導体板２１〜２３に接続される。陽極電極１０Ｃ，１０Ｄは、それぞれ、サイド陽極電極１０Ａ，１０Ｂに接続される。陰極電極１０Ｅは、サイド陰極電極２０Ａ，２０Ｂに接続され、陰極電極２０Ｆは、サイド陰極電極２０Ｃ，２０Ｄに接続される。導体板１１，１２の実効インダクタンスが自己インダクタンスよりも小さくなるように、相互に逆方向の直流電流を導体板１１，１２および導体板２１〜２３に流す。 （もっと読む）

【課題】 広い有効周波数帯域を得ることが可能な積層コンデンサを提供する。
【解決手段】 第１内部電極３のうち積層体１の一主面11に最も近いもの３ａが、積層体１の一主面11に最も近い第２内部電極４ａに設けられた第２内部電極隔離部14に対向する領域において、第１貫通導体５に近づくにつれ積層体１の一主面11に接近しており、かつ、第２内部電極４のうち積層体１の一主面11に最も近いもの４ａが、積層体１の一主面11に最も近い第１内部電極３ａに設けられた第１内部電極隔離部13に対向する領域において、第２貫通導体６に近づくにつれ積層体１の一主面11に接近している積層コンデンサ10である。全体のインダクタンスに対して支配的な電流経路のインダクタンスをより低くしたことにより、共振周波数よりも高周波側のインピーダンスが低くなるので、容量を大きく下げることなく高周波側に広い有効周波数帯域を得ることができる。 （もっと読む）

【課題】 導電部を形成する際に、導電部を構成する成分がセラミックグリーンシート中に染み込むことがなく、セラミックグリーンシートや導電部が変形したり破壊したりすることなく、かつ、積層セラミックコンデンサの製造に用いた場合にデラミネーションの発生を防止することが可能な転写フィルム及び積層セラミックコンデンサを提供する。
【解決手段】 基材フィルム、粘着剤層、及び、導電部と該導電部が形成されていない部分に形成された誘電部とからなる転写層がこの順に積層された転写フィルムであって、前記粘着剤層は刺激を与えることにより気体を発生する気体発生剤を含有することを特徴とする転写フィルム。 （もっと読む）

【課題】 銅等の卑金属を内部電極層に使用した場合に、煩雑な雰囲気制御を行うことなく均一な品質の製品を作製することが可能な積層セラミック素子の製造方法を提供する。
【解決手段】 セラミック層の原料酸化物を含むセラミック前駆体層と、内部電極層の原料を含む内部電極前駆体層とを交互に積層した積層体を焼成する積層セラミック素子の製造方法である。内部電極層の原料として卑金属を使用する。焼成に際して、下記式（１）に示される範囲内の酸素分圧ｐ（Ｏ_２）を有する雰囲気ガスを１００℃以上の温度に到達した時点で導入し、当該雰囲気ガス中で焼成を行う。
１０^１０×Ｋｐ^２≦ｐ（Ｏ_２）≦１０^１４×Ｋｐ^２ ・・・（１）
［ただし、式中Ｋｐは水の解離平衡定数を表す。また、酸素分圧ｐ（Ｏ_２）の単位はＰａである。］ （もっと読む）

【課題】比較的製造が容易な構造で、等価直列インダクタンスのさらなる低減を図ることが可能な積層コンデンサを提供すること。
【解決手段】積層コンデンサＣ１は、内層部３０に含まれる各第１の内部電極４１〜４４，１２１，１４１は第１引き出し導体４６Ａ〜４６Ｄ，１４Ａ〜１４Ｄ，１３４Ａ〜１３４Ｄを有して、該第１引き出し導体は第１の端子電極とそれぞれ電気的に接続され、各第２の内部電極５１〜５４，１２２，１４２は第２引き出し導体５６Ａ〜５６Ｄ，１５Ａ〜１５Ｄ，１３５Ａ〜１３５Ｄを有して、該第２引き出し導体は第２の端子電極と電気的に接続され、外層部１０，６０には、第１の内部電極のうち最も外層部１０，６０寄りに位置する第１の内部電極１２１，１４１と第１の端子電極とを電気的に接続する導通路が形成されていることを特徴とする。 （もっと読む）