説明

Fターム[5E082BC14]の内容

固定コンデンサ及びコンデンサ製造装置 (37,594) | 目的、効果 (2,673) | 電気的特性の修正、補償 (312)

Fターム[5E082BC14]の下位に属するFターム

温度補償 (30)

Fターム[5E082BC14]に分類される特許

21 - 40 / 282


【課題】信頼性の高い電子部品を実現することを目的とする。
【解決手段】この目的を達成するため本発明は、素子3と、この素子3と電気的に接続された外部接続端子11、12と、この外部接続端子11、12を露出するように素子3を被覆した外装体4とを備え、この外装体4は、無機フィラーを含み、残留するノルボルネン系モノマーが10000重量ppm以下となるように成形されたものである。これにより本発明は、はんだリフロー工程における外装体4からのガスの発生を抑制し、電子部品1の信頼性を高めることができる。 (もっと読む)


【課題】高速伝送に対応し且つ高周波帯域での減衰特性の劣化を抑制することが可能な積層型フィルタアレイを提供すること。
【解決手段】積層型フィルタアレイは、複数のコイルを含むコイル部10と複数のコンデンサを含むコンデンサ部20とを備えている。コイルは、導体パターン11a〜16aが形成された絶縁体11〜16が積層されることによって構成される。コンデンサは、コンデンサ電極が形成された絶縁体21,22が積層されることによって構成される。コンデンサ部20は、コンデンサ電極として、各コイルに対応するように個別に配置された複数の信号用コンデンサ電極21aと、複数の信号用コンデンサ電極21aに共通に対向するように配置された一つの接地用コンデンサ電極22aと、を有している。接地用コンデンサ電極22aに一つのインダクタンス調整用導体Laが接続されている。 (もっと読む)


【課題】近接した異極のバスバー間の絶縁距離を確保するとともに、外部機器への接続端子の位置精度を向上することができるケースモールド型コンデンサを提供することを目的とする。
【解決手段】コンデンサ素子11と、素子接続部12aにこのコンデンサ素子11を接続した一対のバスバー12と、このバスバー12の他方の端部に設けられた外部接続端子部12bと、コンデンサ素子11を収容するケース14と、外部接続端子部12bの一部を除いてバスバー12およびコンデンサ素子11を覆うようにケース14内に充填される充填樹脂とからなるケースモールド型コンデンサにおいて、一対のバスバー12の外部接続端子部12bの互いに重なる重複部12cに絶縁板13を設け、絶縁板13により外部接続端子部12bの互いの位置を固定した一対のバスバー12をコンデンサ素子11に接続したケースモールド型コンデンサとする。 (もっと読む)


【課題】低ESLかつ高ESRであるとともに、ESR制御を容易に行なうことができる、積層コンデンサを提供する。
【解決手段】コンデンサ本体8において、2個の第1のコンデンサ部12によって1個の第2のコンデンサ部が挟まれるように配置し、第1のコンデンサ部12に設けられる第1および第2の内部電極17,18の各々の引出し部22,24の幅方向寸法L1を、第2のコンデンサ部に設けられる第3および第4の内部電極の各々の引き出し部の幅方向寸法より長くし、かつ第1および第2の内部電極17,18の対向部21,23が対向する部分の面積S1を、第3および第4の内部電極の対向部が対向する部分の面積より小さくする。積層コンデンサ1の特性は、第1のコンデンサ部12の低ESL特性と第2のコンデンサ部の高ESR特性とが複合されたものとなる。 (もっと読む)


【課題】金属化フィルムコンデンサの性能低下や劣化を抑制する。
【解決手段】絶縁性フィルム12a,12bには、複数の分割電極Aをヒューズ部Bによって第1の方向Xに接続した電極パターンに加工された金属膜10a,10bを、その一端が互いに電気的に接続し、一端以外がマージン部Cによって互いに電気的に接続されないように第2の方向Yに複数並べて配設し、絶縁性フィルム12aについて電極パターンの一端に電気的に接続される端子電極16aと、絶縁性フィルム12bについて電極パターンの一端において端子電極16aが接続された位置と対向しない位置で電気的に接続される端子電極16bとを設ける。 (もっと読む)


【課題】セラミック層を有する積層体を複数備える複合電子部品において、セラミック層がBi成分を含有する場合であっても、積層体間のBi成分の拡散移動を十分に抑制できる複合電子部品を提供する。
【解決手段】第1のセラミック層21と第1の内部導体層25とが積層された第1の積層体2と、第2のセラミック層31と第2の内部導体層35とが積層された第2の積層体3と、第1の積層体2と第2の積層体3との間に設けられる中間材層4と、を備え、第1の内部導体層25と第2の内部導体層35とが電気的に接続された複合電子部品1であって、第1のセラミック層21及び第2のセラミック層31のうち少なくとも一方のセラミック層がBi元素を含有し、中間材層4がTi元素を含有する複合電子部品1を提供する。 (もっと読む)


【課題】誘電率が比較的高く、それゆえ、薄くかつ可撓性を有するキャパシタを構成するために有利に用いることができる誘電体シートを提供する。
【解決手段】セラミック粒子16が、樹脂のような可撓性のある基材15中に分散している、誘電体シート12において、セラミック粒子16の粒径をRとし、誘電体シート12の厚みをTとしたとき、R/T≧1となるようにし、セラミック粒子の形状が略球形であるとき、より好ましくは、R/T≧2/√3となるようにする。 (もっと読む)


【課題】基板と強誘電体薄膜との格子ミスマッチによる歪みが効率的に緩和されるペロブスカイト構造強誘電体薄膜を提供すること。
【解決手段】本発明によるチューナブル素子は、基板上に(111)エピタキシャル成長したペロブスカイト構造強誘電体薄膜を含んでなる。特に、ペロブスカイト構造強誘電体薄膜は、(111)エピタキシャル成長した(BaSr1−x)TiOまたはPb(ZrTi1−x)O{0<x<1}からなる。 (もっと読む)


【課題】 実装面積を大きくすることなく、電源バウンスを減少させ、安定した信号品質を供給する積層型半導体パッケージを提供する。
【解決手段】 積層型半導体パッケージは、第1半導体パッケージと、該第1半導体パッケージに積層された第2半導体パッケージと、第1半導体パッケージと前記第2半導体パッケージとの間に設けられ、第1半導体パッケージおよび前記第2半導体パッケージに接続されるコンデンサとを有する。 (もっと読む)


【課題】低インピーダンスの帯域幅を広くすることが可能な積層コンデンサを提供する。
【解決手段】積層コンデンサは、コンデンサ素体1と、第1及び第2の信号端子11,12と第1及び第2のグランド端子13,14と、グランド電極層31と第1〜第4の信号電極層21〜24と、を備える。グランド電極層31は、第1及び第2のグランド端子13、14に接続されている。第1の信号電極層21は、第1の信号端子11に接続され、グランド電極層31と対向して第1のコンデンサC11を構成する。第2の信号電極層22は、第1の信号端子11に接続され、グランド電極層31と対向して第2のコンデンサC12を構成する。第3の信号電極層23は、第2の信号端子12に接続され、グランド電極層31と対向して第3のコンデンサC13を構成する。第1のコンデンサC11と第2のコンデンサC12は、静電容量が異なる。 (もっと読む)


【課題】比較的低コスト、低インダクタンス、及び低等価直列抵抗(ESR)により特徴付けられるデバイスを一般にもたらす減結合コンデンサのための、改善された部品設計を提供すること。
【解決手段】低インダクタンス・コンデンサが、誘電体層の間に配置され、かつ、マウント面に対してほぼ垂直になるように配向された電極を含む。デバイス周辺部に沿って垂直電極を露出させ、終端ランド部が形成される場所を決定し、電流ループ面積を減らし、よって、部品のインダクタンスを低減させることを意図する狭い制御された間隔を、ランド間に定める。インターデジット型終端部によって、電流ループ面積、よって、部品の等価直列インダクタンス(ESL)を更に低減させることができる。終端部は、様々な無電解めっき技術によって形成することができ、回路基板パッドに直接はんだ付けすることもできる。 (もっと読む)


【課題】比較的簡単な構成で、両面に金属膜が形成されたフィルムコンデンサに存在する絶縁欠陥部周辺の蒸着金属を除去する。
【解決手段】導通検出ユニット(35)により、電圧が印加される第1の分割電極(21a)と、残りの第1の分割電極(21a)とが電気的に絶縁されているかを検出し、この検出結果に基づいて、電圧印加ユニット(32)により第1の分割電極(21a)同士が絶縁状態であるときにのみ、第1の分割電極(21a)に対して電圧を印加する。 (もっと読む)


【課題】本発明は積層型チップキャパシタに関する。
【解決手段】本発明の一様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され第1及び第2側面と第1及び第2端面を有するキャパシタ本体と、上記第1及び第2側面それぞれにおいて異種極性の外部電極が交互に配置された複数の外部電極と、それぞれ上記キャパシタ本体の外面に引出され上記外部電極に接続された1つまたは2つのリードを有する複数の内部電極と、を含む。積層方向に隣接した異種極性の内部電極のリード間の水平距離は、上記キャパシタ本体の同一側面に配置された隣接した異種極性の外部電極間のピッチより大きい。上記内部電極内に形成される電流の流れは上記内部電極の長辺方向及び短辺方向の少なくとも一つの方向において逆方向成分を有するか、相互垂直である。 (もっと読む)


【課題】等価直列インダクタンスを最小限に抑え、大容量を達成できる積層コンデンサを得る。
【解決手段】本体18の第1及び第2主面12,13上に形成された第1及び第2主面端子電極20,21を有する積層コンデンサ。四つの側面14〜17上には、第1及び第2側面端子電極22,23が形成されている。本体18は、第1主面12側の低ESL部分24と第2主面13側の高容量部分25とに区分される。低ESL部分24において、第1及び第2低ESL内部電極26,27、第1低ESL内部電極26を第1主面端子電極20に電気的に接続する第1ビアホール導体28、及び第2低ESL内部電極27を第2主面端子電極21に電気的に接続する第2ビアホール導体29が形成されている。高容量部分25において、第1及び第2高容量内部電極30,31、第1高容量内部電極30を第1側面端子電極22に電気的に接続する第1引出し電極32、及び第2高容量内部電極31を第2側面端子電極23に電気的に接続する第2引出し電極33が形成されている。 (もっと読む)


【課題】静電容量値のばらつきを抑制し、Q値の向上が可能な積層コンデンサを提供する。
【解決手段】積層コンデンサC1は、絶縁体層20が積層された積層体1と、積層体1の外表面に設けられた第1及び第2の端子電極10,11と、積層体1内に設けられると共に一端面が第1の端子電極10に接続された内部電極と、積層体1内に設けられると共に一端面が第2の端子電極11に接続された内部電極とを備えている。第1の端子電極10に接続された内部電極と第2の端子電極11に接続された内部電極との組み合わせにおいて、互いに重なり合うのは第1の内部電極21と第2の内部電極22のみであり、第1及び第2の内部電極21,22の対は1つのみである。また、第3の内部電極23と第4の内部電極24とは同一の層に配されており、これらの内部電極の他端面は互いに対向している。 (もっと読む)


【課題】低ESLであり、かつESR制御を容易に行なうことができる、積層コンデンサを提供する。
【解決手段】コンデンサ本体8において、2個の第1のコンデンサ部によって1個の第2のコンデンサ部13が挟まれるように配置し、第1のコンデンサ部に設けられる第1および第2の内部電極の各々の引出し部の幅方向寸法に比べて、第2のコンデンサ部13に設けられる第3および第4の内部電極19および20の各々の引き出し部26および28の幅方向寸法L2をより短くしながら、第1および第2のコンデンサ部間での引出し部の幅の比率や内部電極の積層枚数の比率を変更することによって、ESRを制御し、他方、第1のコンデンサ部において、内部電極から外部端子電極までの電流経路をより分散させ、第1のコンデンサ部のESLを相対的に低くすることにより、低ESL化する。 (もっと読む)


【課題】等価直列抵抗を制御することが可能な積層コンデンサアレイを提供すること。
【解決手段】第1及び第2の内部電極21,25は誘電体層9を間に挟んで互いに対向するように位置し、第3及び第4の内部電極31,35は誘電体層9を間に挟んで互いに対向するように位置する。複数の第1の内部電極21は引き出し導体22を介して第1の外部接続導体15に電気的に接続され、第2の内部電極25は引き出し導体26を介して第2の端子導体12に電気的に接続され、第3の内部電極31は引き出し導体33を介して第3の端子導体13に電気的に接続され、第4の内部電極35は引き出し導体36を介して第4の端子導体14に電気的に接続される。1つ以上当該第1の内部電極21の総数よりも1つ少ない数以下の第1の内部電極は、引き出し導体23を介して第1の端子導体11に電気的に接続される。 (もっと読む)


【課題】ESLの上昇を抑えつつ実装密度の向上を図ることが可能な、基板に対する貫通コンデンサの実装構造を提供する。
【解決手段】基板10には、電源側導体層13に接続される電源側ビアホール17と、接地側導体層14に接続される接地側ビアホール18とが行列状に形成されている。電源側ビアホール17及び接地側ビアホール18は行方向及び列方向において交互に並んでいる。貫通コンデンサC1は、直方体状をしたコンデンサ素体2と、一対の端面2a,2aに形成された一対の端子電極3,3と、一対の端面2b,2bに形成された一対の接地電極4,4とを有している。貫通コンデンサC1は、基板10の実装面側から見たときに、行方向に交差する方向で互いに隣り合い且つ列方向に交差する方向でも互いに隣り合う一対の電源側ビアホール17の間に配されている。 (もっと読む)


【課題】内部電極と端子電極との良好な接触性を確保した上で、ESLの増加を抑えつつ、ESRを向上させることが可能な積層コンデンサを提供する。
【解決手段】積層体1では、第1の内部電極21と第2の内部電極22との間に、第3及び第4の内部電極23,24が配される。第1及び第2の内部電極21,22は引き出し部21a,21b,22a,22bを含み、これら4つの引き出し部は積層体1の側面から露出している。第3及び第4の内部電極23,24は、主電極部23a,24aと引き出し部23b,24bとを含み、引き出し部23b,24bは主電極部23a,24aの中間部16,116から伸びている。引き出し部21a,21b,22a,22bの一端部の幅W1〜W4は、引き出し部23b,24bの一端部の幅W5,W6以下となっている。 (もっと読む)


【課題】ESRを大きくしつつ、ESLを小さくすることが可能な積層コンデンサを提供する。
【解決手段】素体1は、交互に積層させた第1及び第2の内部電極31,41を有している。第1の内部電極31は、第1の主電極32と、第1の主電極32の縁部32aに接続され素体1の第1の側面4に向かって伸びる第1の連結導体33aと、第1の連結導体33aに接続され第3の側面6に向かって伸びる第1の引出導体33bとを有する。第2の内部電極41は、第2の主電極42と、第2の主電極42の縁部42aに接続され素体1の第1の側面4に向かって伸びる第2の連結導体43aと、第2の連結導体43aに接続され第4の側面7に向かって伸びる第2の引出導体43bとを有する。第1の引出導体33bは間隙によって第1の主電極32から、第2の引出導体43bは間隙によって第2の主電極42から、各々隔てられている。 (もっと読む)


21 - 40 / 282