【課題】各種電子機器に使用されるチップ形固体電解コンデンサの更なる低ＥＳＬ化を図ることを提供することを目的とする。
【解決手段】対向する辺に略同形状、同面積の陽極電極部を突出して設けた陽極体を絶縁部により陽極電極部と陰極形成部に分離し、この陰極形成部に固体電解質層、陰極層を形成して陰極電極部を設けたコンデンサ素子１と、このコンデンサ素子１を複数個隣接配置して各陽極／陰極電極部に接合された陽極／陰極端子７、８と、この陽極／陰極端子７、８の一部を除いて複数のコンデンサ素子１を一体被覆した外装樹脂１０からなる構成により、コンデンサ素子１の状態で同一ライン上に陽極／陰極部を近接配置でき、かつ実装面となる下面の対向する各辺に陽極／陰極端子７、８が交互に近接配置されるため、陽極／陰極端子７、８間を流れる電流を互いに打ち消し合い、ＥＳＬを複数分の１に低減できる。 （もっと読む）

【課題】セラミック層および内部電極が薄層化された積層セラミックコンデンサを製造するための焼成工程において、内部電極の端縁部分での電極切れ、それに伴う厚みの増大が原因となる絶縁耐性の低下が生じにくいようにする。
【解決手段】積層セラミックコンデンサ１１は、誘電体セラミックからなるセラミック素体１３と、セラミック素体１３の内部に積層状に形成されかつニッケルを主成分とする複数の内部電極１４とからなる積層構造を有している。セラミック素体１３は、複数の容量形成用セラミック層１６と、内部電極１４と端縁同士が接するように形成される段差吸収用セラミック層１７とを備える。容量形成用セラミック層１６はチタン酸塩系セラミックからなり、段差吸収用セラミック層１７はＣａＺｒＯ_３系セラミックからなる。 （もっと読む）

低インダクタンスコンデンサは、使用時に、第１のコンデンサ部において第１の特性インダクタンスを、第２のコンデンサ部において第２の特性インダクタンスを示し、この第１の特性インダクタンス及び第２の特性インダクタンスは、互いを無効化するよう作用する。低インダクタンスコンデンサを形成する方法には、熱硬化が含まれる。パッケージは、低インダクタンスコンデンサと実装基板とを含む。 （もっと読む）

【課題】ＥＳＬの増加を抑えつつ、ＥＳＲを大きくすることが可能な積層コンデンサを提供すること。
【解決手段】第１の内部電極対３１は、第１及び第２の内部電極３３，３５を含む。第１の内部電極３３は、主電極部分３３ａと、主電極部分３３ａの第１の端面４側の端部から第１の側面６に伸びる引き出し部分３３ｂとを含む。第２の内部電極３５は、主電極部分３５ａと、主電極部分３５ａの第１の端面４側の端部から第２の側面７に伸びる引き出し部分３５ｂとを含む。第２の内部電極対４１は、第３及び第４の内部電極４３，４５を含む。第３の内部電極４３は、主電極部分４３ａと、主電極部分４３ａの第２の端面５側の端部から第１の側面６に伸びる引き出し部分４３ｂとを含む。第４の内部電極４５は、主電極部分４５ａと、主電極部分４５ａの第２の端面５側の端部から第２の側面７に伸びる引き出し部分４５ｂとを含む。 （もっと読む）

【課題】簡単な構成で配線のインダクタンス及び内部インダクタンスを低減できるコンデンサを提供する。
【解決手段】各電極接続板１１、２１は、コンデンサ素子１の両素子電極部２、３をその両側から挟むように配置された一対の挟持電極接続片１３、１４、２３、２４と、並設されたコンデンサ素子１の外側でコンデンサ素子１の側部に沿って延びると共に、両挟持電極接続片１３、１４、２３、２４を接続する接続片１５、２５とより成る。第１及び第２電極板１１、２１を絶縁体を介して内外に相対向させた状態で近接して配置する。複数のコンデンサ素子１の同じ側に位置する素子電極部２、３に対して、第１電極接続板１１の素子接続部１６と第２電極接続板２１の素子接続部２６とを交互に接続する。 （もっと読む）

【課題】積層コンデンサにおいて、低ＥＳＬ化および高ＥＳＲ化を図りながら、共振周波数を高周波側または低周波側に容易に設定できるようにする。
【解決手段】コンデンサ本体８において、２つの第１のコンデンサ部１１および２つの第１のコンデンサ部１１によって積層方向に挟まれるように１つの第２のコンデンサ部１２を配置する。第１のコンデンサ部１１の共振周波数を、第２のコンデンサ部１２の共振周波数より高くして、第１のコンデンサ部１１が低ＥＳＬ化に寄与するようにしながら、第２のコンデンサ部１２の１層あたりのＥＳＲを、第１のコンデンサ部１１の１層あたりのＥＳＲより高くなるようにして、第２のコンデンサ部１２が高ＥＳＲ化に寄与するようにする。さらに、第１のコンデンサ部１１の合成ＥＳＲを、第２のコンデンサ部１２の合成ＥＳＲより低くしたり、高くしたりする。 （もっと読む）

【課題】キャパシタの極性による容量値の差を抑制することが可能なキャパシタおよび電子回路を提供すること
【解決手段】本発明は、基板（１０）上に設けられた下部電極（１２ａ、１２ｂ）と、下部電極（１２ａ、１２ｂ）上に設けられた誘電体膜（１４ａ、１４ｂ）と、誘電体膜（１４ａ、１４ｂ）上に設けられた上部電極（１６ａ、１６ｂ）とを有する２つのサブキャパシタ（２０ａ、２０ｂ）と、２つのサブキャパシタ（２０ａ、２０ｂ）のそれぞれの下部電極（１２ａ、１２ｂ）は、それぞれ他方の上部電極（１６ｂ、１６ａ）と相互に接続する２つの接続部（Ｌ１，Ｌ２）と、を具備するキャパシタおよび電子回路である。 （もっと読む）

【課題】 高静電容量と低ＥＳＬの両方を満足できる積層コンデンサを提供する。
【解決手段】 誘電体チップ１０１を、同一平面に位置し互いが非接触の第１内部導体層１１２及び第２内部導体層１１３と、同一平面に位置し互いが非接触の第３内部導体層１１４及び第４内部導体層１１５とを、誘電体層１１１を介して交互に積層して一体化した構造とし、引出し部１１２ａ，１１５ａを通じて第１外部電極１０２から第１内部導体層１１２と第４内部導体層１１５に一方の極性を付与でき、引出し部１１３ａ，１１４ａを通じて第２外部電極１０３から第２内部導体層１１３と第４内部導体層１１４に他方の極性を付与できる構成とする。 （もっと読む）

【課題】より一層の低ＥＳＬ化が可能な積層型固体電解コンデンサを提供する。
【解決手段】一方側に陽極部８、他方側に陰極部９を備えた複数のコンデンサ素子を、陰極部９が重なり合うと共に陽極部８が交互に第１の位置および第２の位置で揃うように積層してなる積層体１２と、積層体１２における陽極部８および陰極部９に対応してそれぞれ配置されかつ接続された陽極端子１３および陰極端子１４と、陽極端子１３と陰極端子１４との間に接続された少なくとも１つのセラミックコンデンサ１７と、積層体１２、陽極端子１３、陰極端子１４およびセラミックコンデンサ１７を、陽極端子１３および陰極端子１４それぞれの少なくとも一部を露出させて封止する外装樹脂と、を含んでなる積層型固体電解コンデンサとする。 （もっと読む）

【課題】設計値から予測できない減衰極を制御して、所望する周波数に減衰極を有する積層型電子部品を得ることを目的とする。
【解決手段】本発明に係る積層型電子部品１００は、複数の絶縁基板Ｄ１からＤ１６を積層してなる積層体を形成する積層型電子部品であって、前記積層体の側面に形成されたグランド用側面電極１００ａ、１００ｃまたは１００ｅと、前記グランド用側面電極の幅ｗ２よりも太い幅ｗ１の引き出し線１５１〜１５６で前記のグランド用側面電極１００ａ、１００ｃ及び１００ｅと接続されるグランド電極パターン１２６、１３１が形成される絶縁基板Ｄ１４、Ｄ１６を備える。 （もっと読む）

【課題】低ＥＳＬ値となり、製造歩留まりに優れ、高信頼度の積層セラミックコンデンサを提供する。
【解決手段】素体１０は、内層部１１と、外層部１２とを含む。内層部１１には、複数の内部電極１１０が高さ方向Ｈに積層されており、この内部電極１１０は、側面１０３に導出された引き出し部１１１を有している。外層部１２は、高さ方向Ｈでみた内層部１１の少なくとも一面に積層されている。
端子電極２０は、高さ方向Ｈに沿って引き出し部１１１を被覆し、且、高さ方向Ｈに直交する長さ方向Ｌに間隔Ｇ２、Ｇ３を隔てて配置されている。複数の端子電極２０のうち、少なくとも長さ方向Ｌの両端の端子電極２０は、中間部２１と、端部２２とを有している。中間部２１は、電極幅Ｄ１１１より広い電極幅Ｄ２１を有しており、端部２２は、側面１０３の端縁上において、中間部２１より狭い電極幅Ｄ２２を有している。 （もっと読む）

【課題】積層コンデンサにおいて、低ＥＳＬ化および高ＥＳＲ化の双方を図る。
【解決手段】コンデンサ本体８において、第１のコンデンサ部１１と第２のコンデンサ部１２とを積層方向に並ぶように配置しながら、第１のコンデンサ部１１が積層方向での少なくとも一方端に位置するようにし、それによって、実装面２５により近い側に第１のコンデンサ部１１を位置させる。第２のコンデンサ部１２を構成する第３および第４の内部電極１５および１６についての第３および第４の引出し部の対の数を単に１つとすることによって、第１のコンデンサ部１１を構成する第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の対の数より少なくし、第１のコンデンサ部１１が低ＥＳＬ化に寄与するようにしながら、第２のコンデンサ部１２が高ＥＳＲ化に寄与するようにする。 （もっと読む）

【課題】共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。
【解決手段】静電容量Ｃaの２ⁿ倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。コンデンサ２１１ａ〜ｆは、静電容量が大きいものほど、インダクタと接続させる配線４０２の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線４０２の抵抗がＱ値に及ぼす影響を低減させる。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。
【解決手段】下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備えた誘電体キャパシタであって、少なくとも柱状結晶間にその酸化層であるPtO₂層、RuO_x層、ReO_x層、OsO_xのいずれか１つの酸化層を有する下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備え、前記酸化層は誘電体層８からの酸素の抜け出しを防止するように構成されている。 （もっと読む）

【課題】積層型固体電解コンデンサにおいて、高周波特性に優れ且つＥＳＲ、ＥＳＬ特性を向上させた積層型固体電解コンデンサを提供する。
【解決手段】表面に誘電体酸化皮膜層を有する平板上の弁作用金属板の一方側に陽極部を、他方側に陰極部を形成した単板コンデンサ素子を、陽極部が陰極部を中心に対向するように複数枚積層し、各電極部を陽極リードフレーム及び陰極リードフレームにそれぞれ接続した積層型固体電解コンデンサにおいて、
単板コンデンサ素子をその横寸法（ｗ）が縦寸法（ｌ）より長い形状のものを選定したことを特徴とする。 （もっと読む）

【課題】固体電解コンデンサ素子等の製造工程において、支持板に固定した多数の素子片の固定位置精度を検査する装置として好適な検査装置を提供する。
【解決手段】支持体に複数の素子片を列状に固定し、前記素子片に対して１以上の処理を順次行なう素子片の処理に用いる検査装置であって、前記処理のいずれかに先立ち素子片の支持体上での位置を測定する手段と、測定値と所定の基準値と比較して良否を判定する判定手段とを有する素子片検査装置。 （もっと読む）

【課題】誘電体層を薄層、多層化した場合においても、層間剥離現象（デラミネーション）などの構造欠陥が有効に防止され、信頼性の高い積層型電子部品を提供すること。
【解決手段】内部電極層と内側誘電体層とが交互に積層された内層部と、前記内層部の積層方向の両端面に配置され、外側誘電体層からなる外層部と、を有する積層型電子部品であって、前記外側誘電体層を構成する誘電体粒子の平均結晶粒径が、前記内側誘電体層を構成する誘電体粒子の平均結晶粒径よりも、大きいことを特徴とする積層型電子部品。 （もっと読む）

【課題】表面に内部電極を形成したセラミックシートの複数枚を積層してチップ体２に一体化し，このチップ体の側面に，前記各陽極側内部電極３の各々が電気的に繋がる陽極側外部端子電極７と，前記各陰極側内部電極５の各々が電気的に繋がる陰極側外部端子電極８とを形成して成る積層コンデンサにおいて，前記両外部端子電極間におけるＥＳＬ（等価直列インダクタンス）を低減する。
【解決手段】前記各陽極側内部電極３及び前記各陰極側内部電極５のうちいずれか一方又は両方に，これらの積層方向から見て前記陽極側内部電極と前記陰極側内部電極とが互いに重なっていない非重なり部に沿ってその各々における前記外部端子電極７，８の方向に延びる延長部３ａ，５ａを一体に設けて，この各延長部の相互間を，その先端において互いに接続する。 （もっと読む）

【課題】セラミックシート１３ａ，１３ｂの複数枚を積層一体化したセラミック積層チップ体１２の内部に容量の異なる二つのコンデンサ素子１４，１５を並列に設けて成る積層コンデンサ１１において，これをフィルタ回路に適用した場合に，高い周波数の領域における減衰特性を向上する。
【解決手段】前記二つのコンデンサ素子のうち容量の小さいコンデンサ素子１５における内部電極１５ａ，１５ｂの積層枚数を，容量の大きいコンデンサ素子１４における内部電極１４ａ，１４ｂの積層枚数よりも多くする。 （もっと読む）

【課題】際断面性状に優れた金属箔裁断方法を提供する。
【解決手段】先端が近接して配置された対向する第１刃と第２刃の間に金属箔を通して両刃間で切断する金属箔の裁断方法において、第１刃と第２刃のラップ（刃噛み深さ）を１５０μｍ〜２５０μｍに設定して金属箔の剪断を行なうことを特徴とする金属箔の裁断方法。 （もっと読む）