薄膜電子部品用基板及びそれを用いた薄膜電子部品並びにそれらの製造方法
【課題】本発明の目的は、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板及び該基板の上に受動素子を形成した薄膜電子部品並びにそれらの製造方法を提供することである。
【解決手段】本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、金属酸化物薄膜からなるコーティング層を設け、金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする。この高精度の平滑性を有する基板上に薄膜電子部品をＰＶＤ法等の薄膜デバイス製造技術を適用して形成する。
【解決手段】本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、金属酸化物薄膜からなるコーティング層を設け、金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする。この高精度の平滑性を有する基板上に薄膜電子部品をＰＶＤ法等の薄膜デバイス製造技術を適用して形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の上に電極層、誘電体層等の薄膜層を薄膜電子素子として形成するための基板及びその薄膜電子部品並びにそれらの製造方法に関する。
【背景技術】
【０００２】
従来、アルミナ等のセラミックス多結晶基板又はガラスセラミックス基板（低温焼成基板、ＬＴＣＣ）の上にコンデンサ等の受動素子が形成された電子部品が広く知られている。このような薄膜電子部品の製造には、薄膜デバイス製造技術が用いられることから、受動素子が形成される基板の表面は十分に平滑である必要があり、そのため基板の表面はあらかじめ研磨により鏡面化される（特許文献１参照）。
【０００３】
しかしながら、セラミックス多結晶体若しくはガラスセラミックス体からなる基板内には多数のポアが存在するため、研磨により鏡面化すると基板の表面には多くの開口したポアが露出することとなる。このようなポアは、基板にガラス成分（フリット材）が含まれるガラスセラミックス基板において特に多いという傾向がある。これは、ガラスセラミックス基板の焼成時にガラス成分が溶融しガスの発生があり、内包された気泡が充分に抜け切らないためであると推測される。このため、特にガラスセラミックス基板においては露出したポアの深さが約３μｍ以上に達することがあり、このような深いポアが基板の表面に露出していると、薄膜デバイス製造技術を用いて形成される受動素子に欠陥が生じるおそれがある。例えば、薄膜コンデンサを形成する場合、ポアの部分において下部電極層と上部電極層が短絡するおそれがあった。
【０００４】
このような基板の表面の欠陥を抑制するために、例えば基板の表面にゾルゲル法によってコート膜を形成する特許文献２に開示された技術を適用することも考えられる。特許文献２に開示された技術は次の通りである。ドクターブレード法によりアルミナ等のグリーンシートを形成し、そのグリーンシートに厚膜デバイス製造技術により配線を形成し、複数枚のグリーンシートを積層後、焼成して多層配線基板とする。ここでグリーンシートの焼成時に発生するガスにより基板の内部及び表面にボイドが形成され、特に表面付近に現れたボイドが表面のポア（表面欠陥）となって、焼成後、焼成基板の表面に形成する微細な配線の配線不良を引き起こす。そこで、焼成基板の表面を平滑面として配線不良の発生を防止しつつ、ビアホール等の導通を充分に確保するために、焼成基板の表面にゾルゲル法によってコート膜を形成し、基板の表面の平滑化を図るものである。
【特許文献１】特開平１０−９８１５８号公報
【特許文献２】特開平５−７４９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
基板表面には基板の焼成時の収縮により生ずるうねりによる広い領域内の凹凸があるが、この種の凹凸は研磨により平滑化が可能である。しかしガラスセラミックス基板では、例えばＳｉＯ２を主成分とするガラス相中にＡｌ２Ｏ３が分散粒子として存在するが、ガラス相よりもＡｌ２Ｏ３粒子のほうが硬いため、基板の研磨を行なうとＡｌ２Ｏ３粒子の露出表面がガラス相の表面よりもわずかに凸面となる。図１にガラスセラミックス基板の表面付近の断面概略図を示した。図１に示すように発明者らの調査によるとＡｌ２Ｏ３粒子の露出表面とガラス相の表面との段差は研磨技術にも左右されるが、少なくとも５〜６０ｎｍであることがわかった。このようなＡｌ２Ｏ３粒子の粒子径程度の狭い領域での段差は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。さらに、ガラス相の表面には上述のポアが存在し、発明者らの調査によるとその深さは０．５〜１０μｍである。ポア径は深さと同程度であるので０．５〜１０μｍ画の領域内における０．５〜１０μｍの凹部は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。
【０００６】
セラミックス多結晶基板やガラスセラミックス基板において、基板の表面に特許文献２を例とするコート層を設けることのみでは、ポアの箇所で基板のポアに連通するコート層のポアが生じるか、或いは基板のポア若しくはＡｌ２Ｏ３粒子の露出表面に対応したコート層の凹凸が生じる。したがって、このような凹凸がコート層にあると高精度の薄膜デバイス製造技術を適用した場合、厚膜デバイス製造技術を適用したときには解決されうる短絡等の問題が依然として解決されないことがわかった。
【０００７】
このように高精度の薄膜デバイス製造技術を適用して、表面に微小領域での凹凸があるセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成して薄膜電子部品を製造するためには、厚膜デバイス製造技術により受動素子を形成して厚膜電子部品を製造する場合よりも基板に高精度な平滑性を与える必要がある。
【０００８】
本発明の目的は、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板及びその製造方法を提供することである。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するための本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする。
【００１０】
また、本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したポアの合計開口面積を該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としたことを特徴とする。
【００１１】
また本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したコーティング層ポア数を前記基板の表面で開口した基板ポア数の３０％以下にしたことを特徴とする。
【００１２】
さらに本発明に係る薄膜電子部品は、前記金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けたことを特徴とする。
【００１３】
本発明に係る薄膜電子部品用基板の製造方法は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を１回以上行なうことで金属酸化物薄膜層を積層して、０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜からなるコーティング層を形成することを特徴とする。
【００１４】
ここで、本発明に係る薄膜電子部品用基板の製造方法では、前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たすことが好ましい。
【００１５】
本発明に係る薄膜電子部品用基板の製造方法では、前記原料液を１回若しくは複数回塗布することにより前記塗布層を形成することが好ましい。
【００１６】
本発明に係る薄膜電子部品用基板の製造方法では、前記塗布層の焼成温度は５００℃以上１０００℃未満であることが好ましい。
【００１７】
本発明に係る薄膜電子部品用基板の製造方法では、前記原料として、Ｓｉを主成分とした原料を使用することが好ましい。
【００１８】
本発明に係る薄膜電子部品の製造方法は、本発明に係る薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする。ここで下部電極層、上部電極層はＰＶＤ法等の気相法により形成することが好ましい。
【発明の効果】
【００１９】
本発明により、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板を提供できる。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品も提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。本実施形態に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、コーティング層は金属酸化物薄膜からなり、金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたものである。
【００２１】
薄膜電子部品用基板のベースとなるものは、板状のセラミックス多結晶体若しくはガラスセラミックス体である。ガラス基板やシリコン単結晶基板は、表面が十分に平滑であるため、薄膜デバイス技術の適用が可能であるが、セラミックス多結晶基板やガラスセラミックス基板は表面を鏡面に研磨して使用するため、解決課題で述べたように図１のポアやアルミナ粒子の露出表面の凸部が存在する。そこで表面の高精度の平滑化が必要である。したがって本実施形態では、これらの基板を対象とする。
【００２２】
セラミックス多結晶体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、アルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）が例示できる。
【００２３】
また、ガラスセラミックス体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、１０００℃以下で焼成して得たアルミナ（結晶相）と酸化ケイ素（ガラス相）からなる基板が例示できる。その他、セラミックス成分として、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア等を用いることができる。ガラス成分としては、ホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を用いることができる。１０００℃以下で焼成できるため内部導体を配線する場合にはＡｇ、Ａｇ−Ｐｄ合金、Ａｕ、Ｐｔ、Ｃｕの使用が可能である。また誘電率がアルミナ基板より低いので信号遅延も小さい。さらに熱膨張係数がシリコンに近いという特徴があり、基板への直接ダイボンディングやフリップチップ（ＦＣ）接続が容易である。これによりモジュールの小型化に有利な基板となっている。基板として使用するため、セラミックス多結晶体若しくはガラスセラミックス体の形状は板状とする。ガラス成分は６０〜８０体積％とし、骨材であるセラミックス成分を４０〜２０体積％とすることが好ましい。ガラス成分が上記の範囲を外れると複合組成物となりにくく、強度及び成形性が低下するからである。上記の範囲内とすることで、セラミックス基板とほぼ同等の強度及び成形性を確保しつつ、粒界に起因する欠陥を大幅に低減し、平滑性の向上を図ることができる。
【００２４】
基板の少なくとも一面を基板研削（ラッピング）を行ない、基板の焼成工程において生じた焼成反りを除去して平坦化する。基板の平坦化後は、鏡面化（ポリッシング）処理を行なう。ポリッシング処理はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いることが好ましい。この段階で基板の表面に開口したポアと、セラミックス粒子の露出表面での凸部が発生する。
【００２５】
コーティング層は、上記の研磨面の上に設ける。コーティング層は金属酸化物薄膜からなる。金属酸化物薄膜としては、基板組成と同一若しくは基板組成を主成分とすることが好ましい。さらに、表面の高精度の平滑性を得るためにアモルファスとなるものがより好ましい。ＳｉＯ２薄膜とすることが特に好ましい。ＳｉＯ２にアルミナを含有させた薄膜であっても良い。或いは基板と薄膜電子部品の熱膨張係数の中間値の熱膨張係数を有する金属酸化物薄膜を形成することで、薄膜電子部品のクラックの発生を抑制しても良い。金属酸化物薄膜の膜厚は、基板表面の凹凸を緩和するため、０．１μｍ以上２０μｍ以下とする。金属酸化物薄膜の膜厚が０．１μｍ未満では、ポアの箇所で基板のポアに連通するコーティング層のポアが生じやすくなると共に、セラミックス粒子の露出表面の凸部の段差を解消できず、セラミックス粒子の露出表面に対応したコーティング層の凹凸が生じる。一方、金属酸化物薄膜の膜厚が２０μｍを超える場合には、表面の凹凸の緩和及びポアの内圧の抑制が充分に可能であるが、コーティング層にクラックが生じやすくなるとともに、過度の膜厚は無駄となる。さらに、コーティング層の表面粗さＲａ（算術平均粗さ）は、０．５ｎｍ以上２０ｎｍ以下とする。ここで表面粗さＲａはＪＩＳ Ｂ ０６０１に準拠した測定装置により決定する。Ｒａを０．５ｎｍ未満とすることは基板を構成する原子レベルの凹凸があるため困難である。一方、Ｒａが２０ｎｍを超えると、薄膜デバイス技術の適用により、４０〜１００ｎｍ程度の微小膜厚の薄膜を形成する場合もあることから、短絡等の欠陥が生じやすくなる。
【００２６】
本実施形態では、金属酸化物薄膜は０．１μｍ以上２０μｍ以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としても良い。通常、鏡面化した基板のポアの合計開口面積は、基板表面に対して約０．０２〜０．２％を占める。このとき、コンデンサ等の薄膜電子部品を形成すると短絡がかなりの確率で起こる。金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下、好ましくは１００ｐｐｍ以下、より好ましくは５０ｐｐｍ以下とすることで、ショート率をほぼ０％とし、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。
【００２７】
本実施形態では、金属酸化物薄膜は０．１μｍ以上２０μｍ以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したコーティング層ポア数をセラミックス多結晶基板やガラスセラミックス基板の表面で開口した基板ポア数の３０％以下としても良い。ポア数を３０％以下に低減すれば、金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下となり、ポアが金属酸化物薄膜で埋められてポア数も減少した状態となっているため、ショート率がほぼ０％となり、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。なお、コーティング層ポア数は顕微鏡を用いた表面観察により求めることができ、基板ポア数はコーティング層を形成する前若しくはコーティング層を除去した後、表面観察により求めることができる。
【００２８】
本実施形態では、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に上述の条件を満たす高精度の平滑性を有するコーティング層を設けた薄膜電子部品用基板の上に数ｎｍ〜数μｍの薄膜を成膜する薄膜デバイス技術を適用して薄膜電子部品を形成しても良い。図２に本実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。図２の薄膜電子部品は、ラッピング及びポリッシングを施したセラミックス多結晶体若しくはガラスセラミックス体からなる基板の基板１の表面に、金属酸化物薄膜からなる高精度の平滑性を有するコーティング層２を設け、コーティング層２の上に下部電極層３を設け、下部電極層３の上に薄膜誘電体層４を設け、薄膜誘電体層４の上に上部電極層５を設けた形態を有する。
【００２９】
下部電極層３及び上部電極層５は、低抵抗性を有する材料で形成することが好ましく、例えばＡｕ、Ａｇ、Ａｇ-Ｐｄ、Ｐｔ、Ｃｕ或いはこれらの合金等の低抵抗導電体を薄膜に形成したものである。膜厚は特に限定されないが５０ｎｍ以上、５００ｎｍ以下に設定することが好ましい。なお、コーティング層２と下部電極層３との間に密着層を設けても良い。
【００３０】
薄膜誘電体層４は、コンデンサとなる絶縁層であり、このような高誘電率材料としては、例えば、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢａＴｉＯ３、（ＢａｘＣａ１−ｘ）ＴｉＯ３、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｉ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（ＳｒｘＢａ１−ｘ）Ｎｂ２Ｏ６、ＰｂＮｂＯ６等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、ＢＳＴ、ＢａＴｉＯ３やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。膜厚は特に限定されないが３０ｎｍ以上５００ｎｍ以下に設定することが好ましい。膜厚が３０ｎｍ以下であると充分な比誘電率が得られない場合があり、リーク電流が許容範囲を超えるおそれがある。一方、膜厚が５００ｎｍを超えると充分な容量値が得られない場合がある。
【００３１】
なお、上部電極層５の上に電極保護の目的でＴｉＯ２やポリイミド等の保護層を設けても良い。
【００３２】
基板表面に金属酸化物薄膜からなるコーティング層を設けることで、基板中に含まれる不純物が電極や薄膜誘電体に拡散することを防止しうる場合がある。一方、電極や薄膜誘電体から基板へ不純物が拡散することを防止しうる場合がある。
【００３３】
次に本実施形態に係る薄膜電子部品用基板の製造方法について図３〜図８を参照しながら説明する。まず、図３に示すように板状のセラミックス多結晶体若しくはガラスセラミックス体からなる基板１０の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液を塗布することで塗布層１１を形成する。ここで原料液とは、加熱により金属酸化物となる原料を含むものであれば特に制限はない。原料としては、例えば金属アルコキシド、金属アルコラート、有機金属酸塩、無機金属塩、金属トリフルオロ酢酸塩、シリカゾル、アルキルシリケート、無機シロキサンなどがある。２種以上の原料を混合して用いても良い。原料として、Ｓｉを主成分とし、ガラス層を形成する原料を使用することが好ましい。粘性が高いと限界膜厚（１回の塗布・熱処理でクラックが生成し始める膜厚のことをいう）を超えてしまい、コーティング層にクラックが生じる。したがって、上記原料に溶剤を添加し、粘性調整を行なった原料液とすることが好ましい。ここで、図８に１回塗布膜の模式図を示した。図８に示すようにサブミクロンから数ミクロンの膜厚の塗布層２６を形成する場合は、セラミックス粒子２２の露出表面の凸部の段差２３を緩和すると共に基板２０のポア２４の内部に原料液が浸透する。したがって、粘度を調整して、基板表面の凹凸がなくなるまで繰り返して塗布を行なうことで、セラミックス粒子の露出表面の凸部の段差を緩和すると共に基板のポアをほぼ埋めることができ、高精度の平滑性を有するコーティング層を形成することが可能となる。本実施形態では、例えば２０００ｒ．ｐ．ｍ．でのスピンコート条件では、粘度が３．９４ｍＰａ・ｓ未満の原料液が好ましい。或いは２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚が８００ｎｍ以下、好ましくは７００ｎｍ、より好ましくは５５０ｎｍ以下となるような粘性を有する原料液が好ましい。２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚の下限には制限がないが、膜厚が小さ過ぎると、塗布回数が多くなり製造コストが上昇するため、２０ｎｍ以上、好ましくは５０ｎｍ以上とすることが良い。このような粘性を与えるための原料の希釈溶剤は、原料を安定的に希釈できるものであれば特に制限はなく、望ましくは使用する基板に対して濡れ性の良い溶剤が好ましい。なお、原料液の塗布前にはシリンジフィルター等の異物除去手段を使って、原料液を濾過することが好ましい。原料液の塗布はスピンコート、ディップコート、インクジェットによるコート、刷毛による塗布を例示できる。ここで塗布層は、原料液を１回若しくは複数回塗布することにより形成することが好ましい。すなわち原料液は限界膜厚を超えない厚みで繰り返して、例えば５〜１０回程度の塗布を行なうことが好ましく、粘性の低い原料液を使用して繰り返して塗布を行なうことがより好ましい。図４に図示化の容易のため２回繰り返しの塗布により、塗布層１１，１２が形成される場合を示した。
【００３４】
なお、原料液中にＰＶＰ（ポリビニルピロリドン）などの添加剤を加えることで限界膜厚を大きくしても良い。
【００３５】
次に図５に示すように塗布層１１，１２を加熱して金属酸化物薄膜層１３を形成する。加熱工程では、５００℃以上１０００℃未満、好ましくは、６００〜９００℃において焼成を行なう。焼成を行なう前に、塗布層の乾燥及び仮焼を行なっても良い。焼成により金属酸化物薄膜層が緻密化される。本実施形態における塗布層の加熱は、焼成を含む概念である。焼成が５００℃未満では、金属酸化物薄膜層が緻密化されず或いは金属酸化物となる中間反応状態の膜で形成されるおそれがある。一方焼成を１０００℃以上とすると、ガラスセラミックス基板の場合、基板の熱変形のおそれがある。なお、コーティング層がガラスの場合は各塗布層の境界は電子顕微鏡による断面観察でも確認は難しい。
【００３６】
次に図６に示すように金属酸化物薄膜層１３の表面に原料液を塗布することで塗布層１４を形成する。原料液と塗布方法は塗布層１１，１２を形成した場合と同様である。ここで塗布層は、原料液を１回若しくは複数回塗布することにより形成することが好ましい。図６に示した塗布層１４は、図示化の容易のため２回重ね塗りをした場合を示している（１回塗りと２回塗りの境界線は不図示）。次に図７に示すように塗布層１４を加熱して金属酸化物薄膜層１５とする。この塗布と加熱を繰り返して金属酸化物薄膜層を積層していく。焼成温度は５００℃以上１０００℃未満とすることが好ましい。最終的に０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜１６を形成する。なお、図３〜７では、理解の便宜上、各塗布層の区別をするために分けて図示したが、同一の原料液を使用して金属酸化物薄膜１６を形成する場合には、塗布層の重ね塗りによる明確な境界（例えば、図７の点線で示した境界）が識別できるとは限らない。以上の工程を経て、薄膜電子部品用基板を製造する。
【００３７】
塗布層を形成するに際しては、上述したとおり、原料液を１回若しくは複数回塗布する形態がある。例えば、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に、原料液を複数回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を複数回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成する。さらに本実施形態は次の形態も含む。すなわち、セラミックス多結晶基板若しくはガラスセラミックス基板の表面に、原料液を１回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を１回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成しても良い。さらに、原料液を１回塗布して加熱を行なうこと及び原料液を複数回塗布して加熱を行なうことを組み合わせても良い。
【００３８】
金属酸化物薄膜１６は、金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは金属酸化物薄膜の表面で開口したコーティング層ポア数がセラミックス多結晶基板又はガラスセラミックス基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たして高精度の平滑性を付与するように形成することが好ましい。
【００３９】
次に図２を参照して薄膜電子部品用基板を用いて、薄膜電子部品を製造する方法について説明する。基板１の上に形成したコーティング層２である金属酸化物薄膜の上に、下部電極層３をＰＶＤ法等の気相法により薄膜形成する。ＰＶＤ法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、ＤＣスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ＥＣＲスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などが例示できる。
【００４０】
薄膜誘電体層４は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、スパッタリング法等のＰＶＤ法又はＣＶＤ法等の薄膜デバイス製造技術を用いて形成する。これらの成膜方法によれば、ＢａＴｉＯ3やＰＺＴ等のペロブスカイト強誘電体を例にとると、通常のセラミックス粉体焼結法では９００〜１０００℃以上の高温プロセスが必要であるが、４００〜８５０℃程度の低温で形成可能である。
【００４１】
次に薄膜誘電体層４の上に上部電極層５を、下部電極層３を成膜した場合と同様の材質のものをＰＶＤ法等の気相法により薄膜形成する。なお、上部電極層５の上に電極保護の目的でＴｉＯ２やポリイミド等の保護層を設けても良い。
【実施例】
【００４２】
以下、本発明の実施例を具体的に示す。
【００４３】
（実施例１）
まず、Ａｌ２Ｏ３−ＳｉＯ２系のガラスセラミックス基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。次に東京応化工業株式会社製のＳｉＯ２系被膜形成用塗布液、商品名ＯＣＤ Ｔ−７を、希釈倍率を変化させてガラスセラミックス基板の上にスピンコート（ミカサ株式会社製、１Ｈ−Ｄ７）を行ない、塗布層を形成し、乾燥、仮焼及び焼成を行なってＳｉＯ２コーティング層を形成した。ここで、スピンコートにおける回転数は２０００ｒ．ｐ．ｍ．、乾燥温度は１５０℃、仮焼温度は５００℃、焼成温度は７５０℃とした。ＯＣＤ Ｔ−７は、メチルシロキサンポリマーメタノール・プロピレングリコール・水であり、粘度は３．９４ｍＰａ・ｓであった。
【００４４】
ＳｉＯ２系被膜形成用塗布液の希釈はブタノールを溶媒として行なった。ＯＣＤ Ｔ−７は希釈倍率を１倍（すなわち希釈せず）、２倍、３倍又は４倍とした。膜厚は光学膜厚を測定した。図９にＯＣＤ Ｔ−７の希釈倍率と光学膜厚の関係を示した。ＯＣＤ Ｔ−７は希釈倍率を１〜４倍において、７０〜８５０ｎｍであり、希釈倍率が大きくなるにつれて膜厚が減少した。ここで、ＯＣＤ Ｔ−７をそのままコーティングした場合（希釈倍率を１倍、粘度３．９４ｍＰａ・ｓ）、コーティング層にクラックが発生した。他のサンプルのコーティング層にはクラックは発生しなかった。２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚が８００ｎｍ以下、好ましくは７００ｎｍ以下、より好ましくは５５０ｎｍ以下となるような粘性を有する原料液を使用することが好ましい。
【００４５】
(実施例２)
アルミナ多結晶基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。アルミナ多結晶基板の表面粗さＲａは３５．７ｎｍであった。ここで、Ｒａ測定装置は、針式表面形状測定器Ｄｅｋｔａｋ３（日本真空技術株式会社製）を使用した。測定条件を図１０に示す。以下、実施例２で行なった表面粗さＲａの測定はこの条件にて測定した。原料液は、東京応化工業株式会社製のＳｉＯ２系被膜形成用塗布液、商品名ＯＣＤ Ｔ−２（溶質濃度５．９１重量％、１倍希釈）、ＯＣＤ Ｔ−７（溶質濃度１５．９８重量％、１倍希釈）及びＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の３種類を準備した。なお、ＯＣＤ Ｔ−２は、エチルシリケートポリマーエタノール・酢酸エチルであり、粘度は１．０２ｍＰａ・ｓであった。スピンコートの回転数（ｒ．ｐ．ｍ．）は２０００、３０００、４０００又は５０００とした。１回塗布による塗布層の形成、塗布層の乾燥、仮焼、焼成のプロセスを行なったときのＳｉＯ２コーティング層の膜厚、表面粗さＲａ及びクラックの有無を評価した。膜厚は光学膜厚計（フィルメトリクス株式会社製）により測定した。結果を表１に示した。
【表１】
【００４６】
表１の結果から次のことがわかる。ＯＣＤ Ｔ−７（濃度１５．９８重量％、１倍希釈）は、濃度が高いため粘性も高く、１回の塗布でえられるコーティング層の膜厚が大きすぎ、クラックが生じる。そしてスピンコートの回転数を大きくして膜厚を小さくしてもクラックが生じた。
【００４７】
それに対してＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の１回塗布・加熱は、ＯＣＤ Ｔ−７（濃度１５．９８重量％、１倍希釈）よりもブタノールを添加して濃度と粘性を低くしたため、２０００〜５０００ｒ．ｐ．ｍ．のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さＲａは１５．２〜２３．８ｎｍであり、基板の表面粗さＲａ３５．７ｎｍと比較して平滑性が増していた。なお、スピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。次にＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の２回塗布・加熱で得られるコーティング層も、クラックは生じなかった。表面粗さＲａは１１．５〜１７．７ｎｍと１回目の塗布の場合よりもさらに平滑性が増していた。２回目塗布の場合においてもスピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。
【００４８】
さらにＯＣＤ Ｔ−２（濃度５．９１重量％、１倍希釈）は、ＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）よりも得られたコーティング層の膜厚はさらに小さく、２０００〜５０００ｒ．ｐ．ｍ．のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さＲａは２０．０〜２７．８ｎｍであり、ＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）から得られたコーティング層とほぼ同等の平滑性を有していた。ここでもスピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。次にＯＣＤ Ｔ−２（濃度５．９１重量％、１倍希釈）の２回の塗布でえられるコーティング層も、クラックは生じなかった。表面粗さＲａは１５．２〜１８．２ｎｍと１回目の塗布の場合よりもさらに平滑性が増していた。以上のことから、濃度の低い原料液を使用し、繰り返し塗布・熱処理することでＲａをより小さくすることができた。
【００４９】
（実施例３）
次にＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の表面に、ＯＣＤ Ｔ−７をブタノールで希釈倍率２倍又は３倍とした原料液を用いて塗布（１回）・焼成を５回繰り返し、ＳｉＯ２コーティング層を形成し、平滑化したガラスセラミックス基板を得た。スパッタリング法により、この基板のＳｉＯ２コーティング層の上に白金下部電極層を形成し、その上にＢＳＴからなる薄膜誘電体層を形成し、さらにその上に白金上部電極層を形成し、薄膜電子部品を得た。上部電極の電極径を０．１ｍｍφとした。この薄膜電子部品の電気特性の評価を行なった。コーティング層のクラックの有無の観察と、表面粗さＲａ、ショート率、容量密度Ｃ／Ａ、リーク電流密度Ｊ及びｔａｎｄの測定を行なった。表面粗さＲａは、プローブ顕微鏡（ＳＰＩ３８００Ｎ、セイコーインスツルメンツ株式会社製）を用いて測定し、測定条件は、たわみ量−１．０、Ｉゲイン０．５、Ｐゲイン０．１、Ａゲイン０、走査エリア２０μｍ、走査周波数１Ｈｚとした。ショート率は任意に選んだ１０個の上部電極のうち、下部電極と短絡しなかった割合により算出した。
【００５０】
比較のためにコーティング層を設けずにＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の表面にそのまま薄膜電子部品を形成し、同様の評価を行なった。また、シリコン単結晶基板の表面に熱酸化膜を形成し、熱酸化膜の上にそのまま薄膜電子部品を形成し、同様の評価を行なった。結果を表２に示した。
【表２】
表２から、Ａｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の上にコーティング層を設けずに形成した薄膜電子部品では、ショート率が７０％と高く、ショートしていないサンプルにおいてもリーク電流密度が大きい。一方、希釈倍率を２倍としてＳｉＯ２コーティング層を形成したサンプルは、コーティング層にクラックが生じていた。ここで希釈倍率を２倍としてＳｉＯ２コーティング層を形成したサンプルの場合、塗布（１回）・焼成を１回行なったときにはクラックは生じなかったが５回繰り返しを行なうとクラックが生じた。希釈倍率を３倍としてＳｉＯ２コーティング層を形成したサンプルでは、コーティング層にクラックは生じておらず、ショート率は０％でリーク電流密度も高く、高電気特性を有していた。すなわち、シリコン単結晶基板状に形成した薄膜電子部品とほぼ同等の電気特性を有していた。以上のことから、濃度の薄い原料液をスピンコートして重ね塗りにより基板の上に金属酸化物薄膜からなるコーティング層を形成することで、基板のポアが塞がれると共にセラミックス粒子の露出表面での段差が緩和され、薄膜デバイス製造技術を適用しうる高精度の平滑性を有する薄膜電子部品用基板を提供できることがわかった。
【００５１】
（実施例４）
次に、塗布から焼成までを５回行なって、ＳｉＯ２からなるコーティング層をＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の上に設けた場合に、基板上の開口したポアの合計開口面積とポア数がどの程度減少するのかを評価した。ＯＣＤ Ｔ−２を１倍希釈、１．５倍希釈又は２倍希釈した原料液、並びにＯＣＤ Ｔ−７を２倍又は３倍希釈した原料液を準備した。スピンコート回転数２０００ｒ．ｐ．ｍ．、乾燥温度１５０℃、仮焼温度５００℃、焼成温度７５０℃とした。開口したポアの合計開口面積及びポア数は、レーザー顕微鏡（ＶＨ２０００、レーザーテック株式会社製）を用いて測定した。測定視野は５００μｍ×１０００μｍとした。塗布前のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。また、塗布後のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。それぞれ３水準測定し、その平均を算出した。さらに、塗布後の平均合計開口面積の割合を塗布前の平均合計開口面積の割合で除して、ポア面積低減率を算出した。また、金属酸化物薄膜の表面で開口したコーティング層ポア数及びコーティング層を形成する前の基板の表面で開口した基板ポア数をそれぞれ３水準測定し、その平均を算出した。さらに、コーティング層ポア数を基板ポア数で除して、ポア数低減率を算出した。結果を表３に示す。
【表３】
【００５２】
塗布前の合計開口面積は、基板により差があり、１６３〜９６６ｐｐｍであった。ポア面積低減率からわかるように、塗布から焼成までを５回行なってコーティング層を形成することにより、ポアの合計開口面積の割合は大幅に低減した。本実施形態に係る薄膜電子部品用基板は、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下、好ましくは１００ｐｐｍ以下、より好ましくは５０ｐｐｍ以下とする。ポア面積低減率は、２５％以下、好ましくは１５％以下とする。また、コーティング層を形成することによりポア数が低減し、そのポア数低減率は３０％以下である。ＯＣＤ Ｔ−２、ＯＣＤ Ｔ−７共に希釈倍率が大きくなるとポア面積低減率及びポア面積低減率が高くなる、すなわちポアを減らしきれなくなるのは、得られるコーティング層の膜厚が小さいので、ポアを完全に埋めきれないからである。しかし、コーティング層の膜厚が薄い場合には、コーティング層を重ね塗りして所望の厚さに形成する際、重ね塗り回数を増やすことができるので、最終的な合計開口面積及びポア数はコーティング層を重ね塗りするに従って減少させることができると考える。
【図面の簡単な説明】
【００５３】
【図１】ガラスセラミックス基板の表面の断面概略図である。
【図２】本実施形態に係る薄膜電子部品の一形態を示す概略断面図である。
【図３】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第１層）を形成した場合を示す。
【図４】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第２層）を形成した場合を示す。
【図５】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第１層及び第２層）を加熱して金属酸化物薄膜層とした場合を示す。
【図６】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、金属酸化物薄膜の上に塗布層（第３層及び第４層）を形成した場合を示す。
【図７】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第３層及び第４層）を加熱して金属酸化物薄膜層とした場合を示す。
【図８】１回塗布膜の模式図を示し、膜厚の薄い塗布層２６を形成した場合を示す。
【図９】ＳｉＯ２系被膜形成用塗布液（ＯＣＤ Ｔ−７）を使用して金属酸化物薄膜を形成したときの原料液の希釈倍率と光学膜厚の関係を示す図である。
【図１０】針式表面形状測定器Ｄｅｋｔａｋ３の表面粗さＲａの測定条件を示す。
【符号の説明】
【００５４】
１，１０，２０，ガラスセラミックス基板
２，１６，２６，金属酸化物薄膜
３，下部電極層
４，薄膜誘電体層
５，上部電極層
１１，第１の塗布層
１２，第２の塗布層
１４，第３、第４の塗布層
１３，第１の金属酸化物薄膜層
１５，第２の金属酸化物薄膜層
２２，セラミックス粒子
２３，セラミックス粒子の露出表面の凸部による段差
２４，ポア（基板部分）
【技術分野】
【０００１】
本発明は、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の上に電極層、誘電体層等の薄膜層を薄膜電子素子として形成するための基板及びその薄膜電子部品並びにそれらの製造方法に関する。
【背景技術】
【０００２】
従来、アルミナ等のセラミックス多結晶基板又はガラスセラミックス基板（低温焼成基板、ＬＴＣＣ）の上にコンデンサ等の受動素子が形成された電子部品が広く知られている。このような薄膜電子部品の製造には、薄膜デバイス製造技術が用いられることから、受動素子が形成される基板の表面は十分に平滑である必要があり、そのため基板の表面はあらかじめ研磨により鏡面化される（特許文献１参照）。
【０００３】
しかしながら、セラミックス多結晶体若しくはガラスセラミックス体からなる基板内には多数のポアが存在するため、研磨により鏡面化すると基板の表面には多くの開口したポアが露出することとなる。このようなポアは、基板にガラス成分（フリット材）が含まれるガラスセラミックス基板において特に多いという傾向がある。これは、ガラスセラミックス基板の焼成時にガラス成分が溶融しガスの発生があり、内包された気泡が充分に抜け切らないためであると推測される。このため、特にガラスセラミックス基板においては露出したポアの深さが約３μｍ以上に達することがあり、このような深いポアが基板の表面に露出していると、薄膜デバイス製造技術を用いて形成される受動素子に欠陥が生じるおそれがある。例えば、薄膜コンデンサを形成する場合、ポアの部分において下部電極層と上部電極層が短絡するおそれがあった。
【０００４】
このような基板の表面の欠陥を抑制するために、例えば基板の表面にゾルゲル法によってコート膜を形成する特許文献２に開示された技術を適用することも考えられる。特許文献２に開示された技術は次の通りである。ドクターブレード法によりアルミナ等のグリーンシートを形成し、そのグリーンシートに厚膜デバイス製造技術により配線を形成し、複数枚のグリーンシートを積層後、焼成して多層配線基板とする。ここでグリーンシートの焼成時に発生するガスにより基板の内部及び表面にボイドが形成され、特に表面付近に現れたボイドが表面のポア（表面欠陥）となって、焼成後、焼成基板の表面に形成する微細な配線の配線不良を引き起こす。そこで、焼成基板の表面を平滑面として配線不良の発生を防止しつつ、ビアホール等の導通を充分に確保するために、焼成基板の表面にゾルゲル法によってコート膜を形成し、基板の表面の平滑化を図るものである。
【特許文献１】特開平１０−９８１５８号公報
【特許文献２】特開平５−７４９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
基板表面には基板の焼成時の収縮により生ずるうねりによる広い領域内の凹凸があるが、この種の凹凸は研磨により平滑化が可能である。しかしガラスセラミックス基板では、例えばＳｉＯ２を主成分とするガラス相中にＡｌ２Ｏ３が分散粒子として存在するが、ガラス相よりもＡｌ２Ｏ３粒子のほうが硬いため、基板の研磨を行なうとＡｌ２Ｏ３粒子の露出表面がガラス相の表面よりもわずかに凸面となる。図１にガラスセラミックス基板の表面付近の断面概略図を示した。図１に示すように発明者らの調査によるとＡｌ２Ｏ３粒子の露出表面とガラス相の表面との段差は研磨技術にも左右されるが、少なくとも５〜６０ｎｍであることがわかった。このようなＡｌ２Ｏ３粒子の粒子径程度の狭い領域での段差は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。さらに、ガラス相の表面には上述のポアが存在し、発明者らの調査によるとその深さは０．５〜１０μｍである。ポア径は深さと同程度であるので０．５〜１０μｍ画の領域内における０．５〜１０μｍの凹部は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。
【０００６】
セラミックス多結晶基板やガラスセラミックス基板において、基板の表面に特許文献２を例とするコート層を設けることのみでは、ポアの箇所で基板のポアに連通するコート層のポアが生じるか、或いは基板のポア若しくはＡｌ２Ｏ３粒子の露出表面に対応したコート層の凹凸が生じる。したがって、このような凹凸がコート層にあると高精度の薄膜デバイス製造技術を適用した場合、厚膜デバイス製造技術を適用したときには解決されうる短絡等の問題が依然として解決されないことがわかった。
【０００７】
このように高精度の薄膜デバイス製造技術を適用して、表面に微小領域での凹凸があるセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成して薄膜電子部品を製造するためには、厚膜デバイス製造技術により受動素子を形成して厚膜電子部品を製造する場合よりも基板に高精度な平滑性を与える必要がある。
【０００８】
本発明の目的は、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板及びその製造方法を提供することである。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するための本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする。
【００１０】
また、本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したポアの合計開口面積を該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としたことを特徴とする。
【００１１】
また本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したコーティング層ポア数を前記基板の表面で開口した基板ポア数の３０％以下にしたことを特徴とする。
【００１２】
さらに本発明に係る薄膜電子部品は、前記金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けたことを特徴とする。
【００１３】
本発明に係る薄膜電子部品用基板の製造方法は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を１回以上行なうことで金属酸化物薄膜層を積層して、０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜からなるコーティング層を形成することを特徴とする。
【００１４】
ここで、本発明に係る薄膜電子部品用基板の製造方法では、前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たすことが好ましい。
【００１５】
本発明に係る薄膜電子部品用基板の製造方法では、前記原料液を１回若しくは複数回塗布することにより前記塗布層を形成することが好ましい。
【００１６】
本発明に係る薄膜電子部品用基板の製造方法では、前記塗布層の焼成温度は５００℃以上１０００℃未満であることが好ましい。
【００１７】
本発明に係る薄膜電子部品用基板の製造方法では、前記原料として、Ｓｉを主成分とした原料を使用することが好ましい。
【００１８】
本発明に係る薄膜電子部品の製造方法は、本発明に係る薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする。ここで下部電極層、上部電極層はＰＶＤ法等の気相法により形成することが好ましい。
【発明の効果】
【００１９】
本発明により、数ｎｍ〜数μｍの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板を提供できる。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品も提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。本実施形態に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、コーティング層は金属酸化物薄膜からなり、金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたものである。
【００２１】
薄膜電子部品用基板のベースとなるものは、板状のセラミックス多結晶体若しくはガラスセラミックス体である。ガラス基板やシリコン単結晶基板は、表面が十分に平滑であるため、薄膜デバイス技術の適用が可能であるが、セラミックス多結晶基板やガラスセラミックス基板は表面を鏡面に研磨して使用するため、解決課題で述べたように図１のポアやアルミナ粒子の露出表面の凸部が存在する。そこで表面の高精度の平滑化が必要である。したがって本実施形態では、これらの基板を対象とする。
【００２２】
セラミックス多結晶体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、アルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）が例示できる。
【００２３】
また、ガラスセラミックス体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、１０００℃以下で焼成して得たアルミナ（結晶相）と酸化ケイ素（ガラス相）からなる基板が例示できる。その他、セラミックス成分として、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア等を用いることができる。ガラス成分としては、ホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を用いることができる。１０００℃以下で焼成できるため内部導体を配線する場合にはＡｇ、Ａｇ−Ｐｄ合金、Ａｕ、Ｐｔ、Ｃｕの使用が可能である。また誘電率がアルミナ基板より低いので信号遅延も小さい。さらに熱膨張係数がシリコンに近いという特徴があり、基板への直接ダイボンディングやフリップチップ（ＦＣ）接続が容易である。これによりモジュールの小型化に有利な基板となっている。基板として使用するため、セラミックス多結晶体若しくはガラスセラミックス体の形状は板状とする。ガラス成分は６０〜８０体積％とし、骨材であるセラミックス成分を４０〜２０体積％とすることが好ましい。ガラス成分が上記の範囲を外れると複合組成物となりにくく、強度及び成形性が低下するからである。上記の範囲内とすることで、セラミックス基板とほぼ同等の強度及び成形性を確保しつつ、粒界に起因する欠陥を大幅に低減し、平滑性の向上を図ることができる。
【００２４】
基板の少なくとも一面を基板研削（ラッピング）を行ない、基板の焼成工程において生じた焼成反りを除去して平坦化する。基板の平坦化後は、鏡面化（ポリッシング）処理を行なう。ポリッシング処理はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いることが好ましい。この段階で基板の表面に開口したポアと、セラミックス粒子の露出表面での凸部が発生する。
【００２５】
コーティング層は、上記の研磨面の上に設ける。コーティング層は金属酸化物薄膜からなる。金属酸化物薄膜としては、基板組成と同一若しくは基板組成を主成分とすることが好ましい。さらに、表面の高精度の平滑性を得るためにアモルファスとなるものがより好ましい。ＳｉＯ２薄膜とすることが特に好ましい。ＳｉＯ２にアルミナを含有させた薄膜であっても良い。或いは基板と薄膜電子部品の熱膨張係数の中間値の熱膨張係数を有する金属酸化物薄膜を形成することで、薄膜電子部品のクラックの発生を抑制しても良い。金属酸化物薄膜の膜厚は、基板表面の凹凸を緩和するため、０．１μｍ以上２０μｍ以下とする。金属酸化物薄膜の膜厚が０．１μｍ未満では、ポアの箇所で基板のポアに連通するコーティング層のポアが生じやすくなると共に、セラミックス粒子の露出表面の凸部の段差を解消できず、セラミックス粒子の露出表面に対応したコーティング層の凹凸が生じる。一方、金属酸化物薄膜の膜厚が２０μｍを超える場合には、表面の凹凸の緩和及びポアの内圧の抑制が充分に可能であるが、コーティング層にクラックが生じやすくなるとともに、過度の膜厚は無駄となる。さらに、コーティング層の表面粗さＲａ（算術平均粗さ）は、０．５ｎｍ以上２０ｎｍ以下とする。ここで表面粗さＲａはＪＩＳ Ｂ ０６０１に準拠した測定装置により決定する。Ｒａを０．５ｎｍ未満とすることは基板を構成する原子レベルの凹凸があるため困難である。一方、Ｒａが２０ｎｍを超えると、薄膜デバイス技術の適用により、４０〜１００ｎｍ程度の微小膜厚の薄膜を形成する場合もあることから、短絡等の欠陥が生じやすくなる。
【００２６】
本実施形態では、金属酸化物薄膜は０．１μｍ以上２０μｍ以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としても良い。通常、鏡面化した基板のポアの合計開口面積は、基板表面に対して約０．０２〜０．２％を占める。このとき、コンデンサ等の薄膜電子部品を形成すると短絡がかなりの確率で起こる。金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下、好ましくは１００ｐｐｍ以下、より好ましくは５０ｐｐｍ以下とすることで、ショート率をほぼ０％とし、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。
【００２７】
本実施形態では、金属酸化物薄膜は０．１μｍ以上２０μｍ以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したコーティング層ポア数をセラミックス多結晶基板やガラスセラミックス基板の表面で開口した基板ポア数の３０％以下としても良い。ポア数を３０％以下に低減すれば、金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下となり、ポアが金属酸化物薄膜で埋められてポア数も減少した状態となっているため、ショート率がほぼ０％となり、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。なお、コーティング層ポア数は顕微鏡を用いた表面観察により求めることができ、基板ポア数はコーティング層を形成する前若しくはコーティング層を除去した後、表面観察により求めることができる。
【００２８】
本実施形態では、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に上述の条件を満たす高精度の平滑性を有するコーティング層を設けた薄膜電子部品用基板の上に数ｎｍ〜数μｍの薄膜を成膜する薄膜デバイス技術を適用して薄膜電子部品を形成しても良い。図２に本実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。図２の薄膜電子部品は、ラッピング及びポリッシングを施したセラミックス多結晶体若しくはガラスセラミックス体からなる基板の基板１の表面に、金属酸化物薄膜からなる高精度の平滑性を有するコーティング層２を設け、コーティング層２の上に下部電極層３を設け、下部電極層３の上に薄膜誘電体層４を設け、薄膜誘電体層４の上に上部電極層５を設けた形態を有する。
【００２９】
下部電極層３及び上部電極層５は、低抵抗性を有する材料で形成することが好ましく、例えばＡｕ、Ａｇ、Ａｇ-Ｐｄ、Ｐｔ、Ｃｕ或いはこれらの合金等の低抵抗導電体を薄膜に形成したものである。膜厚は特に限定されないが５０ｎｍ以上、５００ｎｍ以下に設定することが好ましい。なお、コーティング層２と下部電極層３との間に密着層を設けても良い。
【００３０】
薄膜誘電体層４は、コンデンサとなる絶縁層であり、このような高誘電率材料としては、例えば、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢａＴｉＯ３、（ＢａｘＣａ１−ｘ）ＴｉＯ３、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｉ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（ＳｒｘＢａ１−ｘ）Ｎｂ２Ｏ６、ＰｂＮｂＯ６等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、ＢＳＴ、ＢａＴｉＯ３やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。膜厚は特に限定されないが３０ｎｍ以上５００ｎｍ以下に設定することが好ましい。膜厚が３０ｎｍ以下であると充分な比誘電率が得られない場合があり、リーク電流が許容範囲を超えるおそれがある。一方、膜厚が５００ｎｍを超えると充分な容量値が得られない場合がある。
【００３１】
なお、上部電極層５の上に電極保護の目的でＴｉＯ２やポリイミド等の保護層を設けても良い。
【００３２】
基板表面に金属酸化物薄膜からなるコーティング層を設けることで、基板中に含まれる不純物が電極や薄膜誘電体に拡散することを防止しうる場合がある。一方、電極や薄膜誘電体から基板へ不純物が拡散することを防止しうる場合がある。
【００３３】
次に本実施形態に係る薄膜電子部品用基板の製造方法について図３〜図８を参照しながら説明する。まず、図３に示すように板状のセラミックス多結晶体若しくはガラスセラミックス体からなる基板１０の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液を塗布することで塗布層１１を形成する。ここで原料液とは、加熱により金属酸化物となる原料を含むものであれば特に制限はない。原料としては、例えば金属アルコキシド、金属アルコラート、有機金属酸塩、無機金属塩、金属トリフルオロ酢酸塩、シリカゾル、アルキルシリケート、無機シロキサンなどがある。２種以上の原料を混合して用いても良い。原料として、Ｓｉを主成分とし、ガラス層を形成する原料を使用することが好ましい。粘性が高いと限界膜厚（１回の塗布・熱処理でクラックが生成し始める膜厚のことをいう）を超えてしまい、コーティング層にクラックが生じる。したがって、上記原料に溶剤を添加し、粘性調整を行なった原料液とすることが好ましい。ここで、図８に１回塗布膜の模式図を示した。図８に示すようにサブミクロンから数ミクロンの膜厚の塗布層２６を形成する場合は、セラミックス粒子２２の露出表面の凸部の段差２３を緩和すると共に基板２０のポア２４の内部に原料液が浸透する。したがって、粘度を調整して、基板表面の凹凸がなくなるまで繰り返して塗布を行なうことで、セラミックス粒子の露出表面の凸部の段差を緩和すると共に基板のポアをほぼ埋めることができ、高精度の平滑性を有するコーティング層を形成することが可能となる。本実施形態では、例えば２０００ｒ．ｐ．ｍ．でのスピンコート条件では、粘度が３．９４ｍＰａ・ｓ未満の原料液が好ましい。或いは２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚が８００ｎｍ以下、好ましくは７００ｎｍ、より好ましくは５５０ｎｍ以下となるような粘性を有する原料液が好ましい。２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚の下限には制限がないが、膜厚が小さ過ぎると、塗布回数が多くなり製造コストが上昇するため、２０ｎｍ以上、好ましくは５０ｎｍ以上とすることが良い。このような粘性を与えるための原料の希釈溶剤は、原料を安定的に希釈できるものであれば特に制限はなく、望ましくは使用する基板に対して濡れ性の良い溶剤が好ましい。なお、原料液の塗布前にはシリンジフィルター等の異物除去手段を使って、原料液を濾過することが好ましい。原料液の塗布はスピンコート、ディップコート、インクジェットによるコート、刷毛による塗布を例示できる。ここで塗布層は、原料液を１回若しくは複数回塗布することにより形成することが好ましい。すなわち原料液は限界膜厚を超えない厚みで繰り返して、例えば５〜１０回程度の塗布を行なうことが好ましく、粘性の低い原料液を使用して繰り返して塗布を行なうことがより好ましい。図４に図示化の容易のため２回繰り返しの塗布により、塗布層１１，１２が形成される場合を示した。
【００３４】
なお、原料液中にＰＶＰ（ポリビニルピロリドン）などの添加剤を加えることで限界膜厚を大きくしても良い。
【００３５】
次に図５に示すように塗布層１１，１２を加熱して金属酸化物薄膜層１３を形成する。加熱工程では、５００℃以上１０００℃未満、好ましくは、６００〜９００℃において焼成を行なう。焼成を行なう前に、塗布層の乾燥及び仮焼を行なっても良い。焼成により金属酸化物薄膜層が緻密化される。本実施形態における塗布層の加熱は、焼成を含む概念である。焼成が５００℃未満では、金属酸化物薄膜層が緻密化されず或いは金属酸化物となる中間反応状態の膜で形成されるおそれがある。一方焼成を１０００℃以上とすると、ガラスセラミックス基板の場合、基板の熱変形のおそれがある。なお、コーティング層がガラスの場合は各塗布層の境界は電子顕微鏡による断面観察でも確認は難しい。
【００３６】
次に図６に示すように金属酸化物薄膜層１３の表面に原料液を塗布することで塗布層１４を形成する。原料液と塗布方法は塗布層１１，１２を形成した場合と同様である。ここで塗布層は、原料液を１回若しくは複数回塗布することにより形成することが好ましい。図６に示した塗布層１４は、図示化の容易のため２回重ね塗りをした場合を示している（１回塗りと２回塗りの境界線は不図示）。次に図７に示すように塗布層１４を加熱して金属酸化物薄膜層１５とする。この塗布と加熱を繰り返して金属酸化物薄膜層を積層していく。焼成温度は５００℃以上１０００℃未満とすることが好ましい。最終的に０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜１６を形成する。なお、図３〜７では、理解の便宜上、各塗布層の区別をするために分けて図示したが、同一の原料液を使用して金属酸化物薄膜１６を形成する場合には、塗布層の重ね塗りによる明確な境界（例えば、図７の点線で示した境界）が識別できるとは限らない。以上の工程を経て、薄膜電子部品用基板を製造する。
【００３７】
塗布層を形成するに際しては、上述したとおり、原料液を１回若しくは複数回塗布する形態がある。例えば、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に、原料液を複数回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を複数回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成する。さらに本実施形態は次の形態も含む。すなわち、セラミックス多結晶基板若しくはガラスセラミックス基板の表面に、原料液を１回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を１回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成しても良い。さらに、原料液を１回塗布して加熱を行なうこと及び原料液を複数回塗布して加熱を行なうことを組み合わせても良い。
【００３８】
金属酸化物薄膜１６は、金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは金属酸化物薄膜の表面で開口したコーティング層ポア数がセラミックス多結晶基板又はガラスセラミックス基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たして高精度の平滑性を付与するように形成することが好ましい。
【００３９】
次に図２を参照して薄膜電子部品用基板を用いて、薄膜電子部品を製造する方法について説明する。基板１の上に形成したコーティング層２である金属酸化物薄膜の上に、下部電極層３をＰＶＤ法等の気相法により薄膜形成する。ＰＶＤ法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、ＤＣスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ＥＣＲスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などが例示できる。
【００４０】
薄膜誘電体層４は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、スパッタリング法等のＰＶＤ法又はＣＶＤ法等の薄膜デバイス製造技術を用いて形成する。これらの成膜方法によれば、ＢａＴｉＯ3やＰＺＴ等のペロブスカイト強誘電体を例にとると、通常のセラミックス粉体焼結法では９００〜１０００℃以上の高温プロセスが必要であるが、４００〜８５０℃程度の低温で形成可能である。
【００４１】
次に薄膜誘電体層４の上に上部電極層５を、下部電極層３を成膜した場合と同様の材質のものをＰＶＤ法等の気相法により薄膜形成する。なお、上部電極層５の上に電極保護の目的でＴｉＯ２やポリイミド等の保護層を設けても良い。
【実施例】
【００４２】
以下、本発明の実施例を具体的に示す。
【００４３】
（実施例１）
まず、Ａｌ２Ｏ３−ＳｉＯ２系のガラスセラミックス基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。次に東京応化工業株式会社製のＳｉＯ２系被膜形成用塗布液、商品名ＯＣＤ Ｔ−７を、希釈倍率を変化させてガラスセラミックス基板の上にスピンコート（ミカサ株式会社製、１Ｈ−Ｄ７）を行ない、塗布層を形成し、乾燥、仮焼及び焼成を行なってＳｉＯ２コーティング層を形成した。ここで、スピンコートにおける回転数は２０００ｒ．ｐ．ｍ．、乾燥温度は１５０℃、仮焼温度は５００℃、焼成温度は７５０℃とした。ＯＣＤ Ｔ−７は、メチルシロキサンポリマーメタノール・プロピレングリコール・水であり、粘度は３．９４ｍＰａ・ｓであった。
【００４４】
ＳｉＯ２系被膜形成用塗布液の希釈はブタノールを溶媒として行なった。ＯＣＤ Ｔ−７は希釈倍率を１倍（すなわち希釈せず）、２倍、３倍又は４倍とした。膜厚は光学膜厚を測定した。図９にＯＣＤ Ｔ−７の希釈倍率と光学膜厚の関係を示した。ＯＣＤ Ｔ−７は希釈倍率を１〜４倍において、７０〜８５０ｎｍであり、希釈倍率が大きくなるにつれて膜厚が減少した。ここで、ＯＣＤ Ｔ−７をそのままコーティングした場合（希釈倍率を１倍、粘度３．９４ｍＰａ・ｓ）、コーティング層にクラックが発生した。他のサンプルのコーティング層にはクラックは発生しなかった。２０００ｒ．ｐ．ｍ．でのスピンコート、１回の塗布の条件で、コーティング層の膜厚が８００ｎｍ以下、好ましくは７００ｎｍ以下、より好ましくは５５０ｎｍ以下となるような粘性を有する原料液を使用することが好ましい。
【００４５】
(実施例２)
アルミナ多結晶基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。アルミナ多結晶基板の表面粗さＲａは３５．７ｎｍであった。ここで、Ｒａ測定装置は、針式表面形状測定器Ｄｅｋｔａｋ３（日本真空技術株式会社製）を使用した。測定条件を図１０に示す。以下、実施例２で行なった表面粗さＲａの測定はこの条件にて測定した。原料液は、東京応化工業株式会社製のＳｉＯ２系被膜形成用塗布液、商品名ＯＣＤ Ｔ−２（溶質濃度５．９１重量％、１倍希釈）、ＯＣＤ Ｔ−７（溶質濃度１５．９８重量％、１倍希釈）及びＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の３種類を準備した。なお、ＯＣＤ Ｔ−２は、エチルシリケートポリマーエタノール・酢酸エチルであり、粘度は１．０２ｍＰａ・ｓであった。スピンコートの回転数（ｒ．ｐ．ｍ．）は２０００、３０００、４０００又は５０００とした。１回塗布による塗布層の形成、塗布層の乾燥、仮焼、焼成のプロセスを行なったときのＳｉＯ２コーティング層の膜厚、表面粗さＲａ及びクラックの有無を評価した。膜厚は光学膜厚計（フィルメトリクス株式会社製）により測定した。結果を表１に示した。
【表１】
【００４６】
表１の結果から次のことがわかる。ＯＣＤ Ｔ−７（濃度１５．９８重量％、１倍希釈）は、濃度が高いため粘性も高く、１回の塗布でえられるコーティング層の膜厚が大きすぎ、クラックが生じる。そしてスピンコートの回転数を大きくして膜厚を小さくしてもクラックが生じた。
【００４７】
それに対してＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の１回塗布・加熱は、ＯＣＤ Ｔ−７（濃度１５．９８重量％、１倍希釈）よりもブタノールを添加して濃度と粘性を低くしたため、２０００〜５０００ｒ．ｐ．ｍ．のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さＲａは１５．２〜２３．８ｎｍであり、基板の表面粗さＲａ３５．７ｎｍと比較して平滑性が増していた。なお、スピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。次にＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）の２回塗布・加熱で得られるコーティング層も、クラックは生じなかった。表面粗さＲａは１１．５〜１７．７ｎｍと１回目の塗布の場合よりもさらに平滑性が増していた。２回目塗布の場合においてもスピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。
【００４８】
さらにＯＣＤ Ｔ−２（濃度５．９１重量％、１倍希釈）は、ＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）よりも得られたコーティング層の膜厚はさらに小さく、２０００〜５０００ｒ．ｐ．ｍ．のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さＲａは２０．０〜２７．８ｎｍであり、ＯＣＤ Ｔ−７（ブタノールで１．５倍希釈）から得られたコーティング層とほぼ同等の平滑性を有していた。ここでもスピンコートの回転数が小さいほど表面粗さＲａが小さいことがわかる。次にＯＣＤ Ｔ−２（濃度５．９１重量％、１倍希釈）の２回の塗布でえられるコーティング層も、クラックは生じなかった。表面粗さＲａは１５．２〜１８．２ｎｍと１回目の塗布の場合よりもさらに平滑性が増していた。以上のことから、濃度の低い原料液を使用し、繰り返し塗布・熱処理することでＲａをより小さくすることができた。
【００４９】
（実施例３）
次にＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の表面に、ＯＣＤ Ｔ−７をブタノールで希釈倍率２倍又は３倍とした原料液を用いて塗布（１回）・焼成を５回繰り返し、ＳｉＯ２コーティング層を形成し、平滑化したガラスセラミックス基板を得た。スパッタリング法により、この基板のＳｉＯ２コーティング層の上に白金下部電極層を形成し、その上にＢＳＴからなる薄膜誘電体層を形成し、さらにその上に白金上部電極層を形成し、薄膜電子部品を得た。上部電極の電極径を０．１ｍｍφとした。この薄膜電子部品の電気特性の評価を行なった。コーティング層のクラックの有無の観察と、表面粗さＲａ、ショート率、容量密度Ｃ／Ａ、リーク電流密度Ｊ及びｔａｎｄの測定を行なった。表面粗さＲａは、プローブ顕微鏡（ＳＰＩ３８００Ｎ、セイコーインスツルメンツ株式会社製）を用いて測定し、測定条件は、たわみ量−１．０、Ｉゲイン０．５、Ｐゲイン０．１、Ａゲイン０、走査エリア２０μｍ、走査周波数１Ｈｚとした。ショート率は任意に選んだ１０個の上部電極のうち、下部電極と短絡しなかった割合により算出した。
【００５０】
比較のためにコーティング層を設けずにＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の表面にそのまま薄膜電子部品を形成し、同様の評価を行なった。また、シリコン単結晶基板の表面に熱酸化膜を形成し、熱酸化膜の上にそのまま薄膜電子部品を形成し、同様の評価を行なった。結果を表２に示した。
【表２】
表２から、Ａｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の上にコーティング層を設けずに形成した薄膜電子部品では、ショート率が７０％と高く、ショートしていないサンプルにおいてもリーク電流密度が大きい。一方、希釈倍率を２倍としてＳｉＯ２コーティング層を形成したサンプルは、コーティング層にクラックが生じていた。ここで希釈倍率を２倍としてＳｉＯ２コーティング層を形成したサンプルの場合、塗布（１回）・焼成を１回行なったときにはクラックは生じなかったが５回繰り返しを行なうとクラックが生じた。希釈倍率を３倍としてＳｉＯ２コーティング層を形成したサンプルでは、コーティング層にクラックは生じておらず、ショート率は０％でリーク電流密度も高く、高電気特性を有していた。すなわち、シリコン単結晶基板状に形成した薄膜電子部品とほぼ同等の電気特性を有していた。以上のことから、濃度の薄い原料液をスピンコートして重ね塗りにより基板の上に金属酸化物薄膜からなるコーティング層を形成することで、基板のポアが塞がれると共にセラミックス粒子の露出表面での段差が緩和され、薄膜デバイス製造技術を適用しうる高精度の平滑性を有する薄膜電子部品用基板を提供できることがわかった。
【００５１】
（実施例４）
次に、塗布から焼成までを５回行なって、ＳｉＯ２からなるコーティング層をＡｌ２Ｏ３−ＳｉＯ２系ガラスセラミックス基板の上に設けた場合に、基板上の開口したポアの合計開口面積とポア数がどの程度減少するのかを評価した。ＯＣＤ Ｔ−２を１倍希釈、１．５倍希釈又は２倍希釈した原料液、並びにＯＣＤ Ｔ−７を２倍又は３倍希釈した原料液を準備した。スピンコート回転数２０００ｒ．ｐ．ｍ．、乾燥温度１５０℃、仮焼温度５００℃、焼成温度７５０℃とした。開口したポアの合計開口面積及びポア数は、レーザー顕微鏡（ＶＨ２０００、レーザーテック株式会社製）を用いて測定した。測定視野は５００μｍ×１０００μｍとした。塗布前のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。また、塗布後のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。それぞれ３水準測定し、その平均を算出した。さらに、塗布後の平均合計開口面積の割合を塗布前の平均合計開口面積の割合で除して、ポア面積低減率を算出した。また、金属酸化物薄膜の表面で開口したコーティング層ポア数及びコーティング層を形成する前の基板の表面で開口した基板ポア数をそれぞれ３水準測定し、その平均を算出した。さらに、コーティング層ポア数を基板ポア数で除して、ポア数低減率を算出した。結果を表３に示す。
【表３】
【００５２】
塗布前の合計開口面積は、基板により差があり、１６３〜９６６ｐｐｍであった。ポア面積低減率からわかるように、塗布から焼成までを５回行なってコーティング層を形成することにより、ポアの合計開口面積の割合は大幅に低減した。本実施形態に係る薄膜電子部品用基板は、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下、好ましくは１００ｐｐｍ以下、より好ましくは５０ｐｐｍ以下とする。ポア面積低減率は、２５％以下、好ましくは１５％以下とする。また、コーティング層を形成することによりポア数が低減し、そのポア数低減率は３０％以下である。ＯＣＤ Ｔ−２、ＯＣＤ Ｔ−７共に希釈倍率が大きくなるとポア面積低減率及びポア面積低減率が高くなる、すなわちポアを減らしきれなくなるのは、得られるコーティング層の膜厚が小さいので、ポアを完全に埋めきれないからである。しかし、コーティング層の膜厚が薄い場合には、コーティング層を重ね塗りして所望の厚さに形成する際、重ね塗り回数を増やすことができるので、最終的な合計開口面積及びポア数はコーティング層を重ね塗りするに従って減少させることができると考える。
【図面の簡単な説明】
【００５３】
【図１】ガラスセラミックス基板の表面の断面概略図である。
【図２】本実施形態に係る薄膜電子部品の一形態を示す概略断面図である。
【図３】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第１層）を形成した場合を示す。
【図４】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第２層）を形成した場合を示す。
【図５】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第１層及び第２層）を加熱して金属酸化物薄膜層とした場合を示す。
【図６】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、金属酸化物薄膜の上に塗布層（第３層及び第４層）を形成した場合を示す。
【図７】本実施形態に係る薄膜電子部品用基板の製造方法の工程の１形態を示す概略図であって、塗布層（第３層及び第４層）を加熱して金属酸化物薄膜層とした場合を示す。
【図８】１回塗布膜の模式図を示し、膜厚の薄い塗布層２６を形成した場合を示す。
【図９】ＳｉＯ２系被膜形成用塗布液（ＯＣＤ Ｔ−７）を使用して金属酸化物薄膜を形成したときの原料液の希釈倍率と光学膜厚の関係を示す図である。
【図１０】針式表面形状測定器Ｄｅｋｔａｋ３の表面粗さＲａの測定条件を示す。
【符号の説明】
【００５４】
１，１０，２０，ガラスセラミックス基板
２，１６，２６，金属酸化物薄膜
３，下部電極層
４，薄膜誘電体層
５，上部電極層
１１，第１の塗布層
１２，第２の塗布層
１４，第３、第４の塗布層
１３，第１の金属酸化物薄膜層
１５，第２の金属酸化物薄膜層
２２，セラミックス粒子
２３，セラミックス粒子の露出表面の凸部による段差
２４，ポア（基板部分）
【特許請求の範囲】
【請求項１】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする薄膜電子部品用基板。
【請求項２】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したポアの合計開口面積を該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としたことを特徴とする薄膜電子部品用基板。
【請求項３】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したコーティング層ポア数を前記基板の表面で開口した基板ポア数の３０％以下にしたことを特徴とする薄膜電子部品用基板。
【請求項４】
請求項１、２又は３記載の金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けたことを特徴とする薄膜電子部品。
【請求項５】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を１回以上行なうことで金属酸化物薄膜層を積層して、０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜からなるコーティング層を形成することを特徴とする薄膜電子部品用基板の製造方法。
【請求項６】
前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たすことを特徴とする請求項５記載の薄膜電子部品用基板の製造方法。
【請求項７】
前記原料液を１回若しくは複数回塗布することにより前記塗布層を形成することを特徴とする請求項５又は６記載の薄膜電子部品用基板の製造方法。
【請求項８】
前記塗布層の焼成温度は５００℃以上１０００℃未満であることを特徴とする請求項５、６又は７記載の薄膜電子部品用基板の製造方法。
【請求項９】
前記原料として、Ｓｉを主成分とした原料を使用することを特徴とする請求項５、６、７又は８記載の薄膜電子部品用基板の製造方法。
【請求項１０】
請求項５、６、７、８又は９記載の薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする薄膜電子部品の製造方法。
【請求項１】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ表面粗さＲａを０．５ｎｍ以上２０ｎｍ以下としたことを特徴とする薄膜電子部品用基板。
【請求項２】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したポアの合計開口面積を該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下としたことを特徴とする薄膜電子部品用基板。
【請求項３】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、
前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を０．１μｍ以上２０μｍ以下とし、且つ前記金属酸化物薄膜の表面で開口したコーティング層ポア数を前記基板の表面で開口した基板ポア数の３０％以下にしたことを特徴とする薄膜電子部品用基板。
【請求項４】
請求項１、２又は３記載の金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けたことを特徴とする薄膜電子部品。
【請求項５】
板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を１回以上行なうことで金属酸化物薄膜層を積層して、０．１μｍ以上２０μｍ以下の膜厚の金属酸化物薄膜からなるコーティング層を形成することを特徴とする薄膜電子部品用基板の製造方法。
【請求項６】
前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さＲａが０．５ｎｍ以上２０ｎｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して１５０ｐｐｍ以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の３０％以下であるかのうち、少なくとも一つを満たすことを特徴とする請求項５記載の薄膜電子部品用基板の製造方法。
【請求項７】
前記原料液を１回若しくは複数回塗布することにより前記塗布層を形成することを特徴とする請求項５又は６記載の薄膜電子部品用基板の製造方法。
【請求項８】
前記塗布層の焼成温度は５００℃以上１０００℃未満であることを特徴とする請求項５、６又は７記載の薄膜電子部品用基板の製造方法。
【請求項９】
前記原料として、Ｓｉを主成分とした原料を使用することを特徴とする請求項５、６、７又は８記載の薄膜電子部品用基板の製造方法。
【請求項１０】
請求項５、６、７、８又は９記載の薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする薄膜電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−１２３４６８（Ｐ２００７−１２３４６８Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００５−３１２３５６（Ｐ２００５−３１２３５６）
【出願日】平成１７年１０月２７日（２００５．１０．２７）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１７年１０月２７日（２００５．１０．２７）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]