【課題】本発明は部品を内蔵するモジュールにおいて、背の高い内蔵部品によってモジュールの高さが決定付けられ、モジュールの高さが厚くなるのを防止することを目的とする。
【解決手段】そしてこの目的を達成するために本発明は、基板２２の下面側に接続された中継基板２３と、この中継基板２３の下面側に設けられた接続ランド２４と、基板２２の上面に装着された電子部品３と、電子部品３を覆う金属製のカバー２５とを備え、基板２２には貫通孔２７を設けるとともに、中継基板２３には貫通孔２７を塞ぐように設けられた遮蔽部２３ａを設け、この遮蔽部２３ａの上面側には電子部品３の高さよりも高い電子部品４が貫通孔２７を貫通するように配置されるものであり、これにより背の高い電子部品４の天面は基板２２の厚み分低くなる。従って、その分カバー２５と基板２２との間の寸法を小さくでき、低背化が実現できる。 （もっと読む）

【課題】内蔵部品を有するプリント配線板に於いて、より回路の簡素化が図れるとともに、配線パターンの引き回しによる電圧降下、信号漏れ等に配慮した自由度の高い高密度回路配線を可能にした。
【解決手段】プリント配線板１０は、部品実装面を有する第１の基材１１と、この第１の基材１１の部品実装面に実装された、貫通電極２１ａ，２１ｂを有する内蔵部品２０と、上記第１の基材１１に、上記内蔵部品２０を覆う絶縁層１３を介して積層された第２の基材１２と、この第２の基材１２に設けられ、上記内蔵部品２０の貫通電極２１ａに連通する穴部に形成されて上記内蔵部品２０の貫通電極２１ａに接合されたビアホール１６と、上記第２の基材１２に実装されて上記ビアホール１６を介し上記内蔵部品２０の貫通電極２１ａに直接回路接続された外装部品（表面実装部品）３０とを有して構成される。 （もっと読む）

【課題】本発明は、配線基板に伝達される熱を放熱することによって、配線基板が熱変形するのを抑制し、熱耐性に優れた半導体素子の実装構造体を提供することを目的とする。
【解決手段】平面視において第１方向Ｘに沿って配置される複数の第１繊維８aと、前記第１方向Ｘと異なる第２方向Ｙに沿って配置される複数の第２繊維８ｂと、を有する配線基板１と、前記配線基板１上に、前記配線基板１に実装される矩形状の半導体素子２と、を備え、前記半導体素子２は、その一辺に沿った直線Ｌが、平面視して前記第１方向Ｘに沿った直線Ｌｘ及び前記第２方向Ｙに沿った直線Ｌｙの双方と交わるように配置されていることを特徴とする半導体素子の実装構造体。 （もっと読む）

【課題】配線基板の各層と電子部品との位置精度を向上させることにより、小型化を可能とし、さらに、一括で半導体素子、キャパシタ、抵抗体、及びインダクタ等の電子部品を配線基板内に内蔵させることより、製造時間及びコストを低減させる。
【解決手段】半導体素子、キャパシタ、抵抗、及びインダクタ等の電子部品が内蔵される配線基板において、各層の積層の際に、電子部品が実装されているフィルムキャリアのスプロケットホール等により位置合せを行うことで、配線基板の各層と電子部品との位置精度を向上させることにより、また、技術的に確立されたＩＬＢ接続技術を用いることにより、半導体素子の狭ピッチ化への対応、接続の信頼性確保、さらには、上層に最短距離で配線を引き出しが可能となり、小型化を実現する。 （もっと読む）

【課題】実装密度が向上された回路装置およびそれが組み込まれたデジタル放送受信装置を提供すること。
【解決手段】本形態の回路装置１０は、上面および下面に配線層が設けられた基材２２から成る配線基板１２と、配線基板１２の上面および下面に配置された半導体素子３４等（第１回路素子）およびパッケージ１４等（第２回路素子）とを具備して差し込み実装される回路装置であり、配線基板１２を貫通して設けた貫通接続部４４を経由して第１回路素子と第２回路素子とが電気的に接続された構成となっている。 （もっと読む）

【課題】凹部を備える基板を利用して大型部品の実装と他の面実装部品の実装を同じ工程で行い、半田付け箇所のより高い信頼性を確保する基板実装方法を提供する。
【解決手段】孔部に凸部を備えており、凹部と対応する凸部の側壁面と孔部の側壁面とが連続平面上にあるメタルマスクを多層基板にセットするステップと、メタルマスクをセットした多層基板にクリーム半田を印刷するときに、多層基板の配線パターンに印刷するとともに、凹部の側壁面から底面部に沿って形成される配線パターンにもクリーム半田を印刷するステップと、メタルマスクを多層基板から取り外すステップと、多層基板に面実装部品を搭載するときに、凹部に搭載する面実装部品もともに実装するステップと、面実装部品を搭載した多層基板をリフローするステップとを行う基板実装方法である。 （もっと読む）

【課題】 スルーホール部品のリードからの放熱を防ぎ、半田揚がりを良好にすることができるプリント配線基板と、これを用いたモータ制御装置を提供する。
【解決手段】 スルーホール部品２のリード２ａを、両面にパターン配線を形成した２層基板や、内層にパターン配線を形成した多層基板３に形成された全層を貫通するスルーホール３ａへ挿入して半田付けし、スルーホール部品２を、部品面に形成された部品面広域パターン３ｄへ接続するプリント配線基板において、スルーホール部品２を、部品面以外の層で、部品面広域パターン３ｄと接続する。 （もっと読む）

【課題】 電子部品の転倒を防止するプリント回路基板を提供する。
【解決手段】 プリント回路板１５は、電子機器に収容するために所定の形状を有したプリント配線板１８ａと、上面１８ｂ１及び下面１８ｂ２を有し、少なくとも一部がプリント配線板１８ａの縁部と接続してプリント配線板１８ａと同一平面を形成する基板１８ｂと、プリント配線板１８ａを貫通するリード部材２８と一部が基板１８ｂの一部と対向する底面２０Ａ２を備えた突出部２０Ａとを有する電子部品２０とを備えている。ここで、底面２０Ａ２は、基板１８ｂの上面１８ｂ１と下面１８ｂ２との間に位置し、基板１８ｂは、突出部２０Ａが基板１８ｂと干渉しないように少なくとも底面２０Ａ２と対向する領域の基板１８ｂの厚さを調節している。 （もっと読む）

【課題】目標とするコイル特性を得ることのできる電子制御装置を提供すること。
【解決手段】基板１０には、その二つの表面１０ａ，１０ｂに形成された第１表面配線層２１及び第２表面配線層２２に加え、同基板１０の内部に形成された第１内部配線層２３及び第２内部配線層２４を有する多層配線基板が用いられる。また、第１表面配線層２１上に実装される電子部品１１には、コイル２６が含まれる。このような場合、第１内部配線層２３及び第２内部配線層２４において、コイル２６に対応する部分には配線パターンを形成しない。 （もっと読む）

【課題】製造時においても使用時においても熱応力を緩和することにより、十分な放熱特性及び信頼性を有する半導体内蔵基板を提供する。
【解決手段】本発明による半導体内蔵基板１００は、樹脂層１，２，３が積層された３層構造を有する多層基板であり、樹脂層２の内部に、バンプ３２が内部配線１３及び接続プラグ１２を介して端子電極１１に接続された半導体装置３０が埋め込まれている。この半導体装置３０の裏面３０ｂに直上には、開口Ｈが形成された開口部Ｐを有する放熱部２０が対向配置されており、半導体装置３０で生じた熱がその放熱部２０へ伝導しそこから放熱される。 （もっと読む）

【課題】コンパクトな三次元の超小型電子モジュールを周知のプロセスを使用して比較的低価格で製造する。
【解決手段】１以上の集積回路チップ２０と１以上の貫通接続構造物２５とを備えた積層可能な層構造体１が開示されており、上記集積回路チップ２０のＩ／Ｏパッド３５を層構造体１の第１の面５から１以上の導電性構造物からなる貫通接続構造物２５まで導線を使用して電気的に接続し、さらに、上記導電性構造物により集積回路チップ２０のパッドを層構造体１の第２の面１０の所定部分に電気的に接続し、次に、露出した導電性パッド或は導電性ポストのような上記所定の部分を別の層構造体或は他の回路に相互接続して１以上の積み重ねられた層構造体１から成る三次元の超小型電子モジュールが製造される。 （もっと読む）

【課題】導電性接着材に含まれるはんだ粒子を凝集一体化させて、電子部品を実装する際、品質を損なう端子間ブリッジや未接合バンプや残留粒子の発生を防止する。
【解決手段】はんだチップ２と、パッケージ基板４とが、導電性接着材によって接合され、該導電性接着材に含有されるはんだ粒子が、チップ側電極端子１及び基板側電極端子３のパッド面で、凝集、一体化されて、チップ側電極端子１及び基板側電極端子３とがはんだ接続され、かつ、はんだチップ２とパッケージ基板４との隙間には導電性接着材の樹脂成分（樹脂層９）が充填硬化されている。はんだチップ２の接合面及び／又はパッケージ基板４の接合面には、ダミー電極６、７が設けられていて、ダミー電極６、７には、はんだ粒子のうち、余分なはんだ粒子が吸着されている。 （もっと読む）

【課題】多層基板のキャビティ構造部分に効率よく半田を塗布することができる多層基板への半田塗布とその方法を提供する。
【解決手段】部品面または半田面から中層まで貫通する凹部を設けた多層基板への金属接合材料の印刷方法であって、多層基板に、金属接合材料を多層基板の部品面または半田面の表面上の配線に金属接合材料を印刷するための孔部とマスク部を設けるとともに、凹部の高さ（深さ）と略同じであり、少なくとも凹部開口部から側面を経て底部に設けられた対象とする配線に金属接合材料を付着させるための前記凹部内と勘合する凸部を設けたメタルマスクをセットする工程と、多層基板にセットしたメタルマスクに金属接合材料を塗り込む工程と、メタルマスクを取り除く工程とを行う多層基板への金属接合材料の印刷方法。 （もっと読む）

【課題】 本発明は、接続信頼性を損なうことなく、製造時に煩雑な作業を不要とする、部品内蔵基板を提供することを目的とする。
【解決手段】 本発明は、表面実装されたコア基板と、このコア基板の実装面に配置されるガラスペーパと、このガラスペーパの表面に積層される導電性金属箔又は基板とを備えた部品内蔵基板である。
（もっと読む）

【課題】 剥離し難い部品内蔵プリント配線板を提供する。
【解決手段】 部品内蔵プリント配線板１０は、部品接合電極を形成する複数の導電パターンである導体３を部品実装面に設けた基材４と、前記導電パターン相互の間で電気的に接続して実装された電子部品２と、電子部品２を覆う樹脂層１とを備える。部品接合電極である導体３の少なくとも一方に貫通した複数の穴部３１を有することで、穴部３１から水分やアウトガスの滞留を防止する。 （もっと読む）

【課題】 基板面積を広げることなく、実装部品点数を増やすこと。
【解決手段】 電子モジュール（１０Ａ）は、表面（１１ａ）と裏面（１１ｂ）と側面（１１ｃ）とを持つ実質的に直方体形状をしている。基板（１１）は、表面（１１ａ）上に形成された表面導体パターン（１２）だけでなく、側面（１１ｃ）上に形成された側面導体パターン（２２，２３）をも持つ。表面実装用チップ部品（１４）は、表面導体パターン（１２）と電気的に接続されて、基板（１１）の表面（１１ａ）上に実装される。側面実装用チップ部品（２４，２５）は、側面導体パターン（２２，２３）と電気的に接続されて、基板（１１）の側面（１１ｃ）上に実装される。 （もっと読む）

【課題】ビア穴を形成する方法によらずに層間で配線パターンを電気的に接続するとともに、配線パターンを高密度に形成することができ、電気的特性および信頼性に優れた配線基板およびその製造方法ならびに半導体装置を提供する。
【解決手段】基板３１の表面に、配線パターン４０と突部３２とが、突部３２の頂部３２ｂ上に配線パターン４０が延出して形成され、配線パターン４０が形成された面が絶縁層６０により被覆され、突部３２の頂部３２ｂに形成された配線パターン４０の接続部４０ｃの表面が、絶縁層６０の表面と均一高さもしくは絶縁層６０の表面よりも低位に露出して形成されている配線基板に半導体素子７０が実装された半導体装置であって、接続部４０ｃが、半導体素子７０の接続電極に位置合わせして形成された接続用のパッドとして形成され、半導体素子７０がフリップチップ接続により接続部４０ｃと電気的に接続して実装されている。 （もっと読む）

【課題】液滴吐出法を用いて電子部品の周囲に絶縁膜を形成する場合に、該絶縁膜上に形成される配線と前記電子部品との間で良好な導通を得ることを可能とした、配線基板の製造方法、多層配線基板の製造方法を提供する。
【解決手段】導電部２０ａ，２１ａを有する電子部品２０，２１を、導電部２０ａ，２１ａを上方に向けて基体１０上に配置するとともに、導電部２０ａ，２１ａ上に導電性を有した突起１２を設ける。そして、液滴吐出法を用いて電子部品２０，２１の周囲に、電子部品２０，２１と略同じ高さとなるように絶縁材料を塗布し、絶縁材料を硬化させて絶縁膜１３を形成する。そして、絶縁膜１３上に、突起１２に接続する配線１５を形成する。 （もっと読む）

【課題】表面実装型電子部品が実装されるセラミック台座部を備え、高密度実装が可能で、信頼性の高い多層セラミック電子部品、それに用いられる多層セラミック基板、多層セラミック電子部品を効率よく製造するための製造方法を提供する。
【解決手段】セラミック基材層１と、収縮抑制層２とを積層してなる多層セラミック素体３の第１主面４に、セラミック材料からなる台座部本体５と、下側端面６、上側端面７が台座部本体から露出し、下側端面の面積が上側端面の面積より大きい柱状厚膜導体８とを備えたセラミック台座部９であって、柱状厚膜導体の外周面と台座部本体との間に空隙Ｇを有するセラミック台座部を配設し、セラミック台座部上に、柱状厚膜導体と導通するように第１の表面実装型電子部品１０を実装する。
上記空隙Ｇを、多層セラミック素体に近い下部から多層セラミック素体に遠い上部に向かって大きくなるようにする。 （もっと読む）

【課題】 高速ＤＲＡＭとメモリコントローラとを搭載したプリント回路基板における高速ＤＲＡＭの安定動作を実現する。
【解決手段】 高速ＤＲＡＭ４２とメモリコントローラ４１とを搭載したプリント回路基板１において、メモリバス配線４３の並列終端抵抗４４の接続先であるＶＴＴ電源パターン２０と、ＧＮＤパターン３０との間に、コンデンサ４５と、ＶＴＴ電源パターンの特性インピーダンスとほぼ同じ抵抗値を持つ抵抗４６との直列接続回路が設けられる。これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 （もっと読む）