【課題】本発明は、配線基板及び半導体装置に関し、半導体装置の厚さ方向のサイズ及び面方向のサイズの小型化を図ることのできる半導体装置を提供することを課題とする。
【解決手段】半導体素子接続用パッド３９を有する第１の配線基板１１と、半導体素子接続用パッド３９に接続された半導体素子１３と、第１の配線基板１１及び半導体素子１３と対向配置されると共に、第１の配線基板１１と電気的に接続された第２の配線基板２１と、を備えた半導体装置１０であって、半導体素子１３に半導体素子１３を貫通する貫通電極１５を設け、貫通電極１５を介して、第１の配線基板１１と第２の配線基板２１とを電気的に接続した。 （もっと読む）

【課題】ＥＳＬを低下させることが可能な、基板に対する貫通コンデンサの実装構造を提供する。
【解決手段】基板１０には、電源側導体層１３に接続される電源側ビアホール１７と、接地側導体層１４に接続される接地側ビアホール１８とが行方向及び列方向において交互に並んでいる。貫通コンデンサＣ１，Ｃ２は、直方体状をした素体２と、一対の端面２ａ，２ｂに形成された端子電極３，４と、一対の端面２ｃ，２ｄに形成された接地電極５，６とを有している。貫通コンデンサＣ１は基板１０の実装面側から見たときに、第ｉ１行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ａ，１７ｂの間に配置され、貫通コンデンサＣ２は基板１０の実装面側から見たときに、第ｉ１行目と隣り合う第ｉ２行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ｃ，１７ｄの間に配置されている。 （もっと読む）

【課題】マザー基板の一面側に電子部品を搭載してなる電子装置において、マザー基板の一面側の全面ではなく、電子部品の実装部位に限定したマザー基板の多層化を図る。
【解決手段】マザー基板１０と、マザー基板１０の一面１１側に搭載された電子部品３０とを備える電子装置において、マザー基板１０の一面１１側の一部には、層状をなす配線部材２０が搭載されており、電子部品３０は配線部材２０を介してマザー基板１０に電気的・機械的に接続されている。 （もっと読む）

【課題】 短時間にて半田接続可能な多層配線板を提供する。
【解決手段】 表層や内層に所定の配線パターンが形成され、表層に複数の電子部品を備える多層配線板であって、電解コンデンサ４の接地側端子４２と表層側接地パターン６１とを接続するための接地電極部１２と、接地電極部１２の近傍に表層側接地パターン６１の一部を切り欠いたスリット部２と、接地電極部１２とスリット部２との間において表層側接地パターン６１と内層に設けられる内層側接地パターン６２とを接続するスルーホール３と、を備えてなる。 （もっと読む）

【課題】他の伝熱部材に比較して伝熱抵抗の大きな伝熱ヴィアを用いて、放熱性に限界が存在する従来の発熱電子部品内装の配線基板の課題を解決する。
【解決手段】駆動に伴って発熱する半導体素子１６が内装され、且つ絶縁層２２を介して複数の配線パターン１８が多層に配設されている配線基板１０であって、配線基板１０の表面に開口されていると共に、半導体素子１６の一面が底面に絶縁層２２の一部を介して近接する凹部が形成され、且つ前記凹部内に挿入され、前記凹部の底面に端部が当接する放熱部材１２の他方の端部が、配線基板１０の表面に露出している。 （もっと読む）

【課題】巻線コイルが基板上の固定位置からずれにくくなる。
【解決手段】上面に凹部を有する基板と、基板の上面に設けられる配線パターンと電気的に接続され、巻線部分の一部が上記凹部内に収納される巻線コイルとを備え、上記凹部の側壁の少なくも一部が、上記巻線部分の側面および両端部にそれぞれ接する回路装置が提供される。また、上記回路装置において、基板は、上記配線パターンおよび上記凹部の下層にグランドパターンを更に有し、上記グランドパターンは、上記凹部の下層において、上記配線パターンの下層より、上記基板の上面から遠い位置に設けられてもよい。 （もっと読む）

【課題】個別の電子モジュールを切り出す際のルータ切断機のような切断器の切断刃の寿命が長く、かつ熱硬化性樹脂に混合する無機質のフィラーの使用量を少なくすることのできる部品内蔵電子モジュールを提供する。
【解決手段】間隔をおいて対向配置された少なくとも２枚の配線基板にそれぞれ電子部品を搭載し、各配線基板の間に、電子部品を内蔵する電気絶縁層を設け、対向する両プリント配線基板相互間を接続するため前記電気絶縁層を貫通して電気的接続用のインナビアを設けてなる部品内蔵電子モジュールにおいて、前記電気絶縁層の前記電子部品を囲う中央部分を、熱硬化性樹脂と無機質のフィラーを混合してなるコンポジット材料からなる第１の電気絶縁層で構成し、その外側の外周部分を無機質のフィラーを含まない熱硬化性樹脂からなる第２の電気絶縁層で構成する。 （もっと読む）

【課題】ＩＣパッケージとプリント基板を接続するはんだの接続信頼性を向上させることができる回路基板を提供することを目的とする。
【解決手段】ＩＣパッケージ１とプリント基板４０の絶縁材料及びプリント基板４０に内蔵された銅箔からなる内層配線層５０に関して、内層配線層５０の線膨張係数は、ＩＣパッケージ１及びプリント基板４０の絶縁材料の線膨張係数よりも大きい。そのためプリント基板４０とＩＣパッケージ１の線膨張係数差により、プリント基板４０とＩＣパッケージ１とを接続するはんだ９０に繰り返し応力がかかる。従って、ＩＣパッケージ１の実装位置の直下に対応する領域の内層配線層５０の一部を除去することにより、ＩＣパッケージ１の実装位置におけるプリント基板４０との線膨張係数差を小さくすることができ、はんだ９０に作用する応力をより小さくすることができる。 （もっと読む）

【課題】高温域における弾性率が低い絶縁基板からなる配線基板を用いた部品実装において、部品実装性を向上し、さらには、高周波特性に優れた部品実装基板および複合基板を提供する。
【解決手段】本発明の部品実装基板１０は、第一配線層１４、第二配線層１５を有する配線基板１１と、その一方の面１１ａに実装された電子部品１２とを備え、配線基板１１は、貫通孔１３ｃを有する絶縁体１３の両面に第一配線層１４、第二配線層１５が形成され、貫通孔１３ｃ内に第一配線層１４と第二配線層１５とを接続する接続体１６が設けられてなり、電子部品１２は、その端子１７が接続体１６に対向するように第一配線層１４に接続されたことを特徴とする。 （もっと読む）

【課題】ＩＣ本体からリードが延出するＩＣを回路基板に実装した小型モジュールにおいて、より小型化を可能にした小型モジュールを提供する。
【解決手段】複数のリード１２，１２，…，１２を有するＩＣ１０と、部品実装面３０ａを有する回路基板３０と、回路基板３０の部品実装面３０ａとＩＣ１０との間に介装され、ＩＣ本体の隣側に配置されて、ＩＣ１０の各リード１２，１２，…，１２を各辺毎に別個に挟持し、上記ＩＣ１０を上記回路基板３０の部品実装面３０ａに実装した複数組の一対のターミナルスタッド基板１５Ａ，１５Ｂ、１６Ａ，１６Ｂとを具備する。 （もっと読む）

【課題】高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板とその製造方法の提供。
【解決手段】高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板において、当該埋設された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層に絶縁樹脂を介してコア材が配置されている部品内蔵型多層プリント配線板；高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板の製造方法において、コア材に電子部品を実装する工程と、当該実装された電子部品の側方に絶縁基材を配置する工程と、当該実装された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層にコア材を配置する工程とを有する部品内蔵型多層プリント配線板の製造方法。 （もっと読む）

【課題】プリント基板の導体層パターン配線を簡素化することができ、それに伴って配線電力損失や高周波電磁波ノイズも低減でき、プリント基板も小型化できる複数マイコン実装回路装置を提供すること。
【解決手段】プリント基板１の面方向同位置に２つの１チップマイコン２、３を配置し、それらを製造公差の範囲内でなるべく好適には完全にオーバーラップさせる。各１チップマイコン２、３のＶｓｓ端子５は、共通の内層導体パターン１６、共通のビアホール導体１８，１９を通じてＶｓｓ電位を供給される。このようにすれば、電源配線パターンの縮小とともに耐ノイズ性能の向上とを実現することができる。 （もっと読む）

【課題】高密度配線、高密度実装化が期待できるとともに、実装デバイス相互におけるバス接続インターフェイス機構のより高速化を可能にしたプリント配線板構造を提供する。
【解決手段】ＢＧＡ部品２０，３０は、サブストレート２２，３２相互が一部重なり合い、直線上に並設された位置関係で、かつ、この重なり部分に配列されたはんだボール２３，３３相互が上記チップ間接続部（Ｖ０）に配列された貫通導体１１に導電接合（はんだ接合）されて、プリント配線板１０の各部品実装面に実装され、サブストレート２２，３２上で、ソースシンクロナスバス接続（２５ａ，２５ｂ，２５ｃ−３５ａ，３５ｂ，３５ｃ）、差動信号線路接続（２６ａ，２６ｂ−３６ａ，３６ｂ）される。 （もっと読む）

【課題】放射ＥＭＩを減少させることが可能な印刷回路基板を提供する。
【解決手段】上部層および下部層のうち一層の面に配置され，クロック信号の出力を行なうクロックピン３００ａおよび第１接地ピン３００ｂを備える集積回路３００と，クロック信号の高周波成分を取除くために抵抗３２０および１つのコンデンサ３３０を含んでいるＲＣフィルタ３１０と，を含み，コンデンサ３３０の一端は配線によって抵抗３２０と接続され，コンデンサ３３０の他端の第２接地ピン３３０ａは第１接地ピン３００ｂに向かうように配され，コンデンサ３３０は配線と第１接地ピン３００ｂとの間に配され，第２接地ピン３３０ａから第１接地ピン３００ｂに繋がる直線電流リターン経路の間のグラウンドフィルには配線が形成されず，上部層および下部層のうち，コンデンサ３３０が集積回路３００と同じ層に配置および配線される印刷回路基板が提供される。 （もっと読む）

【課題】 高周波回路用プリント配線板に表面実装する電子部品の線路インピーダンスの整合性を保ち、良好な高周波特性を維持するとともに表面実装型チップ部品の実装工程におけるチップ立ちやチップ回転ズレ等が発生しない電子部品装置を得る。
【解決手段】 第１ストリップ線路に接続された第１ランドパターンと、対応する第１対向ランドパターンと、第１ランドパターンと連続して接続された第２ランドパターンと、対応する第２対向ランドパターンと、この第２対向ランドパターンに連続して接続された第３ランドパターンと、対応する第３対向ランドパターンと、第３ランドパターンに接続された第２ストリップ線路を有し、第１ランドパターンと第２ランドパターンとの加算面積が、第２対向ランドパターンと第３ランドパターンとの加算面積に等しくした。 （もっと読む）

【課題】層間接続を簡易かつ高信頼性化が可能な電子回路装置の提供。
【解決手段】本発明の電子回路装置は、上面に第１ランド１０６を有する第１配線層１０１と、第１配線層１０１の上面に実装された電子部品１０５と、第１配線層１０１の上に配置されて下面に第２ランド１１５を有する第２配線層１０４と、第１配線層１０１と第２配線層１０４との間であって電子部品１０５の周囲に配置されて第１ランド１０６と第２ランド１１５との間を貫通する貫通孔を有する絶縁性樹脂からなる接着層１０８と、貫通孔に充填されると共に第１ランド１０６と第２ランド１１５とを電気的に接続する導電性ペースト１１８とを備え、第１ランド１０６の外縁と第２ランド１１５の外縁の少なくとも一方は、貫通孔の内周より小さい構成である。 （もっと読む）

【課題】電源供給系に重畳される高周波ノイズに対する抑制効果の向上が図れるバイパス用コンデンサの実装構造を備えたプリント配線板の電源ノイズフィルタ構造を得ること。
【解決手段】電源配線を、電源配線２ａと電源配線２ｂとに２分割し、その分割端側の配線上面に、コンデンサ実装用電源パッド５ａ，５ｂをそれぞれ設け、その分割端間を２端子チップコンデンサであるバイパス用コンデンサ４の一方の電極部４ａで接続する。電源配線２ａ側から電源配線２ｂ側に向かう高周波ノイズは、全てバイパス用コンデンサ４の電極部４ａを流れるので、他方の電極部４ｂを通ってＧＮＤ層３へバイパスする性能が向上し、高周波ノイズに対する抑制効果の向上が図れる。 （もっと読む）

【課題】電源供給系に重畳される高周波ノイズに対する抑制効果の向上が図れるバイパス用コンデンサの実装構造を備えたプリント配線板の電源ノイズフィルタ構造を得ること。
【解決手段】電源配線を、電源配線２ａと電源配線２ｂとに２分割し、その分割端側の配線上面に、コンデンサ実装用電源パッド５ａ，５ｂをそれぞれ設け、その分割端間を２端子チップコンデンサであるバイパス用コンデンサ４の電極部４ａで接続する。電源配線２ａ側から電源配線２ｂ側へ向かう高周波ノイズは、全てバイパス用コンデンサ４の電極部４ａを流れるので、電極部４ｂを通ってＧＮＤ層３へバイパスする性能が向上する。そして、分割端間を電源配線の迂回パターン８によって接続し、バイパス用コンデンサ４の剥離などによる電源配線２ａ，２ｂ間の不動通を回避する。電源配線の迂回パターン８の高周波インピーダンスはバイパス用コンデンサ４の電極部４ａよりも大きくしてある。 （もっと読む）

【課題】コスト上昇を抑制しながら、フレキシブル配線体における配線の高密度化を実現する。
【解決手段】電気的負荷３２と外部信号源側とを接続するフレキシブル配線体４は、基材の一方の広幅面に多数の導線が配線された配線材が複数備えられ、電気的負荷３２に対して、複数の配線材４１，４２が広幅面同士を重ねて積層されている。各配線材における電気的負荷側の広幅面の導線５６には、電気的負荷３２と接続するための突起状のバンプ体４４ａ、４４ｂがそれぞれ設けられ、電気的負荷３２に対して他の配線材４１を介して重なる配線材４２のバンプ体４４ｂは、他の配線材４１に形成された貫通穴４３を介して、電気的負荷３２と対向するように構成されている。 （もっと読む）

【課題】半導体装置の生産性を向上させる。
【解決手段】ウエハレベルパッケージ型の半導体チップ２０を基板１０内に収容してなる半導体装置１に於いて、半導体チップ２０上に断面形状が凹状のバンプ電極２０ｂを配設し、当該半導体チップ２０上に、先鋭状の電極端子３０ｃを配設した配線基板３０を配置し、前記バンプ電極２０ｂの凹部内に前記先鋭状の電極端子３０ａを受容して圧接する。これにより、半導体パッケージが基板１０内に収容されてなる半導体装置がより安価且つ高信頼性をもって実現される。 （もっと読む）