【課題】プラズマダメージを受けた低誘電率絶縁膜を回復剤に接触させて回復する際に、絶縁膜中での回復剤濃度を高めることができて、効率的に回復処理が進行でき、回復後の絶縁膜の特性も良好となる回復処理方法を得る。
【解決手段】プラズマ処理によりダメージを受けた絶縁膜が存在する基板５をチャンバー１内に収め、チャンバー内に回復剤蒸気を導入し、チャンバー内部を加熱して、前記絶縁膜のダメージ回復処理を行う際に、チャンバー１の内壁の温度を基板の温度よりも高温とする。チャンバーの壁の温度を回復剤の沸点よりも高温にすることが好ましく、チャンバー内に回復剤蒸気を導入したのち、基板５の温度を昇温することも好ましい。 （もっと読む）

【課題】フォトレジストパターンの側壁にスペーサ膜を形成し、スペーサをエッチングマスクとして用いて微細金属パターンを形成すると同時に、金属配線の断線部分は前記フォトレジストパターン間の間隔を狭めて前記スペーサが接し合うようにし、微細金属パターンが形成されることを防止する半導体素子の金属配線方法の提供。
【解決手段】半導体基板上に絶縁膜を形成する段階と、前記絶縁膜を含んだ全体構造上に複数（多数）の平行なフォトレジストパターンを形成する段階と、前記フォトレジストパターンの側壁にスペーサを形成する段階と、前記フォトレジストパターンを除去して前記絶縁膜を露出させる段階と、前記露出する絶縁膜をエッチングしてダマシンパターンを形成する段階と、前記スペーサを除去する段階と、前記ダマシンパターンを含んだ全体構造上に金属物質を形成した後、平坦化して金属配線を形成する段階とを含む、半導体素子の金属配線形成方法を提供する。 （もっと読む）

【課題】幅広のパターンと露光技術の解像度の限界以上の超微細パターンとを同時に形成する。
【解決手段】基板Ｗ上に第１のシリコン含有膜３と有機材料膜４と第２のシリコン含有膜５と、細幅と太幅のパターンを有する第１のマスク６ａ、６ｂとを順次形成し、第１のマスク６ａ、６ｂを用いて第２のシリコン含有膜５を細幅と太幅にパターニングし、第１のマスク６ａ、６ｂを除去するとともに有機材料膜４を細幅と太幅にパターニングし、第２のシリコン含有膜５と有機材料膜４と被覆して第３のシリコン含有膜７を形成し、第３のシリコン含有膜７を加工して第２のシリコン含有膜５及び有機材料膜４の側面に側壁を形成し、第２のシリコン含有膜５と該側壁を選択的に被覆する有機材料の第２のマスク８を形成し、第２のマスク８を用いて細幅にパターニングされた第２のシリコン含有膜５を除去し、細幅にパターニングされた有機材料膜４と第２のマスク８を除去する。 （もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【解決手段】半導体基板上に形成されたナノポーラスｌｏｗ−ｋ（低誘電率）誘電体を処理する方法を提供する。ｌｏｗ−ｋ誘電体はエッチング処理により形成された開口部を備え、エッチング処理により形成された開口部の外表面上および連通孔の内表面上に、シラノール基を含むエッチングによる損傷領域を有する。まず最初に、ｌｏｗ−ｋ誘電体を、エッチングによる損傷領域において気相触媒とシラノール基との間に水素結合を形成するのに有効な量の気相触媒に接触させて、触媒中間体を形成する。次に、ｌｏｗ−ｋ誘電体を、エッチングによる損傷領域において約５０％以上のシラノール基と反応するのに有効な量のアルコキシシラン修復剤と接触させることにより、アルコキシシラン修復剤を触媒中間体と反応させる。及び／又は、ｌｏｗ−ｋ誘電体を、連通孔内への被覆バリア層の拡散を防ぐのに有効な量のアルコシキシランシール剤と接触させることにより、アルコシキシランシール剤を触媒中間体と反応させる。 （もっと読む）

【課題】銅を含む配線の腐食を抑制できる洗浄工程を含む半導体装置の製造方法を提供する。
【解決手段】まず半導体基板１上に銅を含む配線５ｗが形成される（（Ａ）工程）。配線５ｗ上にエッチングストッパ膜６ｅｓが形成される（（Ｂ）工程）。エッチングストッパ膜６ｅｓ上に絶縁層６が形成される（（Ｃ）工程）。絶縁層６に、エッチングストッパ膜６ｅｓに達するビアホール６ｖが形成される（（Ｄ）工程）。ビアホール６ｖおよび絶縁層６の表面が有機溶剤Ｃで洗浄される（（Ｅ）工程）。配線５ｗが露出するようにエッチングストッパ膜６ｅｓが除去される（（Ｆ）工程）。露出した配線５ｗに電気的に接続する配線６ｗがさらに形成される（（Ｇ）工程）。 （もっと読む）

【課題】平面上で垂直方向と水平方向にライン状のパターニング工程のみを行って露光装備の解像度以下に稠密に配列されたハードマスクパターンを形成すること。
【解決手段】半導体基板上に第２のハードマスクパターン１０７ａを形成する段階と、第２のハードマスクパターン１０７ａと交差する第１のパターン１１５ａと第２のハードマスクパターン１０７ａ間に位置する第２のパターン１１５ｂを含む第３のハードマスクパターンを形成する段階と、第１のパターン１１５ａ間に第４のハードマスクパターン１２３ａを形成する段階と、を含む半導体素子のハードマスクパターン形成方法。 （もっと読む）

【課題】層間絶縁膜に対するストップ層の選択比を大きくすることができるプラズマエッチング方法を提供する。
【解決手段】Ｃ_ｗＦ_ｘ（ｘ、ｗは所定の自然数）からなる低誘電率層間絶縁膜４１とストップ層４２とを備え、該ストップ層４２は低誘電率層間絶縁膜４１に形成されたビアホール４６の底部において露出するウエハＷに施される半導体デバイス製造処理において、ＣＦ_４ガス及びＣＨ_２Ｆ_２ガスから生じたプラズマに低誘電率層間絶縁膜４１及びストップ層４２を晒して該ストップ層４２をエッチングする。 （もっと読む）

【課題】高精度のドライエッチング加工とＬＥＲの低減をともに実現することのできる被エッチング膜の加工方法を提供する。
【解決手段】被エッチング膜の上部に、下層より順に有機マスク層４０、シリコン含有層５０およびレジスト層７０を形成する工程と、フォトリソグラフィー法により前記レジスト層７０に所定のパターンを形成する工程と、前記レジスト層７０をマスクとして、第一エッチングガスを用いて前記シリコン含有層５０をエッチングする工程と、前記エッチングされたシリコン含有層５０をマスクとして、第二エッチングガスを用いて前記有機マスク層４０をエッチングする工程と、前記エッチングされた有機マスク層４０をマスクとして、第三エッチングガスを用いて前記被エッチング膜をエッチングする工程と、を含み、前記第一エッチングガスがＣＦ_３Ｉを含むことを特徴とする被エッチング膜の加工方法。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線の形成方法を提供する。
【解決手段】本発明に係る多層配線の形成方法は、シロキサン構造を含むビア層間絶縁膜４３及び配線層間絶縁膜４４を金属配線４１ａ上に形成する第一の工程（図１［１］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４の一部に金属配線４１ａに達する凹部としてのデュアルダマシン溝４８を形成する第二の工程（図１［２］〜図２［２］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４とデュアルダマシン溝４８内で露出した金属配線４１ａとに水素プラズマ処理を施すことにより、ビア層間絶縁膜４３及び配線層間絶縁膜４４の表面に改質層４９を形成するとともに金属配線金属配線４１ａの表面を還元する第三の工程（図３［１］）と、を含むことを特徴とする。 （もっと読む）

【課題】配線層に空隙部を設けた半導体装置における配線間容量を確実に低減できるようにする。
【解決手段】半導体装置は、半導体基板１０１の上に形成された第１絶縁膜１０２と、該第１絶縁膜１０２に選択的に形成された複数の配線１０８とを有している。第１絶縁膜１０２における複数の配線１０８のうちの一部の配線同士の間の領域にはエアギャップ１０２ｃが形成されており、第１絶縁膜１０２におけるエアギャップ１０２ｃの底部及び該エアギャップ１０２ｃと隣接する配線１０８の下側部分の誘電率は、第１絶縁膜１０２におけるエアギャップ１０２ｃと隣接しない配線１０８の下側部分の誘電率よりも低い。 （もっと読む）

【課題】 一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含む半導体装置の製造方法を提供すること。
【解決手段】 パターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。 （もっと読む）

【課題】ＨＤＰ−ＣＶＤプロセスによる、幅の狭い高アスペクト比のギャップを充填するための方法を提供する。
【解決手段】処理チャンバは、シーズン前駆体流を該処理チャンバに提供することによってシーズニングされる。高密度プラズマが、該処理チャンバの上部にソース電力の７０％を超えて分布された少なくとも７５００Ｗのソース電力を印加することによって該シーズン前駆体から形成される。少なくとも５０００Åの厚さを有するシーズン層が該高密度プラズマを使用してあるポイントに堆積される。複数の基板の各々が該処理チャンバに順次移送されて、エッチングを含むプロセスを実行する。該処理チャンバは、該基板の順次移送の間に洗浄される。 （もっと読む）

【課題】ビアホールやトレンチの底部や側面に残渣が付着するのを防止することができるプラズマエッチング方法を提供する。
【解決手段】ウエハＷに形成されたＣ_ｗＦ_ｘ（ｘ、ｗは所定の自然数）からなる低誘電率層間絶縁膜４１と、エッチングストップ層４２と、銅配線４３と、メタルハードマスク４５とを有する半導体デバイス４０に施されるエッチングストップ層除去処理において、低誘電率層間絶縁膜４１と銅配線４３及び／又はメタルハードマスク４５とが、ＣＦ_４ガス及びＮ_２ガスを含む処理ガスから生じたプラズマへ同時に晒される際、当該処理ガスにおけるＣＦ_４ガス及びＮ_２ガスの流量比はＣＦ_４ガス：Ｎ_２ガス＝１：Ｘ（但し、Ｘ≧７）で示される。 （もっと読む）

【課題】窒化シリコン−二酸化シリコン高寿命消耗プラズマ処理構成部品
【解決手段】プラズマエッチングチャンバの平均洗浄間隔時間及びチャンバパーツの寿命を延ばす方法が提供される。イオン衝撃及び／又はイオン化ハロゲンガスに曝される少なくとも１つの焼結窒化シリコン構成部品を使用しつつ、チャンバ内において一度に１枚ずつ半導体基板がプラズマエッチングされる。焼結窒化シリコン構成部品は、高純度の窒化シリコンと、二酸化シリコンからなる焼結助剤とからなる。焼結窒化シリコン構成部品を含むプラズマ処理チャンバが提供される。プラズマ処理時のシリコン基板の表面上における金属汚染を軽減する方法が、１つ又は２つ以上の焼結窒化シリコン構成部品を含むプラズマ処理装置によって提供される。プラズマエッチングチャンバ内においてイオン衝撃及び／又はプラズマ浸食に曝される構成部品を製造する方法は、高純度の窒化シリコンと二酸化シリコンとからなる粉末組成を成形することと、該成形構成部品を緻密化することとを含む。 （もっと読む）

【課題】デュアルダマシンパターンを成すコンタクトホールとトレンチとの境界部分に存在するホーン(horn)を効果的に除去方法の提供。
【解決手段】半導体基板上に絶縁膜２１８を形成し、前記絶縁膜にコンタクトホール２２１を形成する。前記絶縁膜の上部および前記コンタクトホールの内部に保護膜２２２を形成する。ハードマスクパターンを前記保護膜上に形成し、ハードマスクパターン２２４をマスクとした第１エッチング工程によって前記保護膜の一部および前記絶縁膜の一部をエッチングして第１トレンチ２２５ａを形成する。前記ハードマスクパターンをマスクとした第２エッチング工程によって、前記コンタクトホールの内部に充填された前記保護膜をエッチングする。前記ハードマスクパターンをマスクとした第３エッチング工程によって前記絶縁膜の一部をエッチングして第２トレンチ２２５ｂを形成する。 （もっと読む）

【課題】半導体装置や表示装置などの製造工程における凹凸を有する被加工基板表面に設けた平坦化膜の平坦化方法において、高価な装置を用いずに簡便な方法で薄い平坦化膜でも高い平坦度を得ることができる平坦化方法を提供する。
【解決手段】表面に有機材料よりなる平坦化膜を設けた凹凸を有する被加工物の平坦化方法であって、光透過性基板の一方の主面上に光触媒層を有する平坦なテンプレートを形成する工程と、該テンプレートの前記光触媒層と前記被加工物の前記平坦化膜とを密着させながら、前記光透過性基板の他方の主面側より紫外線または可視光を照射する工程と、前記光触媒層に光触媒反応による活性種を生成させ、該活性種により前記平坦化膜表面の凸部を優先的に除去して前記平坦化膜を平坦化する工程と、を含むことを特徴とする。 （もっと読む）

【課題】ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することを目的とする。
【解決手段】半導体基板１０１上に形成した加工対象層１０２に微細なホールパターン５５を形成するホールパターンの形成方法であって、前記加工対象層１０２上に、カーボン膜層１０３、中間マスク層１０４、フォトレジスト層１０５を順次積層して３層構造体を形成する３層構造体形成工程と、前記中間マスク層１０４にホールパターン５０をパターニングする中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、前記サイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成するサイドウォール部形成工程と、前記加工対象層１０２に前記微細なホールパターン５５をパターニングする加工対象層パターニング工程とを有することを特徴とするホールパターンの形成方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】意図する電気的特性を得ることができる。
【解決手段】半導体基板上に第１の絶縁層１、第２の絶縁層２、第３の絶縁層３の順番に積層する。次に、第３の絶縁層３の所定部位に第１の絶縁層１が露出する開口部４を形成する。次に、第３の絶縁層３をマスクにして開口部４から露出する第１の絶縁層１を、その一部が残るように選択的に除去する。また、第３の絶縁層３を剥離する。次に、開口部４から露出する第１の絶縁層１の残りを選択的に除去する。 （もっと読む）

【課題】微細なパターンの配線分離を行うことができる半導体装置の製造方法を提供すること。
【解決手段】基板に素子分離領域を形成し第１及び第２の拡散領域に分ける工程と、前記基板上に被加工対象膜を形成する工程と、前記被加工対象膜上にハードマスク層と第１レジスト層を形成する工程と、前記第１レジスト層に第１パターンを形成する工程と、前記第１パターンをマスクとして前記ハードマスク層をエッチングする工程と、前記ハードマスク層上に第２レジスト層を形成する工程と、前記第２レジスト層に前記第１パターンを分離する第１スペース幅を有する第２パターンを形成する工程と、前記第２レジスト層に形成された前記第２パターンをマスクとして寸法変換エッチングを行うことにより前記ハードマスク層に第１スペース幅から縮小された第２スペース幅を有する第３パターンを形成する工程と、前記ハードマスク層に形成された第３パターンを用いて前記被加工対象膜をエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。 （もっと読む）