【課題】 基板上に形成されているシリコン膜と絶縁膜が積層している層状構造を有する積層膜に、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層のドライエッチング深さの不均一化を抑制すること。
【解決手段】 基板上に形成されている、シリコン層と絶縁膜が積層している層状構造を有する積層膜に、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層に対し、エッチングガスを用いてエッチングするドライエッチング方法において、エッチングガスとして、ＣｌＦ_３、ＢｒＦ_５、ＢｒＦ_３、ＩＦ_７、ＩＦ_５から選ばれる少なくとも１種類のガスとＦ_２とを含有するガスを用いることを特徴とするドライエッチング方法。 （もっと読む）

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体素子が設けられた基板と、前記基板上に形成された第１および第２の配線と、前記第１の配線の下面の前記第２の配線側に接続されたビアと、前記ビアを含むビア層絶縁膜と、を有する半導体装置を提供する。前記ビアは、前記第１の配線と前記第２の配線の間の領域である配線間領域下の上端に凹部を有する。前記ビア層絶縁膜は、前記第１および第２の配線の幅方向に前記ビアと隣接する領域を含む溝を前記配線間領域の下に有する。前記配線間領域および前記溝内にはエアギャップが含まれる。 （もっと読む）

【課題】多ブロック半導体デバイスにおいて熱を抽出しかつ遮蔽するための方法及び装置。
【解決手段】一実施形態は、互いに上下して積み重ねられる複数のブロック２０５，３０５は、熱伝導材料で充填される垂直バイア２４０，３５０によって相互に接続され、かつ埋込み式の熱伝導層３４０によって分離される。熱伝導層は、複数のブロックのうちの一番上または下へ熱抽出層または接地平面として接着される。熱伝導層は、高い熱伝導率を有する。基板１１０上には、断熱層２１０，３２０が堆積される。断熱層は、基板の加熱を低減するための温度勾配をサポートすることができる。断熱層の内部には埋込み式の熱伝導層が形成され、これは、基板を介して外部の熱抽出層へ接続される垂直バイアを有する。半導体層はこの断熱層上へ堆積され、電気配線用にパターン化される。 （もっと読む）

【課題】生産のリードタイムが短く、小フットプリント化を実現できるエッチング装置を提供する。
【解決手段】基板Ｋを搬送する搬送装置２と、基板Ｋ上にエッチング液を供給して金属膜をエッチングする第１エッチング部１０と、金属膜エッチング後の基板Ｋを洗浄する第１洗浄部１５と、洗浄後の基板Ｋを乾燥させる第１乾燥部２０と、フッ素系反応成分及び酸化性反応成分を含む処理ガスを用い、略大気圧下で、基板Ｋ上のシリコン含有膜をエッチングする第２エッチング部３０と、シリコン含有膜エッチング後の基板Ｋを洗浄する第２洗浄部３５と、洗浄後の基板Ｋを乾燥させる第２乾燥部４０とを順次搬送方向に配設する。 （もっと読む）

【課題】紫外線の暴露により架橋し得る材料で作製された層の基板に対する接着を改善するための方法、およびそれを利用しトランジスタを製造する方法を提供する。
【解決手段】紫外線への暴露により架橋し得る材料Ｍで作製された層の基板Ｓの表面に対する接着を改善する際に、ａ）材料Ｍの表面の反応基Ｍ１と反応し得る第１の反応基Ｆ１と、基板Ｓの表面を構成する材料（複数可）と結合を形成し得る第２の反応基Ｆ２とを備える少なくとも１種の分子Ｆを含む未重合の重合性組成物Ｐの堆積ステップ、ｂ）ステップａ）において得られた未重合の組成物Ｐの層上への、未架橋の材料Ｍで作製された層の堆積ステップ、およびｃ）ステップｂ）において得られた３層構造に紫外線を暴露するステップ。 （もっと読む）

【課題】 サブリソグラフィ・ピッチの構造体とリソグラフィ・ピッチの構造体との相互接続を形成する。
【解決手段】 サブリソグラフィ・ピッチを有する複数の導電線をリソグラフィでパターン形成し、複数の導電線の縦方向から４５度より小さい角度の線に沿って切断することができる。代わって、ホモポリマーと混合した共重合体を陥凹エリア内に入れて自己整合し、一定幅領域内にサブリソグラフィ・ピッチを有し、台形領域で隣接線間にリソグラフィ寸法を有する複数の導電線を形成することができる。さらに代わって、サブリソグラフィ・ピッチを有する第１の複数の導電線と、リソグラフィ・ピッチを有する第２の複数の導電線は、同じレベルでまたは異なるレベルで形成することができる。 （もっと読む）

【課題】被処理体に形成された自然酸化膜を除去することができる被処理体の処理方法、処理装置及びプログラムを提供する。
【解決手段】 熱処理装置１の制御部１００は、自然酸化膜が形成された半導体ウエハＷを収容した反応管２内を４００℃に加熱する。反応管２内が４００℃に加熱されると、制御部１００は、処理ガス導入管１７から、塩素を含む処理ガスを供給することにより処理ガスに含まれる塩素を活性化させる。この活性化された塩素が半導体ウエハＷに供給されることにより、半導体ウエハＷに形成された自然酸化膜が除去される。 （もっと読む）

【課題】チップ面積の増大を防止することが可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散領域１０１ａを表面に有する半導体基板１００と、半導体基板１００を覆う層間絶縁膜１０７と、層間絶縁膜１０７上に形成され、拡散領域１０９ａを表面に有する半導体層１０８と、層間絶縁膜１０７および半導体層１０８を貫通する貫通口１１９ａ内に形成され、拡散領域１０１ａに接し、且つ側面の一部が拡散領域１０９ａに接するソース線プラグ１１６ａと、ソース線プラグ１１６ａと層間絶縁膜１０７との間に介在し、且つソース線プラグ１１６ａが拡散領域１０９ａと接する部分を除いてソース線プラグ１１６ａと半導体層１０８との間に介在する側壁絶縁膜１１７ａと、を具備する。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程、及びその工程を容易に適用しうる構造を有する半導体素子を提供する。
【解決手段】半導体素子であって、基板上で第１方向に延長される第１ライン部分と該第１ライン部分の一端から前記第１方向とは異なる第２方向に延長される第２ライン部分とを含む複数の導電ラインと、前記複数の導電ラインの各々の前記第２ライン部分の一端と一体に接続されている複数のコンタクトパッドと、前記複数のコンタクトパッドのうち、選択された一部のコンタクトパッドから前記第２方向に沿って前記第２ライン部分と平行に延長される第１ダミー部分を各々有する複数のダミー導電ラインとを有する。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】縦型電界効果トランジスタを利用した半導体装置において、集積度を更に向上させること。
【解決手段】半導体装置１は、絶縁性基板１０と、絶縁性基板１０上に形成された第１導電型の第１半導体層２１と、第１半導体層２１上にソース及びドレインの一方が形成された第１導電型チャネルの第１縦型電界効果トランジスタＮＦＥＴと、絶縁性基板１０上に形成された第２導電型の第２半導体層２２と、第２半導体層２２上にソース及びドレインの一方が形成された第２導電型チャネルの第２縦型電界効果トランジスタＰＦＥＴと、を備える。第１半導体層２１と第２半導体層２２は、直接接触している。 （もっと読む）

【課題】ＭＩＭ（金属−絶縁体−金属）コンデンサの面積削減製造方法の提供。
【解決手段】コンデンサ誘電体の垂直部の周辺に挟持された第１伝導線１２４及び第２伝導線を含む垂直ＭＩＭコンデンサ。追加の伝導線は、両面コンデンサを形成して静電容量を増加させるために、コンデンサ誘電体のもう一つの垂直部によって分離された直近第１伝導線１２４に垂直に位置しても良い。複数の垂直ＭＩＭコンデンサは、静電容量を増加させるために、同時に平行に接続してもよい。 （もっと読む）

【課題】端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられる導電膜を、エッチングを用いて作製する。
【解決手段】膜厚１μｍ以上１０μｍ以下のアルミニウムまたはアルミニウム合金を含む導電膜を、ウェットエッチングを用いて所定の膜厚となるまでエッチングした後、残りをドライエッチングでエッチングすることで、サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑える。サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑えることで、膜厚１μｍ以上１０μｍ以下といった厚膜のアルミニウムまたはアルミニウム合金を含む導電膜であっても、端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられるようにエッチングすることが可能となる。 （もっと読む）

【課題】高集積化および多層化が望まれている半導体素子などにおいて好適に用いることができ、機械的強度に優れ、低比誘電率でかつ吸湿性が低く、加工耐性が高い膜を形成することができるケイ素含有膜形成用組成物、上記組成物を用いるケイ素含有膜の形成方法、および上記形成方法によって得られるケイ素含有膜を提供する。
【解決手段】ケイ素含有膜形成用組成物は、下記一般式（１）で表される有機シラン化合物と、空孔形成剤とを含む。
【化１】


・・・・・（１）
（式中、Ｒ^１〜Ｒ^４は、同一または異なり、水素原子、炭素数１〜４のアルキル基、ビニル基、またはフェニル基を示し、Ｒ^５は炭素数１〜４のアルキル基、アセチル基、またはフェニル基を示し、ｎは１〜３の整数を示し、ｍは１〜２の整数を示す。） （もっと読む）

【課題】トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にし、配線の自由度を向上させた半導体装置及びその作製方法を提供すること目的の一とする。
【解決手段】絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に形成された第１の配線層と、第１の絶縁層上の第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の配線層、第２の絶縁層、単結晶半導体層及びゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に形成された第２の配線層とを設け、第１の配線層と単結晶半導体層の不純物領域が接続し、第１の配線層と第２の配線層が電気的に接続する。 （もっと読む）

【課題】Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現する。
【解決手段】熱ＣＶＤ法によりＷＦ₆、Ｈ₂及びＢ₂Ｈ₆を含有し、シラン系ガスを含有しない第１の供給ガスを用いてＷ膜１８ａを形成した後、ＷＦ₆及びＨ₂を含有する第２の供給ガスを用いてＷ膜１８ｂを形成し、ＣＭＰを経て、ビア孔１６をＷ膜１８で充填するＷプラグ１９を形成する。 （もっと読む）

【課題】極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板の上方であって、その動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成し、さらに、前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する。次いで、前記圧縮応力層及び前記引張応力層の少なくとも一方に隣接するようにして金属層を形成するとともに、加熱処理を施して、前記金属層中の金属元素を前記圧縮応力層及び前記引張応力層の少なくとも一方内に拡散させて、前記層内に独立して内在する金属領域を形成する。 （もっと読む）

本発明は、前面および後面を備えた基板を有するマイクロメカニカル素子に関する。前面は機能構造を有し、該機能構造はコンタクト領域において後面と電気的に接触接続しており、基板はコンタクト領域において少なくとも１つのコンタクトホールを有し、該コンタクトホールは後面側から基板内へと延在している。さらに本発明は、マイクロメカニカル素子の製造方法に関する。
（もっと読む）

【課題】フォトレジストマスクパターンより下層の積層化された薄膜をプラズマ処理する方法において、形成されたパターン側面の凹凸を改善し、ＬＥＲ、ＬＷＲを低減する。
【解決手段】半導体基板２０６の上に積層化された薄膜（ゲート絶縁膜２０５、導電膜２０４、マスク層２０３、反射防止膜２０２）と、該反射防止膜上に形成されたフォトレジストマスクパターン２０１を有する被処理材をゲート電極を形成するためにエッチング処理するにあたって、前記マスクパターン２０１のエッチング処理する前に、窒素ガスまたは、窒素ガスと堆積性ガスとの混合雰囲気をプラズマ化することによって該マスクパターン２０１にプラズマキュア処理を行い、該マスクパターン２０１の表面と側面の凹凸を減少させた後、該マスクパターン２０１より下層の積層化された薄膜２０２、２０３、２０４をプラズマエッチング処理する。 （もっと読む）