半導体装置及びその製造方法
【課題】Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現する。
【解決手段】熱ＣＶＤ法によりＷＦ6、Ｈ2及びＢ2Ｈ6を含有し、シラン系ガスを含有しない第１の供給ガスを用いてＷ膜１８ａを形成した後、ＷＦ6及びＨ2を含有する第２の供給ガスを用いてＷ膜１８ｂを形成し、ＣＭＰを経て、ビア孔１６をＷ膜１８で充填するＷプラグ１９を形成する。
【解決手段】熱ＣＶＤ法によりＷＦ6、Ｈ2及びＢ2Ｈ6を含有し、シラン系ガスを含有しない第１の供給ガスを用いてＷ膜１８ａを形成した後、ＷＦ6及びＨ2を含有する第２の供給ガスを用いてＷ膜１８ｂを形成し、ＣＭＰを経て、ビア孔１６をＷ膜１８で充填するＷプラグ１９を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅を含有する導電材料からなる配線を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年では、半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は配線抵抗値と配線容量の積に比例しており、従って配線遅延の改善のためには、配線抵抗値や配線容量を軽減することが重要である。
【０００３】
そこで、配線抵抗を低減するため、銅（Ｃｕ）を用いた配線を形成することが検討されている。以下、当該配線をＣｕ配線と記載する。このＣｕ配線は、Ｃｕを例えば９０％以上含有する導電材料からなる配線であり、純粋にＣｕのみからなる配線に限定されるものではない。
【０００４】
Ｃｕ配線は、その耐湿性に難があり、最上層の配線に適用するには適さない。そのため、Ｃｕ配線の上層配線としては、比較的耐湿性に優れたアルミニウム（Ａｌ）を含有する材料を用いた配線（Ａｌ配線）が好適である。
Ｃｕ配線とその上部のＡｌ配線とを接続するには、両者の間に導電性の接続プラグを形成する。この接続プラグは、配線信頼性や耐熱性を考慮して、その材料として高融点金属であるタングステン（Ｗ）が用いられる。
【０００５】
この接続プラグ（Ｗプラグ）を形成するには、Ｃｕ配線を埋め込む層間絶縁膜に、Ｃｕ配線の表面の一部を露出させる開口、ここではビア孔を形成する。次に、密着層として窒化チタン（ＴｉＮ）等を材料とする下地膜を形成し、この下地膜を介してＷを堆積し、Ｗでビア孔を埋め込む。そして、表面のＷを平坦化してＷプラグを形成する。
【０００６】
ここで、Ｗを堆積する際には、例えば熱ＣＶＤ法を採用する。処理温度を例えば４５０℃程度とし、供給ガスとしては、熱分解反応によりＷを供給するためのＷＦ6ガスに加えて、Ｈ2ガス及びシラン系（ＳｉＨ4，Ｓｉ2Ｈ6等）ガスを含有するものが用いられる。供給ガスにシラン系ガスをＨ2ガスと共に添加することにより、シラン系ガスのＳｉがＷＦ6ガスと反応し、ＷＦ6ガスの熱分解反応を促進することができる。
【０００７】
なお、Ｃｕ配線とその上層配線とを接続するＷプラグを形成する代わりに、Ｃｕ配線を埋め込む層間絶縁膜に開口として溝を形成し、この溝をＷで充填してなるヒューズ（Ｗヒューズ）を形成する場合にも、上記と同様の供給ガスを用いた熱ＣＶＤ法が採用される。
【０００８】
【特許文献１】特開２００２−４３４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
Ｃｕ配線上の接続孔にＷプラグを形成する場合、Ｗプラグの下地膜として例えばＴｉＮ膜を形成する場合が多い。図Ｘに示すように、この下地膜を厚く形成すると、Ｃｕ配線、Ｗプラグ及び上層配線間の接触抵抗が増加する。従って、下地膜はある程度薄く形成する必要がある。
【００１０】
しかしながら、薄い下地膜を形成すると、接続孔の内壁面において十分な段差被覆性を得ることができない。そのため、接続孔の内壁面に段差が生じる。この段差形成に起因して、接続孔を埋め込むようにＣＶＤ法によりＷを堆積すると、供給ガスが下地膜の段差部分を透過して、接続孔の底面に露出するＣｕ表面を浸食する場合がある。この浸食は特に、供給ガス中のシラン系ガスが主因であると考えられる。シラン系ガスはＣｕとの反応が活性であり、シラン系ガスによるＣｕの浸食が促進する。Ｃｕの浸食が進むと、Ｃｕ配線とＷプラグとの間における接触抵抗が増大し、電気特性が劣化するという問題がある。
【００１１】
特許文献１には、ダマシン法で形成されるＣｕ配線のＷプラグにおいて、下地膜を塊状の多結晶構造に形成し、Ｃｕ拡散を防止する旨が開示されている。しかしながらこの場合、下地膜を窒素濃度を高くして所期の特殊な状態に形成することを要する。また、特許文献１の明細書の例えば段落［００３７］には、ＣＶＤ法によりＷプラグを形成する際の供給ガスをＷＦ6ガスとシラン系ガスであるＳｉＨ4ガスとの混合ガスとする旨が明記されており、シラン系ガスを用いたことによる上記の問題の発生は不可避であると考えられる。
【００１２】
本件は、上記の課題に鑑みてなされたものであり、Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現することを可能とする、半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本件の半導体装置の製造方法は、半導体基板の上方に銅を含有する第１の配線を形成する工程と、前記第１の配線上に層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程とを含む。
【００１４】
本件の半導体装置は、半導体基板と、前記半導体基板の上方に形成された、銅を含有する第１の配線と、前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、前記開口部に形成されたＷを含有する接続部とを含み、前記接続部は、前記接続部はＢ又はＮを含有する。
【発明の効果】
【００１５】
本件によれば、Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
―本発明の基本骨子―
本発明者は、Ｗを材料とする接続部を形成する際に生じるＣｕ配線のＣｕ浸食を、配線材料にＣｕを用いたことにより発生する特有の問題であると認識した。
【００１７】
本発明では、ＣＶＤ法の供給ガスにおいて、シラン系ガスの少なくとも一部に替わってＢ2Ｈ6及びＮＨ3の少なくとも一方を用いる。
Ｂ2Ｈ6及びＮＨ3は、シラン系ガスと同様にＷＦ6ガスの熱分解反応を促進する性質を有する。その一方で、シラン系ガスと異なり、Ｃｕとの反応性に乏しい。従って、ＣＶＤ法によりＢ2Ｈ6及びＮＨ3の少なくとも一方を含有する供給ガスを用いて、接続孔等の開口を埋め込むようにＷを堆積する際に、下地膜を薄く形成して開口の内壁面に段差が生じた場合でも、開口の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、開口を埋め込むようにＷを堆積した場合、堆積したＷにはＣｕ配線のＣｕの移動が発生せず、薄い下地膜でも当該下地膜によりＷがＣｕ配線のＣｕと峻別された状態で、Ｗプラグ等の接続部が形成される。
【００１８】
―本発明を適用した具体的な諸実施形態―
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の実施形態では、半導体装置としてＭＯＳトランジスタを例示し、その構成を製造方法と共に説明する。なお、本発明が適用される半導体装置としては、ＭＯＳトランジスタ以外でも、各種の半導体メモリやバイポーラトランジスタ等、微細配線を要する半導体装置であれば適用可能である。
【００１９】
（第１の実施形態）
図１〜図９は、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
初めに、図１（ａ）に示すように、シリコン基板１の素子分離構造２により確定された活性領域に、ゲート絶縁膜３を介してゲート電極４を形成する。
詳細には、先ず、シリコン基板１における素子分離領域に分離溝２ａを形成し、この分離溝２ａを埋め込むように絶縁膜、ここではシリコン酸化膜を形成する。そして、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法によりシリコン酸化膜を平坦化する。以上により、分離溝２ａを充填するＳＴＩ（Shallow Trench Isolation）素子分離構造２が形成され、素子分離構造２によりシリコン基板１上で活性領域が画定される。
【００２０】
次に、シリコン基板１の活性領域上に膜厚２ｎｍ程度に薄いシリコン酸化膜を形成する。そして、シリコン酸化膜上にＣＶＤ法等により多結晶シリコン膜を膜厚１５０ｎｍ程度に堆積する。その後、多結晶シリコン膜及びシリコン酸化膜をリソグラフィー及びドライエッチングにより加工する。以上により、シリコン基板１上でゲート絶縁膜３を介してなるゲート電極４が形成される。
【００２１】
続いて、図１（ｂ）に示すように、ソース／ドレイン領域５を形成する。
詳細には、活性領域にｎ型不純物、ここではリン(Ｐ+）をドーズ量１×１０16／ｃｍ2程度、加速エネルギー１０ｋｅＶ程度でイオン注入する。ここで、ｐ型不純物の場合には、例えばホウ素（Ｂ+）をドーズ量５×１０15／ｃｍ2程度、加速エネルギー５ｋｅＶ程度でイオン注入する。その後、シリコン基板１をアニール処理して不純物を活性化する。以上により、活性領域におけるゲート電極４の両側にソース／ドレイン領域５が形成される。
【００２２】
続いて、図１（ｂ）に示すように、層間絶縁膜６を形成し、この層間絶縁膜６にＷプラグ７を形成する。
詳細には、先ず、ゲート電極４を覆うように、シリコン基板１の全面にＣＶＤ法等により絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜６を形成する。
次に、層間絶縁膜６をリソグラフィー及びドライエッチングにより加工し、ソース／ドレイン領域５（及びゲート電極４：不図示）の表面の一部を露出させるコンタクト孔７ａを形成する。そして、コンタクト孔７ａの内壁面を覆うように、スパッタ法によりＴｉＮ等を堆積し、密着層となる下地膜７ｂを形成する。
その後、下地膜７ｂを介してコンタクト孔７ａを埋め込むように、層間絶縁膜６上にＣＶＤ法等によりタングステン（Ｗ）を堆積し、堆積されたＷの表面をＣＭＰ法により研磨して平坦化する。以上により、下地膜７ｂを介してコンタクト孔７ａを充填してなるＷプラグ７が形成される。
【００２３】
続いて、図２（ａ）に示すように、層間絶縁膜８を形成し、ダマシン法、ここではシングルダマシン法によりこの層間絶縁膜８にＣｕ配線９を形成する。なお、図２（ａ）〜図Ｘでは、図示の便宜上、層間絶縁膜８から上部の構成のみを図示し、層間絶縁膜６及びＷプラグ７から下部の構成の図示を省略する。
【００２４】
詳細には、先ず、Ｗプラグ７を覆うように、層間絶縁膜６の全面にＣＶＤ法等により絶縁膜、ここではＰＥＣＶＤ法によりシリコン酸化膜を例えば膜厚５００ｎｍ程度に堆積し、平坦化のための研磨処理を行って、層間絶縁膜８を形成する。
次に、下地からの反射を防止するため反射防止膜（不図示）を形成する。その後、反射防止膜にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン（不図示）を形成する。
次に、レジストパターンをマスクとして反射防止膜及び層間絶縁膜８をエッチングし、Ｗプラグ７の表面を露出させる配線溝９ａを形成する。その後、不要なレジストパターン及び反射防止膜を除去する。
【００２５】
次に、配線溝９ａの内壁面を覆うように、密着層となる下地膜９ｂとしてＴｉＮ膜、Ｔａ膜又はＴａＮ膜をスパッタ法により例えば膜厚１５ｎｍ程度に成膜し、次に下地膜９ｂ上にメッキ電極膜（不図示）を例えば膜厚１３０ｎｍ程度に形成する。
次に、電界メッキ法によりＣｕ膜（Ｃｕ又はその合金膜。以下同じ）を成膜した後、ＣＭＰ法によりＣｕ膜及び下地膜９ｂを研磨する。以上により、配線溝９ａ内に下地膜９ｂを介してＣｕ（Ｃｕ又はその合金。以下同じ）で充填され、Ｗプラグ７と電気的に接続されてなるＣｕ配線９が形成される。
【００２６】
続いて、図２（ｂ）〜図６（ａ）に示すように、エッチングストッパー膜１１及び層間絶縁膜１２を形成し、ダマシン法、ここではデュアルダマシン法によりエッチングストッパー膜１１及び層間絶縁膜１２にＣｕ配線部１３を形成する。
詳細には、先ず、図２（ｂ）に示すように、Ｃｕ配線９を覆うように、層間絶縁膜８上絶縁膜、ここではシリコン窒化膜をＣＶＤ法等により膜厚５０ｎｍ程度に堆積し、エッチングストッパー膜１１を形成する。
次に、エッチングストッパー膜１１の全面にＣＶＤ法等により絶縁膜、ここではカーボン（Ｃ）をドープさせたシリコン酸化膜を例えば膜厚５００ｎｍ程度に堆積し、層間絶縁膜１２を形成する。
次に、Ｃｕ配線部１３を形成するときのエッチングマスクとなるＳｉＮ膜３１をプラズマＣＶＤ法により例えば膜厚１００ｎｍ程度に形成する。
【００２７】
次に、図３（ａ）に示すように、ＳｉＮ膜３１上に反射防止膜３２を形成した後、この反射防止膜３２上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン３３を形成する。
次に、図３（ｂ）に示すように、レジストパターン３３をマスクとして反射防止膜３２及びＳｉＮ膜３１をプラズマエッチングし、ＳｉＮ膜３１に配線溝パターン３１ａを形成する。その後、不要なレジストパターン３３及び反射防止膜３２を除去する。
【００２８】
次に、図４（ａ）に示すように、ＳｉＮ膜３１上に配線溝パターン３１ａを埋め込むように反射防止膜３４を例えば膜厚１１０ｎｍ程度に形成した後、この反射防止膜３４上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工してビア孔パターン３５ａを有するレジストパターン３５を形成する。
次に、図４（ｂ）に示すように、レジストパターン３５をマスクとして反射防止膜３４及びＳｉＮ膜３１をプラズマエッチングする。
【００２９】
次に、図５（ａ）に示すように、レジストパターン３５をマスクとし、エッチングストッパー膜１１をストッパーとして、層間絶縁膜１２をエッチングする。このとき、層間絶縁膜１２にビア孔１３ａが形成されてエッチングストッパー膜１１の表面の一部が露出する。ここで、エッチングストッパー膜１１の一部が露出するが開口はされない（Ｃｕ配線９の表面の一部は露出しない）状態で、レジストパターン３５及び反射防止膜３４が当該エッチングにより消失するが、当該状態のときに残存するレジストパターン３５及び反射防止膜３４を除去するようにしても良い。
次に、上記のエッチングに引き続く一連工程の一環として、ＳｉＮ膜３１をマスクとして、エッチングストッパー膜１１がエッチングされてＣｕ配線９の表面の一部が露出するまで、層間絶縁膜１２をエッチングし、層間絶縁膜１２に配線溝１３ｂを形成する。当該一連工程により、配線溝１３ｂとビア孔１３ａとが連続的に一体形成された複合溝１３ｃが形成される。
【００３０】
次に、図５（ｂ）に示すように、複合溝１３ｃの内壁面を覆うように、密着層となる下地膜１３ｄとしてＴｉＮ膜、Ｔａ膜又はＴａＮ膜（例えば膜厚１５ｎｍ程度）をスパッタ法により成膜し、次に下地膜１３ｄ上にメッキ電極膜（不図示）（例えば膜厚１３０ｎｍ程度）を形成し、電界メッキ法によりＣｕ膜１３ｅを成膜する。
そして、図６（ａ）に示すように、ＣＭＰ法によりＣｕ膜１３ｅ及び下地膜１３ｄを研磨する。以上により、複合溝１３ｃ内に下地膜１３ｄを介してＣｕで充填され、Ｃｕ配線９と電気的に接続されてなるＣｕ配線部１３が形成される。ここで、残存したＳｉＮ膜３１はＣＭＰのストッパーとして機能し、除去される。
【００３１】
続いて、図６（ｂ）に示すように、エッチングストッパー膜１４及び層間絶縁膜１５を形成する。
詳細には、先ず、Ｃｕ配線部１３を覆うように、層間絶縁膜１２上に絶縁膜、ここではシリコン窒化膜をＣＶＤ法等により膜厚５０ｎｍ程度に堆積し、エッチングストッパー膜１４を形成する。
次に、エッチングストッパー膜１４の全面にＣＶＤ法等により絶縁膜、ここではＰＥＣＶＤ法によりシリコン酸化膜を例えば膜厚８００ｎｍ程度に堆積し、層間絶縁膜１５を形成する。
【００３２】
続いて、図７（ａ）に示すように、ビア孔１６を形成する。
詳細には、エッチングストッパー膜１４をストッパーとして用い、Ｃｕ配線部１３の表面の一部が露出するまで層間絶縁膜１５をエッチングする。以上により、エッチングストッパー膜１４及び層間絶縁膜１５にビア孔１６が形成される。
ここで、ビア孔１６の底面で露出するＣｕ配線部１３の表面の一部は大気に晒されており、若干の表面酸化が生じる。この表面酸化膜を例えばＨ2を用いたプラズマ処理により除去する。
【００３３】
続いて、図７（ｂ）に示すように、下地膜１７を形成する。
詳細には、ビア孔１６の内壁面を覆うように層間絶縁膜１５上に、密着層となる下地膜１７としてＴｉＮ膜を例えば反応型スパッタ法により形成する。本実施形態では、ＴｉＮ膜の段差被覆率は、電気特性に大きな影響を与えないため、高い精度による制御を必要としない。従って、当該ＴｉＮ膜として、通常ではＣｕ拡散を防止するために１５ｎｍ〜２０ｎｍ程度の均一な膜厚として段差被覆率の確保を要するのに対して、本実施形態では、図示のように不均一な膜厚に下地膜１７を形成しても良い。ここでは、密着機能を果たす観点から膜厚下限値を設定して、下地膜１７を膜厚２ｎｍ〜１０ｎｍ程度、更に詳細には３ｎｍ〜５ｎｍ程度、例えば５ｎｍ程度に形成する。下地膜１７としては、ＴｉＮ膜の代わりに例えばＷＮ膜を形成しても良い。
【００３４】
続いて、図８（ａ）に示すように、タングステン（Ｗ）膜１８を堆積する。
詳細には、例えば２段階の熱ＣＶＤ法により、以下のようにＷ膜１８を堆積する。
先ず、第１段階（初期段階）として、ＷＦ6、Ｈ2及びＢ2Ｈ6を含有し、シラン系ガスを含有しない第１の供給ガスを用いる。第１の供給ガスの流量におけるＢ2Ｈ6ガスの含有割合としては、ＷＦ6ガスの熱分解反応の十分な促進効率を確保する観点から下限値を、タングステンの異常凹凸成長を抑制する観点から上限値を設定して、例えば０．０５％〜１０％程度とすれば良い。ここでは第１の供給ガスの流量を、ＷＦ6／Ｈ2／Ｂ2Ｈ6について５０ｓｃｃｍ／３０００ｓｃｃｍ／１０ｓｃｃｍ程度とする。また、希釈ガスとしてN2ガスを導入する。成膜温度（基板温度：第１の温度）としては、３００℃〜３６０℃程度、ここでは３３０℃程度に設定する。
上記の要件で、ビア孔１６の内壁面及び層間絶縁膜１５上を下地膜１７により覆うように、膜厚２ｎｍ〜２０ｎｍ程度、ここでは５ｎｍ程度のＷ膜１８ａを形成する。
【００３５】
次に、Ｈ2を含有する第２の供給ガスを用い、第２の供給ガスの流量を、ＷＦ6／Ｈ2について１００ｓｃｃｍ／３０００ｓｃｃｍ程度に設定する。また、成膜温度（基板温度：第２の温度）を第１の温度よりも高温である３５０℃〜４５０℃程度、ここでは４００℃程度に設定する。
上記の要件で、Ｗ膜１８ａと一体となってビア孔１６を埋め込むように、膜厚１００ｎｍ〜５００ｎｍ程度、ここでは２００ｎｍ程度のＷ膜１８ｂを形成する。以上のように、Ｗ膜１８ａとＷ膜１８ｂとが一体化してＷ膜１８が形成される。なお、図８（ａ）では便宜上、Ｗ膜１８ａとＷ膜１８ｂとの境界を破線で示す。
【００３６】
続いて、図８（ｂ）に示すように、Ｗプラグ１９を形成する。
詳細には、層間絶縁膜１５をストッパーとしてＷ膜１８及び下地膜１７をＣＭＰにより研磨して平坦化する。以上により、ビア孔１６内を下地膜１７を介してＷ膜１８で充填してなるＷプラグ１９が形成される。
【００３７】
ここで、Ｗプラグ１９は、Ｗ膜１８ａにＢ2Ｈ6ガスのホウ素（Ｂ）を含有しており、その結果、Ｗ膜１８の全体として見れば、少なくともＷ膜１８の下地膜１７との界面部分（Ｗ膜１８ａの部分）にＢを含有する構成となる。
【００３８】
続いて、図９に示すように、上層配線２１を形成する。
詳細には、先ず、Ｗプラグ１９の表面を覆うように層間絶縁膜１５上に、密着膜２１ａとしてＴｉ膜又はＴｉＮ膜等をスパッタ法により例えば膜厚５０ｎｍ程度に成膜する。
次に、密着膜２１ａ上にＡｌ膜（Ａｌ又はその合金膜）２１ｂをスパッタ法により例えば膜厚１０００ｎｍ程度に成膜する。
次に、Ａｌ膜２１ｂ上に、密着膜２１ｃとしてＴｉ膜又はＴｉＮ膜等をスパッタ法により例えば膜厚５０ｎｍ程度に成膜する。
そして、密着膜２１ｃ、Ａｌ膜２１ｂ及び密着膜２１ａを配線形状にエッチングする。以上により、Ｗプラグ１９と電気的に接続され、層間絶縁膜１５上で延在する上層配線２１が形成される。
【００３９】
しかる後、保護膜の形成や上層配線２１との接続パッドの形成等を経て、本実施形態によるＭＯＳトランジスタを完成させる。
【００４０】
本実施形態では、Ｗプラグ１９を形成する際に、先ず、Ｂ2Ｈ6を含有する第１の供給ガスを用いて、接続孔等の開口を埋め込むようにＷ膜１８ａを堆積する。この構成により、下地膜１７を薄く形成してビア孔１７の内壁面に段差が生じた場合でも、ビア孔１７の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、ビア孔１７を埋め込むようにＷ膜１８を堆積した場合、堆積したＷ膜１８にはＣｕ配線部１３のＣｕの移動が発生せず、薄い下地膜１７でも当該下地膜１７によりＷがＣｕ配線部１３のＣｕと峻別された状態で、Ｗプラグ１９が形成される。
【００４１】
従って、本実施形態によれば、Ｗプラグ１９の下地膜１７の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線部１３のＣｕの浸食を抑制することにより、Ｃｕ配線部１３とＷプラグ１９との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高いＭＯＳトランジスタを実現することができる。
【００４２】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＭＯＳトランジスタの製造方法を開示するが、上層配線とその下層のＣｕ配線部とを接続するＷプラグの形成工程が若干相違する。
図１０は、第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程のみを示す概略断面図である。
【００４３】
初めに、第１の実施形態の図１（ａ）〜図７（ｂ）と同様の各工程を順次実行する。
続いて、図１０（ａ）に示すように、タングステン（Ｗ）膜１８を堆積する。
詳細には、第１の実施形態と同様に、２段階の熱ＣＶＤ法により、以下のようにＷ膜２２を堆積する。
先ず、第１段階（初期段階）として、ＷＦ6、Ｈ2及びＮＨ3を含有し、シラン系ガスを含有しない第１の供給ガスを用いる。第１の供給ガスの流量におけるＮＨ3ガスの含有割合としては、ＷＦ6ガスの熱分解反応の十分な促進効率を確保する観点から下限値を、成膜被覆率の低減を抑制する観点から上限値を設定して、例えば２％〜３０％程度とすれば良い。ここでは第１の供給ガスの流量を、ＷＦ6／Ｈ2／ＮＨ3について５０ｓｃｃｍ／３０００ｓｃｃｍ／２００ｓｃｃｍ程度とする。また、希釈ガスとしてＮ2ガスを導入する。成膜温度（基板温度：第１の温度）としては、３００℃〜３６０℃程度、ここでは３３０℃程度に設定する。また、ＷＦ6とＮＨ3とを同時に反応室に導入せず、交互に導入することにより、ＷＦ6の分解の急速な反応を抑制して、薄膜成長を行う場合もある。
上記の要件で、ビア孔１６の内壁面及び層間絶縁膜１５上を下地膜１７を介して覆うように、膜厚２ｎｍ〜１０ｎｍ程度、ここでは５ｎｍ程度のＷ膜２２ａを形成する。
【００４４】
次に、ＷＦ6及びＨ2を含有する第２の供給ガスを用い、第２の供給ガスの流量を、ＷＦ6／Ｈ2について１００ｓｃｃｍ／３０００ｓｃｃｍ程度に設定する。また、成膜温度（基板温度：第２の温度）を第１の温度よりも高温である３５０℃〜４５０℃程度、ここでは４００℃程度に設定する。
上記の要件で、Ｗ膜２２ａと一体となってビア孔１６を埋め込むように、膜厚１００ｎｍ〜５００ｎｍ程度、ここでは２００ｎｍ程度のＷ膜２２ｂを形成する。以上のように、Ｗ膜２２ａとＷ膜２２ｂとが一体化してＷ膜２２が形成される。なお、図示の例では便宜上、Ｗ膜２２ａとＷ膜２２ｂとの境界を破線で示す。
【００４５】
続いて、図８（ｂ）と同様にＣＭＰにより、ビア孔１６内を下地膜１７を介してＷ膜２２で充填してなるＷプラグ２３を形成した後、図９と同様の工程を経る。以上により、図１０（ｂ）に示すように、Ｗプラグ２３と電気的に接続され、層間絶縁膜１５上で延在する上層配線２１が形成される。
【００４６】
ここで、Ｗプラグ２３は、Ｗ膜２２ａにＮＨ3ガスの窒素（Ｎ）を含有しており、その結果、Ｗ膜２２の全体として見れば、少なくともＷ膜２２の下地膜１７との界面部分（Ｗ膜２２ａの部分）にＮを含有する構成となる。
【００４７】
しかる後、保護膜の形成や上層配線２１との接続パッドの形成等を経て、本実施形態によるＭＯＳトランジスタを完成させる。
【００４８】
本実施形態では、Ｗプラグ２３を形成する際に、先ず、ＮＨ3を含有する第１の供給ガスを用いて、接続孔等の開口を埋め込むようにＷ膜２２ａを堆積する。この構成により、下地膜１７を薄く形成してビア孔１７の内壁面に段差が生じた場合でも、ビア孔１７の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、ビア孔１７を埋め込むようにＷ膜２２を堆積した場合、堆積したＷ膜２２にはＣｕ配線部１３のＣｕの移動が発生せず、薄い下地膜１７でも当該下地膜１７によりＷがＣｕ配線部１３のＣｕと峻別された状態で、Ｗプラグ２３が形成される。
【００４９】
従って、本実施形態によれば、Ｗプラグ２３の下地膜１７の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線部１３のＣｕの浸食を抑制することにより、Ｃｕ配線部１３とＷプラグ２３との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高いＭＯＳトランジスタを実現することができる。
【００５０】
なお、上記したように、第１の実施形態ではＷプラグ１９のＷ膜１８ａを形成する際に、第１の供給ガスとしてＢ2Ｈ6を含有したものを用い、第１の実施形態ではＷプラグ２３のＷ膜２２ａを形成する際に、第１の供給ガスとしてＮＨ3を含有したものを用いる場合を例示した。本発明はこれらに限定されることなく、例えば第１の供給ガスとしてＢ2Ｈ6及びＮＨ3を共に含有するものを用いることも考えられる。
【００５１】
また、第１及び第２の実施形態では、第１の供給ガスを用いて形成する対象がＷプラグである場合を例示した。本発明はこれらに限定されることなく、Ｃｕ配線部１３を埋め込む層間絶縁膜１５に開口として溝を形成し、この溝をＷ膜で充填してなるヒューズ（Ｗヒューズ）を形成する場合にも、上記と同様の第１の供給ガスを用いた熱ＣＶＤ法が採用される。
【００５２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５３】
（付記１）半導体基板の上方に銅を含有する第１の配線を形成する工程と、
前記第１の配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、
ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【００５４】
（付記２）前記接続部を形成する工程は、
前記第１の供給ガスを用いて、前記開口の内壁面を覆う第１のＷ含有膜を形成する工程と、
ＷＦ6及びＨ2を含有する第２の供給ガスを用い、前記開口を充填する第２のＷ含有膜を形成する工程と
を含むことを特徴とする付記１に記載の半導体装置の製造方法。
【００５５】
（付記３）前記第１のＷ含有膜を形成する工程では、成膜温度を３００℃以上３６０℃以下の第１の温度とし、
前記第２のＷ含有膜を形成する工程では、成膜温度を前記第１の温度よりも高い第２の温度とすることを特徴とする付記２に記載の半導体装置の製造方法。
【００５６】
（付記４）前記接続部と電気的に接続されるように、前記層間絶縁膜上にＡｌを含有する第２の配線を形成する工程を更に含むことを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。
【００５７】
（付記５）前記開口部を形成する工程の後、前記接続部を形成する工程の前に、前記開口部の内壁に下地膜を形成する工程をさらに含むことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記６）前記下地膜は、ＴｉＮ又はＷＮを含むことを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記７）前記下地膜は、その最厚部分の厚みが２ｎｍ以上１０ｎｍ以下であることを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記８）前記第１の供給ガスはシラン系ガスを含有しないことを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記９）半導体基板と、
前記半導体基板の上方に形成された、銅を含有する第１の配線と、
前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、
前記開口部に形成されたＷを含有する接続部と
を含み、
前記接続部は、前記接続部はＢ又はＮを含有することを特徴とする半導体装置。
【００６２】
（付記１０）前記接続部と電気的に接続されるように前記層間絶縁膜上に形成されてなる、Ａｌを含有する第２の配線を更に含むことを特徴とする付記９に記載の半導体装置。
【００６３】
（付記１１）前記開口部の内壁面と前記接続部の間に形成された下地膜をさらに有し、前記下地膜はＴｉＮ又はＷＮを含むことを特徴とする付記９又は１０に記載の半導体装置。
【００６４】
（付記１２）前記下地膜は、その最厚部分の厚みが２ｎｍ以上１０ｎｍ以下であることを特徴とする付記９〜１１のいずれか１項に記載の半導体装置。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図１０】第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程のみを示す概略断面図である。
【符号の説明】
【００６６】
１ シリコン基板
２ 素子分離構造
２ａ 分離溝
３ ゲート絶縁膜
４ ゲート電極
５ ソース／ドレイン領域
６，８，１２，１５ 層間絶縁膜
７ Ｗプラグ
７ａ コンタクト孔
７ｂ，９ｂ，１３ｄ，１７ 下地膜
９ Ｃｕ配線
９ａ，１３ｂ 配線溝
１１，１４ エッチングストッパー膜
１３ Ｃｕ配線部
１３ａ，１６ ビア孔
１３ｃ 複合溝
１３ｅ Ｃｕ膜
１８，１８ａ，１８ｂ，２２，２２ａ，２２ｂ Ｗ膜
１９,２３ Ｗプラグ
２１ 上層配線
２１ａ，２１ｃ 密着膜
２１ｂ Ａｌ膜
３１ ＳｉＮ膜
３１ａ 配線溝パターン
３２，３４ 反射防止膜
３３，３５ レジストパターン
３５ａ ビア孔パターン
【技術分野】
【０００１】
本発明は、銅を含有する導電材料からなる配線を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年では、半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は配線抵抗値と配線容量の積に比例しており、従って配線遅延の改善のためには、配線抵抗値や配線容量を軽減することが重要である。
【０００３】
そこで、配線抵抗を低減するため、銅（Ｃｕ）を用いた配線を形成することが検討されている。以下、当該配線をＣｕ配線と記載する。このＣｕ配線は、Ｃｕを例えば９０％以上含有する導電材料からなる配線であり、純粋にＣｕのみからなる配線に限定されるものではない。
【０００４】
Ｃｕ配線は、その耐湿性に難があり、最上層の配線に適用するには適さない。そのため、Ｃｕ配線の上層配線としては、比較的耐湿性に優れたアルミニウム（Ａｌ）を含有する材料を用いた配線（Ａｌ配線）が好適である。
Ｃｕ配線とその上部のＡｌ配線とを接続するには、両者の間に導電性の接続プラグを形成する。この接続プラグは、配線信頼性や耐熱性を考慮して、その材料として高融点金属であるタングステン（Ｗ）が用いられる。
【０００５】
この接続プラグ（Ｗプラグ）を形成するには、Ｃｕ配線を埋め込む層間絶縁膜に、Ｃｕ配線の表面の一部を露出させる開口、ここではビア孔を形成する。次に、密着層として窒化チタン（ＴｉＮ）等を材料とする下地膜を形成し、この下地膜を介してＷを堆積し、Ｗでビア孔を埋め込む。そして、表面のＷを平坦化してＷプラグを形成する。
【０００６】
ここで、Ｗを堆積する際には、例えば熱ＣＶＤ法を採用する。処理温度を例えば４５０℃程度とし、供給ガスとしては、熱分解反応によりＷを供給するためのＷＦ6ガスに加えて、Ｈ2ガス及びシラン系（ＳｉＨ4，Ｓｉ2Ｈ6等）ガスを含有するものが用いられる。供給ガスにシラン系ガスをＨ2ガスと共に添加することにより、シラン系ガスのＳｉがＷＦ6ガスと反応し、ＷＦ6ガスの熱分解反応を促進することができる。
【０００７】
なお、Ｃｕ配線とその上層配線とを接続するＷプラグを形成する代わりに、Ｃｕ配線を埋め込む層間絶縁膜に開口として溝を形成し、この溝をＷで充填してなるヒューズ（Ｗヒューズ）を形成する場合にも、上記と同様の供給ガスを用いた熱ＣＶＤ法が採用される。
【０００８】
【特許文献１】特開２００２−４３４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
Ｃｕ配線上の接続孔にＷプラグを形成する場合、Ｗプラグの下地膜として例えばＴｉＮ膜を形成する場合が多い。図Ｘに示すように、この下地膜を厚く形成すると、Ｃｕ配線、Ｗプラグ及び上層配線間の接触抵抗が増加する。従って、下地膜はある程度薄く形成する必要がある。
【００１０】
しかしながら、薄い下地膜を形成すると、接続孔の内壁面において十分な段差被覆性を得ることができない。そのため、接続孔の内壁面に段差が生じる。この段差形成に起因して、接続孔を埋め込むようにＣＶＤ法によりＷを堆積すると、供給ガスが下地膜の段差部分を透過して、接続孔の底面に露出するＣｕ表面を浸食する場合がある。この浸食は特に、供給ガス中のシラン系ガスが主因であると考えられる。シラン系ガスはＣｕとの反応が活性であり、シラン系ガスによるＣｕの浸食が促進する。Ｃｕの浸食が進むと、Ｃｕ配線とＷプラグとの間における接触抵抗が増大し、電気特性が劣化するという問題がある。
【００１１】
特許文献１には、ダマシン法で形成されるＣｕ配線のＷプラグにおいて、下地膜を塊状の多結晶構造に形成し、Ｃｕ拡散を防止する旨が開示されている。しかしながらこの場合、下地膜を窒素濃度を高くして所期の特殊な状態に形成することを要する。また、特許文献１の明細書の例えば段落［００３７］には、ＣＶＤ法によりＷプラグを形成する際の供給ガスをＷＦ6ガスとシラン系ガスであるＳｉＨ4ガスとの混合ガスとする旨が明記されており、シラン系ガスを用いたことによる上記の問題の発生は不可避であると考えられる。
【００１２】
本件は、上記の課題に鑑みてなされたものであり、Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現することを可能とする、半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本件の半導体装置の製造方法は、半導体基板の上方に銅を含有する第１の配線を形成する工程と、前記第１の配線上に層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程とを含む。
【００１４】
本件の半導体装置は、半導体基板と、前記半導体基板の上方に形成された、銅を含有する第１の配線と、前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、前記開口部に形成されたＷを含有する接続部とを含み、前記接続部は、前記接続部はＢ又はＮを含有する。
【発明の効果】
【００１５】
本件によれば、Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
―本発明の基本骨子―
本発明者は、Ｗを材料とする接続部を形成する際に生じるＣｕ配線のＣｕ浸食を、配線材料にＣｕを用いたことにより発生する特有の問題であると認識した。
【００１７】
本発明では、ＣＶＤ法の供給ガスにおいて、シラン系ガスの少なくとも一部に替わってＢ2Ｈ6及びＮＨ3の少なくとも一方を用いる。
Ｂ2Ｈ6及びＮＨ3は、シラン系ガスと同様にＷＦ6ガスの熱分解反応を促進する性質を有する。その一方で、シラン系ガスと異なり、Ｃｕとの反応性に乏しい。従って、ＣＶＤ法によりＢ2Ｈ6及びＮＨ3の少なくとも一方を含有する供給ガスを用いて、接続孔等の開口を埋め込むようにＷを堆積する際に、下地膜を薄く形成して開口の内壁面に段差が生じた場合でも、開口の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、開口を埋め込むようにＷを堆積した場合、堆積したＷにはＣｕ配線のＣｕの移動が発生せず、薄い下地膜でも当該下地膜によりＷがＣｕ配線のＣｕと峻別された状態で、Ｗプラグ等の接続部が形成される。
【００１８】
―本発明を適用した具体的な諸実施形態―
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の実施形態では、半導体装置としてＭＯＳトランジスタを例示し、その構成を製造方法と共に説明する。なお、本発明が適用される半導体装置としては、ＭＯＳトランジスタ以外でも、各種の半導体メモリやバイポーラトランジスタ等、微細配線を要する半導体装置であれば適用可能である。
【００１９】
（第１の実施形態）
図１〜図９は、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
初めに、図１（ａ）に示すように、シリコン基板１の素子分離構造２により確定された活性領域に、ゲート絶縁膜３を介してゲート電極４を形成する。
詳細には、先ず、シリコン基板１における素子分離領域に分離溝２ａを形成し、この分離溝２ａを埋め込むように絶縁膜、ここではシリコン酸化膜を形成する。そして、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法によりシリコン酸化膜を平坦化する。以上により、分離溝２ａを充填するＳＴＩ（Shallow Trench Isolation）素子分離構造２が形成され、素子分離構造２によりシリコン基板１上で活性領域が画定される。
【００２０】
次に、シリコン基板１の活性領域上に膜厚２ｎｍ程度に薄いシリコン酸化膜を形成する。そして、シリコン酸化膜上にＣＶＤ法等により多結晶シリコン膜を膜厚１５０ｎｍ程度に堆積する。その後、多結晶シリコン膜及びシリコン酸化膜をリソグラフィー及びドライエッチングにより加工する。以上により、シリコン基板１上でゲート絶縁膜３を介してなるゲート電極４が形成される。
【００２１】
続いて、図１（ｂ）に示すように、ソース／ドレイン領域５を形成する。
詳細には、活性領域にｎ型不純物、ここではリン(Ｐ+）をドーズ量１×１０16／ｃｍ2程度、加速エネルギー１０ｋｅＶ程度でイオン注入する。ここで、ｐ型不純物の場合には、例えばホウ素（Ｂ+）をドーズ量５×１０15／ｃｍ2程度、加速エネルギー５ｋｅＶ程度でイオン注入する。その後、シリコン基板１をアニール処理して不純物を活性化する。以上により、活性領域におけるゲート電極４の両側にソース／ドレイン領域５が形成される。
【００２２】
続いて、図１（ｂ）に示すように、層間絶縁膜６を形成し、この層間絶縁膜６にＷプラグ７を形成する。
詳細には、先ず、ゲート電極４を覆うように、シリコン基板１の全面にＣＶＤ法等により絶縁膜、ここではシリコン酸化膜を堆積し、層間絶縁膜６を形成する。
次に、層間絶縁膜６をリソグラフィー及びドライエッチングにより加工し、ソース／ドレイン領域５（及びゲート電極４：不図示）の表面の一部を露出させるコンタクト孔７ａを形成する。そして、コンタクト孔７ａの内壁面を覆うように、スパッタ法によりＴｉＮ等を堆積し、密着層となる下地膜７ｂを形成する。
その後、下地膜７ｂを介してコンタクト孔７ａを埋め込むように、層間絶縁膜６上にＣＶＤ法等によりタングステン（Ｗ）を堆積し、堆積されたＷの表面をＣＭＰ法により研磨して平坦化する。以上により、下地膜７ｂを介してコンタクト孔７ａを充填してなるＷプラグ７が形成される。
【００２３】
続いて、図２（ａ）に示すように、層間絶縁膜８を形成し、ダマシン法、ここではシングルダマシン法によりこの層間絶縁膜８にＣｕ配線９を形成する。なお、図２（ａ）〜図Ｘでは、図示の便宜上、層間絶縁膜８から上部の構成のみを図示し、層間絶縁膜６及びＷプラグ７から下部の構成の図示を省略する。
【００２４】
詳細には、先ず、Ｗプラグ７を覆うように、層間絶縁膜６の全面にＣＶＤ法等により絶縁膜、ここではＰＥＣＶＤ法によりシリコン酸化膜を例えば膜厚５００ｎｍ程度に堆積し、平坦化のための研磨処理を行って、層間絶縁膜８を形成する。
次に、下地からの反射を防止するため反射防止膜（不図示）を形成する。その後、反射防止膜にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン（不図示）を形成する。
次に、レジストパターンをマスクとして反射防止膜及び層間絶縁膜８をエッチングし、Ｗプラグ７の表面を露出させる配線溝９ａを形成する。その後、不要なレジストパターン及び反射防止膜を除去する。
【００２５】
次に、配線溝９ａの内壁面を覆うように、密着層となる下地膜９ｂとしてＴｉＮ膜、Ｔａ膜又はＴａＮ膜をスパッタ法により例えば膜厚１５ｎｍ程度に成膜し、次に下地膜９ｂ上にメッキ電極膜（不図示）を例えば膜厚１３０ｎｍ程度に形成する。
次に、電界メッキ法によりＣｕ膜（Ｃｕ又はその合金膜。以下同じ）を成膜した後、ＣＭＰ法によりＣｕ膜及び下地膜９ｂを研磨する。以上により、配線溝９ａ内に下地膜９ｂを介してＣｕ（Ｃｕ又はその合金。以下同じ）で充填され、Ｗプラグ７と電気的に接続されてなるＣｕ配線９が形成される。
【００２６】
続いて、図２（ｂ）〜図６（ａ）に示すように、エッチングストッパー膜１１及び層間絶縁膜１２を形成し、ダマシン法、ここではデュアルダマシン法によりエッチングストッパー膜１１及び層間絶縁膜１２にＣｕ配線部１３を形成する。
詳細には、先ず、図２（ｂ）に示すように、Ｃｕ配線９を覆うように、層間絶縁膜８上絶縁膜、ここではシリコン窒化膜をＣＶＤ法等により膜厚５０ｎｍ程度に堆積し、エッチングストッパー膜１１を形成する。
次に、エッチングストッパー膜１１の全面にＣＶＤ法等により絶縁膜、ここではカーボン（Ｃ）をドープさせたシリコン酸化膜を例えば膜厚５００ｎｍ程度に堆積し、層間絶縁膜１２を形成する。
次に、Ｃｕ配線部１３を形成するときのエッチングマスクとなるＳｉＮ膜３１をプラズマＣＶＤ法により例えば膜厚１００ｎｍ程度に形成する。
【００２７】
次に、図３（ａ）に示すように、ＳｉＮ膜３１上に反射防止膜３２を形成した後、この反射防止膜３２上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン３３を形成する。
次に、図３（ｂ）に示すように、レジストパターン３３をマスクとして反射防止膜３２及びＳｉＮ膜３１をプラズマエッチングし、ＳｉＮ膜３１に配線溝パターン３１ａを形成する。その後、不要なレジストパターン３３及び反射防止膜３２を除去する。
【００２８】
次に、図４（ａ）に示すように、ＳｉＮ膜３１上に配線溝パターン３１ａを埋め込むように反射防止膜３４を例えば膜厚１１０ｎｍ程度に形成した後、この反射防止膜３４上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工してビア孔パターン３５ａを有するレジストパターン３５を形成する。
次に、図４（ｂ）に示すように、レジストパターン３５をマスクとして反射防止膜３４及びＳｉＮ膜３１をプラズマエッチングする。
【００２９】
次に、図５（ａ）に示すように、レジストパターン３５をマスクとし、エッチングストッパー膜１１をストッパーとして、層間絶縁膜１２をエッチングする。このとき、層間絶縁膜１２にビア孔１３ａが形成されてエッチングストッパー膜１１の表面の一部が露出する。ここで、エッチングストッパー膜１１の一部が露出するが開口はされない（Ｃｕ配線９の表面の一部は露出しない）状態で、レジストパターン３５及び反射防止膜３４が当該エッチングにより消失するが、当該状態のときに残存するレジストパターン３５及び反射防止膜３４を除去するようにしても良い。
次に、上記のエッチングに引き続く一連工程の一環として、ＳｉＮ膜３１をマスクとして、エッチングストッパー膜１１がエッチングされてＣｕ配線９の表面の一部が露出するまで、層間絶縁膜１２をエッチングし、層間絶縁膜１２に配線溝１３ｂを形成する。当該一連工程により、配線溝１３ｂとビア孔１３ａとが連続的に一体形成された複合溝１３ｃが形成される。
【００３０】
次に、図５（ｂ）に示すように、複合溝１３ｃの内壁面を覆うように、密着層となる下地膜１３ｄとしてＴｉＮ膜、Ｔａ膜又はＴａＮ膜（例えば膜厚１５ｎｍ程度）をスパッタ法により成膜し、次に下地膜１３ｄ上にメッキ電極膜（不図示）（例えば膜厚１３０ｎｍ程度）を形成し、電界メッキ法によりＣｕ膜１３ｅを成膜する。
そして、図６（ａ）に示すように、ＣＭＰ法によりＣｕ膜１３ｅ及び下地膜１３ｄを研磨する。以上により、複合溝１３ｃ内に下地膜１３ｄを介してＣｕで充填され、Ｃｕ配線９と電気的に接続されてなるＣｕ配線部１３が形成される。ここで、残存したＳｉＮ膜３１はＣＭＰのストッパーとして機能し、除去される。
【００３１】
続いて、図６（ｂ）に示すように、エッチングストッパー膜１４及び層間絶縁膜１５を形成する。
詳細には、先ず、Ｃｕ配線部１３を覆うように、層間絶縁膜１２上に絶縁膜、ここではシリコン窒化膜をＣＶＤ法等により膜厚５０ｎｍ程度に堆積し、エッチングストッパー膜１４を形成する。
次に、エッチングストッパー膜１４の全面にＣＶＤ法等により絶縁膜、ここではＰＥＣＶＤ法によりシリコン酸化膜を例えば膜厚８００ｎｍ程度に堆積し、層間絶縁膜１５を形成する。
【００３２】
続いて、図７（ａ）に示すように、ビア孔１６を形成する。
詳細には、エッチングストッパー膜１４をストッパーとして用い、Ｃｕ配線部１３の表面の一部が露出するまで層間絶縁膜１５をエッチングする。以上により、エッチングストッパー膜１４及び層間絶縁膜１５にビア孔１６が形成される。
ここで、ビア孔１６の底面で露出するＣｕ配線部１３の表面の一部は大気に晒されており、若干の表面酸化が生じる。この表面酸化膜を例えばＨ2を用いたプラズマ処理により除去する。
【００３３】
続いて、図７（ｂ）に示すように、下地膜１７を形成する。
詳細には、ビア孔１６の内壁面を覆うように層間絶縁膜１５上に、密着層となる下地膜１７としてＴｉＮ膜を例えば反応型スパッタ法により形成する。本実施形態では、ＴｉＮ膜の段差被覆率は、電気特性に大きな影響を与えないため、高い精度による制御を必要としない。従って、当該ＴｉＮ膜として、通常ではＣｕ拡散を防止するために１５ｎｍ〜２０ｎｍ程度の均一な膜厚として段差被覆率の確保を要するのに対して、本実施形態では、図示のように不均一な膜厚に下地膜１７を形成しても良い。ここでは、密着機能を果たす観点から膜厚下限値を設定して、下地膜１７を膜厚２ｎｍ〜１０ｎｍ程度、更に詳細には３ｎｍ〜５ｎｍ程度、例えば５ｎｍ程度に形成する。下地膜１７としては、ＴｉＮ膜の代わりに例えばＷＮ膜を形成しても良い。
【００３４】
続いて、図８（ａ）に示すように、タングステン（Ｗ）膜１８を堆積する。
詳細には、例えば２段階の熱ＣＶＤ法により、以下のようにＷ膜１８を堆積する。
先ず、第１段階（初期段階）として、ＷＦ6、Ｈ2及びＢ2Ｈ6を含有し、シラン系ガスを含有しない第１の供給ガスを用いる。第１の供給ガスの流量におけるＢ2Ｈ6ガスの含有割合としては、ＷＦ6ガスの熱分解反応の十分な促進効率を確保する観点から下限値を、タングステンの異常凹凸成長を抑制する観点から上限値を設定して、例えば０．０５％〜１０％程度とすれば良い。ここでは第１の供給ガスの流量を、ＷＦ6／Ｈ2／Ｂ2Ｈ6について５０ｓｃｃｍ／３０００ｓｃｃｍ／１０ｓｃｃｍ程度とする。また、希釈ガスとしてN2ガスを導入する。成膜温度（基板温度：第１の温度）としては、３００℃〜３６０℃程度、ここでは３３０℃程度に設定する。
上記の要件で、ビア孔１６の内壁面及び層間絶縁膜１５上を下地膜１７により覆うように、膜厚２ｎｍ〜２０ｎｍ程度、ここでは５ｎｍ程度のＷ膜１８ａを形成する。
【００３５】
次に、Ｈ2を含有する第２の供給ガスを用い、第２の供給ガスの流量を、ＷＦ6／Ｈ2について１００ｓｃｃｍ／３０００ｓｃｃｍ程度に設定する。また、成膜温度（基板温度：第２の温度）を第１の温度よりも高温である３５０℃〜４５０℃程度、ここでは４００℃程度に設定する。
上記の要件で、Ｗ膜１８ａと一体となってビア孔１６を埋め込むように、膜厚１００ｎｍ〜５００ｎｍ程度、ここでは２００ｎｍ程度のＷ膜１８ｂを形成する。以上のように、Ｗ膜１８ａとＷ膜１８ｂとが一体化してＷ膜１８が形成される。なお、図８（ａ）では便宜上、Ｗ膜１８ａとＷ膜１８ｂとの境界を破線で示す。
【００３６】
続いて、図８（ｂ）に示すように、Ｗプラグ１９を形成する。
詳細には、層間絶縁膜１５をストッパーとしてＷ膜１８及び下地膜１７をＣＭＰにより研磨して平坦化する。以上により、ビア孔１６内を下地膜１７を介してＷ膜１８で充填してなるＷプラグ１９が形成される。
【００３７】
ここで、Ｗプラグ１９は、Ｗ膜１８ａにＢ2Ｈ6ガスのホウ素（Ｂ）を含有しており、その結果、Ｗ膜１８の全体として見れば、少なくともＷ膜１８の下地膜１７との界面部分（Ｗ膜１８ａの部分）にＢを含有する構成となる。
【００３８】
続いて、図９に示すように、上層配線２１を形成する。
詳細には、先ず、Ｗプラグ１９の表面を覆うように層間絶縁膜１５上に、密着膜２１ａとしてＴｉ膜又はＴｉＮ膜等をスパッタ法により例えば膜厚５０ｎｍ程度に成膜する。
次に、密着膜２１ａ上にＡｌ膜（Ａｌ又はその合金膜）２１ｂをスパッタ法により例えば膜厚１０００ｎｍ程度に成膜する。
次に、Ａｌ膜２１ｂ上に、密着膜２１ｃとしてＴｉ膜又はＴｉＮ膜等をスパッタ法により例えば膜厚５０ｎｍ程度に成膜する。
そして、密着膜２１ｃ、Ａｌ膜２１ｂ及び密着膜２１ａを配線形状にエッチングする。以上により、Ｗプラグ１９と電気的に接続され、層間絶縁膜１５上で延在する上層配線２１が形成される。
【００３９】
しかる後、保護膜の形成や上層配線２１との接続パッドの形成等を経て、本実施形態によるＭＯＳトランジスタを完成させる。
【００４０】
本実施形態では、Ｗプラグ１９を形成する際に、先ず、Ｂ2Ｈ6を含有する第１の供給ガスを用いて、接続孔等の開口を埋め込むようにＷ膜１８ａを堆積する。この構成により、下地膜１７を薄く形成してビア孔１７の内壁面に段差が生じた場合でも、ビア孔１７の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、ビア孔１７を埋め込むようにＷ膜１８を堆積した場合、堆積したＷ膜１８にはＣｕ配線部１３のＣｕの移動が発生せず、薄い下地膜１７でも当該下地膜１７によりＷがＣｕ配線部１３のＣｕと峻別された状態で、Ｗプラグ１９が形成される。
【００４１】
従って、本実施形態によれば、Ｗプラグ１９の下地膜１７の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線部１３のＣｕの浸食を抑制することにより、Ｃｕ配線部１３とＷプラグ１９との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高いＭＯＳトランジスタを実現することができる。
【００４２】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＭＯＳトランジスタの製造方法を開示するが、上層配線とその下層のＣｕ配線部とを接続するＷプラグの形成工程が若干相違する。
図１０は、第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程のみを示す概略断面図である。
【００４３】
初めに、第１の実施形態の図１（ａ）〜図７（ｂ）と同様の各工程を順次実行する。
続いて、図１０（ａ）に示すように、タングステン（Ｗ）膜１８を堆積する。
詳細には、第１の実施形態と同様に、２段階の熱ＣＶＤ法により、以下のようにＷ膜２２を堆積する。
先ず、第１段階（初期段階）として、ＷＦ6、Ｈ2及びＮＨ3を含有し、シラン系ガスを含有しない第１の供給ガスを用いる。第１の供給ガスの流量におけるＮＨ3ガスの含有割合としては、ＷＦ6ガスの熱分解反応の十分な促進効率を確保する観点から下限値を、成膜被覆率の低減を抑制する観点から上限値を設定して、例えば２％〜３０％程度とすれば良い。ここでは第１の供給ガスの流量を、ＷＦ6／Ｈ2／ＮＨ3について５０ｓｃｃｍ／３０００ｓｃｃｍ／２００ｓｃｃｍ程度とする。また、希釈ガスとしてＮ2ガスを導入する。成膜温度（基板温度：第１の温度）としては、３００℃〜３６０℃程度、ここでは３３０℃程度に設定する。また、ＷＦ6とＮＨ3とを同時に反応室に導入せず、交互に導入することにより、ＷＦ6の分解の急速な反応を抑制して、薄膜成長を行う場合もある。
上記の要件で、ビア孔１６の内壁面及び層間絶縁膜１５上を下地膜１７を介して覆うように、膜厚２ｎｍ〜１０ｎｍ程度、ここでは５ｎｍ程度のＷ膜２２ａを形成する。
【００４４】
次に、ＷＦ6及びＨ2を含有する第２の供給ガスを用い、第２の供給ガスの流量を、ＷＦ6／Ｈ2について１００ｓｃｃｍ／３０００ｓｃｃｍ程度に設定する。また、成膜温度（基板温度：第２の温度）を第１の温度よりも高温である３５０℃〜４５０℃程度、ここでは４００℃程度に設定する。
上記の要件で、Ｗ膜２２ａと一体となってビア孔１６を埋め込むように、膜厚１００ｎｍ〜５００ｎｍ程度、ここでは２００ｎｍ程度のＷ膜２２ｂを形成する。以上のように、Ｗ膜２２ａとＷ膜２２ｂとが一体化してＷ膜２２が形成される。なお、図示の例では便宜上、Ｗ膜２２ａとＷ膜２２ｂとの境界を破線で示す。
【００４５】
続いて、図８（ｂ）と同様にＣＭＰにより、ビア孔１６内を下地膜１７を介してＷ膜２２で充填してなるＷプラグ２３を形成した後、図９と同様の工程を経る。以上により、図１０（ｂ）に示すように、Ｗプラグ２３と電気的に接続され、層間絶縁膜１５上で延在する上層配線２１が形成される。
【００４６】
ここで、Ｗプラグ２３は、Ｗ膜２２ａにＮＨ3ガスの窒素（Ｎ）を含有しており、その結果、Ｗ膜２２の全体として見れば、少なくともＷ膜２２の下地膜１７との界面部分（Ｗ膜２２ａの部分）にＮを含有する構成となる。
【００４７】
しかる後、保護膜の形成や上層配線２１との接続パッドの形成等を経て、本実施形態によるＭＯＳトランジスタを完成させる。
【００４８】
本実施形態では、Ｗプラグ２３を形成する際に、先ず、ＮＨ3を含有する第１の供給ガスを用いて、接続孔等の開口を埋め込むようにＷ膜２２ａを堆積する。この構成により、下地膜１７を薄く形成してビア孔１７の内壁面に段差が生じた場合でも、ビア孔１７の底面に露出するＣｕ表面を供給ガスが浸食することが防止される。従って、ビア孔１７を埋め込むようにＷ膜２２を堆積した場合、堆積したＷ膜２２にはＣｕ配線部１３のＣｕの移動が発生せず、薄い下地膜１７でも当該下地膜１７によりＷがＣｕ配線部１３のＣｕと峻別された状態で、Ｗプラグ２３が形成される。
【００４９】
従って、本実施形態によれば、Ｗプラグ２３の下地膜１７の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線部１３のＣｕの浸食を抑制することにより、Ｃｕ配線部１３とＷプラグ２３との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高いＭＯＳトランジスタを実現することができる。
【００５０】
なお、上記したように、第１の実施形態ではＷプラグ１９のＷ膜１８ａを形成する際に、第１の供給ガスとしてＢ2Ｈ6を含有したものを用い、第１の実施形態ではＷプラグ２３のＷ膜２２ａを形成する際に、第１の供給ガスとしてＮＨ3を含有したものを用いる場合を例示した。本発明はこれらに限定されることなく、例えば第１の供給ガスとしてＢ2Ｈ6及びＮＨ3を共に含有するものを用いることも考えられる。
【００５１】
また、第１及び第２の実施形態では、第１の供給ガスを用いて形成する対象がＷプラグである場合を例示した。本発明はこれらに限定されることなく、Ｃｕ配線部１３を埋め込む層間絶縁膜１５に開口として溝を形成し、この溝をＷ膜で充填してなるヒューズ（Ｗヒューズ）を形成する場合にも、上記と同様の第１の供給ガスを用いた熱ＣＶＤ法が採用される。
【００５２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５３】
（付記１）半導体基板の上方に銅を含有する第１の配線を形成する工程と、
前記第１の配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、
ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【００５４】
（付記２）前記接続部を形成する工程は、
前記第１の供給ガスを用いて、前記開口の内壁面を覆う第１のＷ含有膜を形成する工程と、
ＷＦ6及びＨ2を含有する第２の供給ガスを用い、前記開口を充填する第２のＷ含有膜を形成する工程と
を含むことを特徴とする付記１に記載の半導体装置の製造方法。
【００５５】
（付記３）前記第１のＷ含有膜を形成する工程では、成膜温度を３００℃以上３６０℃以下の第１の温度とし、
前記第２のＷ含有膜を形成する工程では、成膜温度を前記第１の温度よりも高い第２の温度とすることを特徴とする付記２に記載の半導体装置の製造方法。
【００５６】
（付記４）前記接続部と電気的に接続されるように、前記層間絶縁膜上にＡｌを含有する第２の配線を形成する工程を更に含むことを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。
【００５７】
（付記５）前記開口部を形成する工程の後、前記接続部を形成する工程の前に、前記開口部の内壁に下地膜を形成する工程をさらに含むことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記６）前記下地膜は、ＴｉＮ又はＷＮを含むことを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記７）前記下地膜は、その最厚部分の厚みが２ｎｍ以上１０ｎｍ以下であることを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記８）前記第１の供給ガスはシラン系ガスを含有しないことを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記９）半導体基板と、
前記半導体基板の上方に形成された、銅を含有する第１の配線と、
前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、
前記開口部に形成されたＷを含有する接続部と
を含み、
前記接続部は、前記接続部はＢ又はＮを含有することを特徴とする半導体装置。
【００６２】
（付記１０）前記接続部と電気的に接続されるように前記層間絶縁膜上に形成されてなる、Ａｌを含有する第２の配線を更に含むことを特徴とする付記９に記載の半導体装置。
【００６３】
（付記１１）前記開口部の内壁面と前記接続部の間に形成された下地膜をさらに有し、前記下地膜はＴｉＮ又はＷＮを含むことを特徴とする付記９又は１０に記載の半導体装置。
【００６４】
（付記１２）前記下地膜は、その最厚部分の厚みが２ｎｍ以上１０ｎｍ以下であることを特徴とする付記９〜１１のいずれか１項に記載の半導体装置。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、第１の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図１０】第２の実施形態によるＭＯＳトランジスタの製造方法の主要工程のみを示す概略断面図である。
【符号の説明】
【００６６】
１ シリコン基板
２ 素子分離構造
２ａ 分離溝
３ ゲート絶縁膜
４ ゲート電極
５ ソース／ドレイン領域
６，８，１２，１５ 層間絶縁膜
７ Ｗプラグ
７ａ コンタクト孔
７ｂ，９ｂ，１３ｄ，１７ 下地膜
９ Ｃｕ配線
９ａ，１３ｂ 配線溝
１１，１４ エッチングストッパー膜
１３ Ｃｕ配線部
１３ａ，１６ ビア孔
１３ｃ 複合溝
１３ｅ Ｃｕ膜
１８，１８ａ，１８ｂ，２２，２２ａ，２２ｂ Ｗ膜
１９,２３ Ｗプラグ
２１ 上層配線
２１ａ，２１ｃ 密着膜
２１ｂ Ａｌ膜
３１ ＳｉＮ膜
３１ａ 配線溝パターン
３２，３４ 反射防止膜
３３，３５ レジストパターン
３５ａ ビア孔パターン
【特許請求の範囲】
【請求項１】
半導体基板の上方に銅を含有する第１の配線を形成する工程と、
前記第１の配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、
ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記接続部を形成する工程は、
前記第１の供給ガスを用いて、前記開口の内壁面を覆う第１のＷ含有膜を形成する工程と、
ＷＦ6及びＨ2を含有する第２の供給ガスを用い、前記開口を充填する第２のＷ含有膜を形成する工程と
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のＷ含有膜を形成する工程では、成膜温度を３００℃以上３６０℃以下の第１の温度とし、
前記第２のＷ含有膜を形成する工程では、成膜温度を前記第１の温度よりも高い第２の温度とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記接続部と電気的に接続されるように、前記層間絶縁膜上にＡｌを含有する第２の配線を形成する工程を更に含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板と、
前記半導体基板の上方に形成された、銅を含有する第１の配線と、
前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、
前記開口部に形成されたＷを含有する接続部と
を含み、
前記接続部は、前記接続部はＢ又はＮを含有することを特徴とする半導体装置。
【請求項１】
半導体基板の上方に銅を含有する第１の配線を形成する工程と、
前記第１の配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１の配線の表面の一部を露出させる開口を形成する工程と、
ＷＦ6と、Ｂ2Ｈ6及びＮＨ3の少なくとも一方とを含有する第１の供給ガスを用い、前記開口にＷを含有する接続部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記接続部を形成する工程は、
前記第１の供給ガスを用いて、前記開口の内壁面を覆う第１のＷ含有膜を形成する工程と、
ＷＦ6及びＨ2を含有する第２の供給ガスを用い、前記開口を充填する第２のＷ含有膜を形成する工程と
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のＷ含有膜を形成する工程では、成膜温度を３００℃以上３６０℃以下の第１の温度とし、
前記第２のＷ含有膜を形成する工程では、成膜温度を前記第１の温度よりも高い第２の温度とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記接続部と電気的に接続されるように、前記層間絶縁膜上にＡｌを含有する第２の配線を形成する工程を更に含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板と、
前記半導体基板の上方に形成された、銅を含有する第１の配線と、
前記第１の配線上に形成され、前記第１の配線の一部を露出させるように形成された開口を有する層間絶縁膜と、
前記開口部に形成されたＷを含有する接続部と
を含み、
前記接続部は、前記接続部はＢ又はＮを含有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−１３０２１１（Ｐ２００９−１３０２１１Ａ）
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００７−３０４９４４（Ｐ２００７−３０４９４４）
【出願日】平成１９年１１月２６日（２００７．１１．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１１月２６日（２００７．１１．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]