【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とがある条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。 （もっと読む）

【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）

【課題】 製造に際し、当初、耐熱性の高い仮基板を用い、最終的に、耐熱性の低いフィルム基板を用い、仮基板を除去し、これにより得られた薄膜トランジスタパネルにおいて、画素電極（薄膜）が破損しにくいようにする。
【解決手段】 仮基板５１上に形成された分離層５２上に画素電極２を形成する。この場合、画素電極２下以外の領域における分離層５２が膜減りしたとしても、その上に下地絶縁膜１を形成し、仮基板５１および分離層５２を除去すると、下地絶縁膜１の下面に平板状の画素電極２が凹んだ状態で埋め込まれることになるので、画素電極２が破損しにくいようにすることができる。 （もっと読む）

【課題】半導体膜の厚みを適当な範囲に制御することによって、大きいドレイン電流を有するとともに、所望の電気的特性を備える半導体装置を提供する。
【解決手段】半導体装置は、主表面１ａを有するガラス基板１と、主表面１ａ上に設けられ、チャネル領域１１と、チャネル領域１１の両側に位置するソース領域９およびドレイン領域１３とが形成されたポリシリコン膜７と、ポリシリコン膜７に接触するように設けられたゲート絶縁膜１７と、ゲート絶縁膜１７を介してチャネル領域１１に向い合う位置に設けられたゲート電極２１とを備える。ポリシリコン膜７は、５０ｎｍを超え１５０ｎｍ以下の厚みを有する。ソース領域９およびドレイン領域１３は、ポリシリコン膜７の頂面７ａからポリシリコン膜７の底面７ｃにまで達して形成されている。 （もっと読む）

半導体構成部品（９０）を製造する方法が、回路面（５４）と、裏面（５６）と、導電性ビア（５８）とを有する半導体基板（５２）を提供するステップと、導電性ビア（５８）の端子部分（７６）を露出するために、基板（５２）の一部分を裏面（５６）から除去するステップと、端子部分（７６）を封入するポリマー層（７８）を裏面（５６）に堆積するステップと、次いで、ポリマー層（７８）および端子部分（７６）の端部を平坦化して、ポリマー層（７８）に埋め込まれた自己整合導体を形成するステップとを含む。導電性ビア（５８）に電気的に接触させて、端子接点（８６）や裏面再分配導体（８８）等の追加の裏面要素を形成することもできる。半導体構成部品（９０）は、半導体基板（５２）と、導電性ビア（５８）と、およびポリマー層（７８）に埋め込まれた裏面導体とを有する。積重ね半導体構成部品（９６）が、電気的に互いに通じる位置の整合した導電性ビア（５８）を有する複数の構成部品（９０-１、９０-２、９０-３）を有する。
（もっと読む）

【課題】Ａｕ系微細金属配線を線幅制御性良く形成することを可能とする半導体装置の製造方法を提供すること。
【解決手段】基板１上の絶縁膜２の上にＡｕを主材料とする金属配線層３を形成し、金属配線層３上にマスク用Ｗ層４を形成し、マスク用Ｗ層４上にレジスト層を形成してこのレジスト層をパターニングし、パターニングされたレジスト層５をマスクとしてマスク用Ｗ層４を反応性イオンエッチング法によりパターニングし、パターニングされたマスク用Ｗ層４をマスクとして金属配線層３を、アルゴンと酸素の混合ガスを用いる反応性イオンエッチング法により選択的に除去した後、マスク用Ｗ層４を反応性イオンエッチング法により除去することによってＡｕ系金属配線を形成する金属配線形成工程を備えることを特徴とする半導体装置の製造方法を構成する。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】チャネル形成領域にＳｉＯｘを含む酸化物半導体層を用い、電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含む酸化物半導体層との間にソース領域またはドレイン領域を設ける。ソース領域またはドレイン領域は、ＳｉＯｘを含まない酸化物半導体層または酸窒化物膜を用いる。 （もっと読む）

【課題】パターンの不良が減少した薄膜トランジスタ表示板の製造方法およびこれに使用されるネガティブフォトレジスト組成物を提供する。
【解決手段】基板上に導電性物質からなる導電膜を形成する段階と、導電膜上にネガティブフォトレジスト組成物からなるエッチングパターンを形成する段階と、エッチングパターンをエッチングマスクとして利用して導電膜をエッチングし、導電膜パターンを形成する段階とを含み、ネガティブフォトレジスト組成物は、アルカリ現像液に溶解性を有するヒドロキシル基を含有するノボラック樹脂１０〜５０重量部、第１光酸発生剤（特定構造のスルホニルオキシイミド化合物）０．５〜１０重量部、第２光酸発生剤（第１光酸発生剤とは構造の異なる特定構造のスルホニルオキシイミド化合物）０．５〜１０重量部、架橋結合剤１〜２０重量部および溶媒１０〜９０重量部を含む。 （もっと読む）

【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）

【課題】一般的なウエハ・レベル・パッケージ・プロセスでは、メッキ・プロセス中におけるスクライブ領域のアルミニウム系パッド電極の腐食を防止するために、製品領域における有機系保護膜と同層のパッド保護用樹脂膜でパッド電極をカバーしている。しかし、これでは再配線形成後にスクライブ領域のパッド電極に対するプローブ検査が実行できない。
【解決手段】本願発明は、ウエハ・レベル・パッケージ方式の半導体集積回路装置の製造方法において、チップ領域およびスクライブ領域の有機系保護膜を相互に連結した一体の膜パターンとし、ペレタイズ工程においては、スクライブ領域中央部の有機系保護膜を含む表層部分を先ず、レーザ・グルービングで除去することで幅広の溝を形成し、その後、この溝内の中央部をダイシング処理することで、ここのチップ領域に分離するものである。 （もっと読む）

【目的】配線抵抗の上昇を抑制したまま、ＥＭ特性を改善させる半導体装置或いはその製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、絶縁膜に開口部を形成する工程（Ｓ１０６）と、開口部内に、ケイ化物の形成エネルギーがＣｕケイ化物の形成エネルギーよりも小さい金属含有膜を形成する工程（Ｓ１０８）と、前記金属含有膜が形成された開口部内に銅（Ｃｕ）膜を埋め込む工程（Ｓ１１２）と、Ｃｕ膜上に、３００℃未満の温度でＣｕとＳｉとを含有する化合物膜を選択的に形成する工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】Ｗ−ＣＳＰにおいて、絶縁樹脂を塗布した後の半導体ウエハーの反りを防止することで薄型、小型化された半導体装置を提供する。
絶縁樹脂からのアウトガスの発生量が少ない半導体装置を提供する。
【解決手段】
半導体基板１上に形成された絶縁層１２と、この絶縁層１２上に形成されたインダクター１３と、このインダクター１３を被覆する樹脂封止層１４とを備えてなり、前記インダクター１３が形成されていない領域の絶縁層１２の少なくとも一部が除去されている。 （もっと読む）

【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる半導体装置、半導体装置の製造方法、及び電子機器を提供する。
【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに、半導体基板１０の能動面１０Ａと反対側の裏面１０Ｂに部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有し、貫通孔７は、内壁面７ａの少なくとも一部が能動面１０Ａ側に向かって貫通孔７の内径を狭めるテーパー形状となっている。 （もっと読む）

【課題】 ビアホールの微細化及び高アスペクト比化が進むと、銅からなるシード層でビアホールの内面を連続的に覆うことが困難になる。
【解決手段】 半導体基板(10)の上に絶縁膜(20)が形成されている。絶縁膜に凹部(21)が形成されている。凹部の内面を第１の導電膜(22)が覆う。島状組織(25)が、第１の導電膜の表面に離散的に分布する。島状組織は、銅に対して、第１の導電膜の濡れ性よりも高い濡れ性を有する。凹部が、銅または銅合金からなる導電部材(31)で充填されている。 （もっと読む）

【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 （もっと読む）

【課題】抵抗値を調整可能な半導体装置をコンパクト化する。
【解決手段】基板接続領域と、外部配線接続領域と、基板接続領域と外部配線接続領域との間に設置される抵抗調整領域とを、１つの電極パッドに形成し、コンパクト化する。電極パッドの抵抗調整領域に対してトリミングを行うことによって、電極パッドの基板接続領域と外部配線接続領域との間の抵抗値を調整することができる。これによって、抵抗値を調整可能な半導体装置をコンパクト化することができる。 （もっと読む）

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】アクティブマトリクス型表示装置等の半導体装置において、トランジスタの駆動能力を低下させることなく寄生容量の容量値を低減することを課題の一とする。または、寄生容量の容量値を低減した半導体装置を低コストに提供することを課題の一とする。
【解決手段】トランジスタのゲート電極と同一の材料層で形成される配線と、ソース電極またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁層以外の絶縁層を設ける。 （もっと読む）