半導体装置とその製造方法、電気光学装置とその製造方法、回路基板とその製造方法、及び電子機器
【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法、電気光学装置とその製造方法、回路基板とその製造方法、及び電子機器に関するものである。
【背景技術】
【０００２】
有機半導体材料、有機絶縁材料、有機導電材料等を用いた有機トランジスタを備える半導体装置の開発が進められている（例えば特許文献１参照）。この種の半導体装置の製造工程においても、基板上に複数の導電層を積層する場合には、導電層相互間の配線接続を行うために、層間絶縁膜として形成された有機絶縁膜にコンタクトホールを形成することが必要であった。そして、従来一般的には、コンタクトホールの形成方法として、フォトリソグラフィー法及びエッチング法が用いられていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２１８３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、コンタクトホールの形成に、フォトリソグラフィー法及びエッチング法を用いると、エッチングマスクに用いるフォトレジストが有機材料（ポリマー）であるため、マスク除去工程において下層の有機絶縁材料からフォトレジストが剥離できなくなる場合があった。また、フォトリソグラフィー工程における露光処理により、有機半導体材料が光反応を起こし、劣化してしまうおそれがあった。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法、電気光学装置の製造方法、及び回路基板の製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、基板上に半導体層を有する半導体装置の製造方法であって、前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【０００７】
この製造方法によれば、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【０００８】
前記コンタクトホール形成工程において、前記第２導電層の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させ、前記第２導電層の押圧された部位を少なくとも前記第１導電層に到達させることが好ましい。
このような製造方法とすることで、第２導電層の押圧により分離した部位を、第１導電層と第２導電層との導電接続の少なくとも一部に利用することができる。
【０００９】
前記第２導電層の押圧された部位を、前記第１導電層に貫通させることも好ましい。
このような製造方法とすることで、上記部位と第１導電層との導通をより確実なものとすることができ、第１導電層と第２導電層との接続信頼性を高めることができる。
【００１０】
前記コンタクトホール形成工程において、光線又は荷電粒子線を用いた加工により前記凹部を形成することも好ましい。すなわち、物理的加工としては、光線又は荷電粒子線によって第２導電層と層間絶縁膜とを部分的に除去する加工方法も採用することができる。
【００１１】
前記コンタクトホール形成工程の後に、前記凹部内に導電材料を配置する接続部形成工程を有することが好ましい。
この製造方法によれば、上記導電材料からなる接続部により第１導電層と第２導電層とを接続することができる。また、第２導電層の一部の部位が凹部内に配置されている場合には、上記部位とともに第１導電層と第２導電層とを接続する構成とすることができる。
【００１２】
前記コンタクトホール形成工程において、前記第１及び第２導電層並びに前記層間絶縁膜と、前記基板とを貫通する貫通孔を形成し、前記接続部形成工程において、前記貫通孔内に前記導電材料を配置することも好ましい。
この製造方法によれば、半導体装置を貫通する貫通孔をコンタクトホールとして形成する。第１導電層と第２導電層とは、貫通孔内に配置された導電材料からなる接続部を介して接続される。
【００１３】
次に、本発明の電気光学装置の製造方法は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、前記画素電極の表面から物理的加工を施すことで、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部を形成する工程と、を有することを特徴とする。
【００１４】
この製造方法によれば、物理加工によって画素電極と層間絶縁膜とを貫通する凹部をコンタクトホールとして形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００１５】
本発明の電気光学装置の製造方法は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、前記画素電極の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通する凹部を形成し、前記画素電極の押圧された部位を少なくとも前記素子電極に到達させる工程と、を有することを特徴とする。
【００１６】
この製造方法によれば、画素電極の一部の部位を素子電極側へ押し込むことでコンタクトホールを形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
また、画素電極の押圧された部位は、素子電極に到達してコンタクトホール内に配置されるので、かかる部位を画素電極と素子電極との接続構造の少なくとも一部として利用することができる。
【００１７】
前記凹部内に導電材料を配置する工程を有することも好ましい。
この製造方法によれば、凹部内に配置した導電材料によって、画素電極と素子電極との導通をより確実なものとすることができる。
【００１８】
次に，本発明の回路基板の製造方法は、前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達するコンタクトホールを形成するコンタクトホール形成工程と、を有することを特徴とする。
【００１９】
この製造方法によれば、物理的加工によりコンタクトホールを形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００２０】
本発明の回路基板の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【００２１】
この製造方法によれば、物理的加工を施すことで第２導電層と基板とを貫通する凹部をコンタクトホールとして形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００２２】
次に、本発明の半導体装置は、基板上に、半導体層と、順に積層された第１導電層と層間絶縁膜と第２導電層と、を有する半導体装置であって、少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００２３】
かかる構成の半導体装置は、先に記載の半導体装置の製造方法により製造することができる半導体装置である。この半導体装置は、第２導電層の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた半導体装置である。
【００２４】
次に，本発明の電気光学装置は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部と、前記凹部内に配置されるとともに前記素子電極及び前記画素電極と接続された接続部と、を有することを特徴とする。
【００２５】
かかる構成の電気光学装置は、先に記載の電気光学装置の製造方法により製造することができるものである。この電気光学装置は、画素電極の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、素子電極と画素電極とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた電気光学装置である。
【００２６】
本発明の電気光学装置は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、前記画素電極の一部が、前記基板側に押し込まれて前記層間絶縁膜を貫通し、前記素子電極と当接していることを特徴とする。
【００２７】
かかる構成の電気光学装置も、先に記載の電気光学装置の製造方法により製造することができるものである。この電気光学装置は、画素電極の一部の部位が素子電極側へ押し込まれており、かかる構成は、物理的加工によって容易に形成することができる。したがって、素子電極と画素電極とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた電気光学装置である。
【００２８】
押し込まれた前記画素電極の一部の部位により、前記画素電極と前記素子電極とが接続されていることが好ましい。
この構成によれば、画素電極の一部を押し込むという極めて単純な物理加工によって画素電極と素子電極とを接続することができる。
【００２９】
次に、本発明の回路基板は、基板の一方の面に形成された第１導電層と、他方の面に形成された第２導電層とを有する回路基板であって、少なくとも前記第２導電層と前記基板とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００３０】
かかる構成の回路基板は、先に記載の回路基板の製造方法により製造することができる回路基板である。この回路基板は、第２導電層の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた回路基板である。
【００３１】
本発明の回路基板は、前記基板上に順に積層された第１導電層と層間絶縁膜と第２導電層とを有する回路基板であって、少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００３２】
かかる構成の回路基板は、先に記載の回路基板の製造方法により製造することができる半導体装置である。このように、基板の一面側に第１導電層と層間絶縁膜と第２導電層とが積層されている構成であっても、第２導電層の表面に開口する凹部は、物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた回路基板である。
【００３３】
次に、本発明の電子機器は、先に記載の半導体装置、電気光学装置、又は回路基板を備えたことを特徴とする。
この構成によれば、製造性に優れた電子機器を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態に係るアクティブマトリクス基板の概略構成図。
【図２】画素の平面図及び電気泳動表示装置の断面図。
【図３】実施形態に係る電気泳動表示装置の製造工程図。
【図４】実施形態に係る電気泳動表示装置の製造工程図。
【図５】実施形態に係る電気泳動表示装置の製造工程図。
【図６】マイクロパンチを例示する斜視図。
【図７】変形例に係る電気泳動表示装置を示す断面図。
【図８】実施形態に係る回路基板を示す図。
【図９】電子機器の一例を示す図。
【発明を実施するための形態】
【００３５】
以下、本発明の電気光学装置の一実施形態である電気泳動表示装置について、図面を参照しつつ説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
【００３６】
図１は、本実施形態に係る電気泳動表示装置１００に備えられたアクティブマトリクス基板３０の概略構成図である。図２（ａ）は、アクティブマトリクス基板３０における画素４０の一構成例を示す平面図であり、図２（ｂ）は、図２（ａ）のＡ−Ａ’線に沿う位置における電気泳動表示装置１００の断面図である。
本実施形態の電気泳動表示装置は、本発明に係る半導体装置であるアクティブマトリクス基板３０を備えたアクティブマトリクス方式の電気泳動表示装置である。
【００３７】
本実施形態の電気泳動表示装置１００は、図２（ｂ）に示すように、アクティブマトリクス基板３０（第１の基板）と、対向基板（第２の基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００３８】
図１に示すように、アクティブマトリクス基板３０は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２が配置されている。また表示部５には、走査線駆動回路６１から延びる複数の走査線３６と、データ線駆動回路６２から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。画素４０は、走査線３６及びデータ線３８と接続された選択トランジスタ４１と、選択トランジスタ４１と接続された画素電極３５（第２導電層）とを有する。
【００３９】
走査線駆動回路６１は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられた選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
データ線駆動回路６２は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
【００４０】
図２に示すように、画素４０において、平面視矩形状の画素電極３５の辺縁に沿って走査線３６とデータ線３８とが延在している。走査線３６とデータ線３８との交差部近傍に選択トランジスタ４１が形成されている。
【００４１】
選択トランジスタ４１は、有機半導体層４１ａと、データ線３８を分岐して形成されたソース電極４１ｂと、ドレイン電極４１ｃ（素子電極、第１導電層）と、走査線３６を分岐して形成されたゲート電極４１ｄと、を有する。有機半導体層４１ａは、ソース電極４１ｂとドレイン電極４１ｃにわたって形成されており、ゲート電極４１ｄは、ソース電極４１ｂとドレイン電極４１ｃとの間の領域の有機半導体層４１ａ上に形成されている。ドレイン電極４１ｃは、コンタクトホール３４ａ内に埋め込まれた接続部３５ａを介して画素電極３５と接続されている。
【００４２】
図２（ｂ）に示す断面構造を見ると、アクティブマトリクス基板３０は、基板本体３０Ａを基体として備える。
基板本体３０Ａの一方の面（図示上面）に、ソース電極４１ｂ（データ線３８）と、ドレイン電極４１ｃとが形成されている。ソース電極４１ｂとドレイン電極４１ｃとの間に、これらの電極４１ｂ、４１ｃに一部乗り上げるようにして有機半導体層４１ａが形成されている。ソース電極４１ｂとドレイン電極４１ｃと有機半導体層４１ａとを覆って、ゲート絶縁膜３３が形成されている。ゲート絶縁膜３３上の有機半導体層４１ａと対向する位置にゲート電極４１ｄ（走査線３６）が形成されている。ゲート電極４１ｄ（走査線３６）及びゲート絶縁膜３３を覆って平坦化膜３４が形成されている。
【００４３】
平坦化膜３４上には、画素電極３５が形成されている。平坦化膜３４とゲート絶縁膜３３とを貫通し、ドレイン電極４１ｃに達するコンタクトホール３４ａ（凹部）が形成されている。コンタクトホール３４ａ内には、画素電極３５の一部を基板本体３０Ａ側へ押し込んで形成された接続部３５ａが配置されている。接続部３５ａを介して画素電極３５とドレイン電極４１ｃとが接続されている。
【００４４】
一方、対向基板３１は、基板本体３１Ａを基体として備える。
基板本体３１Ａの一方の面（図示下面）には、共通電極３７が形成されている。共通電極３７上に電気泳動素子３２が形成されている。電気泳動素子３２は、アクティブマトリクス基板３０の画素電極３５及び平坦化膜３４と接着剤層３９を介して接着されている。
本実施形態の場合、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、アクティブマトリクス基板３０と接着するための接着剤層３９までを含めた電気泳動シートとして構成されている。そのため、接着剤層３９は、電気泳動素子３２のアクティブマトリクス基板３０側にのみ設けられている。
【００４５】
アクティブマトリクス基板３０の基板本体３０Ａは、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。特に本実施形態の場合、選択トランジスタ４１が有機半導体層４１ａを有する有機トランジスタであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００４６】
画素電極３５は電気泳動素子３２に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。
走査線３６及びデータ線３８は、上記した画素電極３５と同様の材料を用いて形成することができる。
【００４７】
有機半導体層４１ａを構成する有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０あるいは金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
【００４８】
ゲート絶縁膜３３及び平坦化膜３４の構成材料は、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。ゲート絶縁膜３３及び平坦化膜３４に好適な有機絶縁材料としては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル（アクリル）、ポリイミド、ポリビニルフェノール、ポリカーボネート、パラキシリレン等を挙げることができ、無機絶縁材料としては、シリコン酸化物やシリコン窒化物を挙げることができる。これらのうちの２種以上を組み合わせて用いてもよい。
【００４９】
対向基板３１の基板本体３１Ａは、ガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００５０】
マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図２（ｂ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００５１】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００５２】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００５３】
（製造方法）
次に、本実施形態の電気泳動表示装置１００の製造方法について、図面を参照して説明する。
図３から図５は、本実施形態の電気泳動表示装置１００の製造工程を示す断面図である。なお、図３から図５に示す断面図は、図２に示したＡ−Ａ’線に沿う位置に対応する。
【００５４】
まず、図３（ａ）に示すように、基板本体３０Ａを用意する。基板本体３０Ａの材質は特に限定されないが、本実施形態の製造方法では、プラスチック基板等の可撓性基板を用いることが好ましい。
次いで、基板本体３０Ａの一方の面（図示正面）に、ソース電極４１ｂ（データ線３８）及びドレイン電極４１ｃをパターン形成する。具体的には、ＡｌやＴｉ、Ｃｒなどの金属膜あるいはこれらの金属の積層膜を、スパッタ法やＣＶＤ法などの成膜法を用いて形成した後、フォトリソグラフィー工程及びエッチング工程によりパターニングし、図２（ａ）に示した平面形状の走査線３６、ソース電極４１ｂ、及びドレイン電極４１ｃを形成する。あるいは、液滴吐出法などの印刷法を用いて金属粒子やカーボンを含むインクを所定パターンに塗布し、これを乾燥固化させて上記の配線を形成してもよい。
【００５５】
次に、図３（ｂ）に示すように、有機半導体材料を基板本体３０Ａ上の所定位置に配置することで、有機半導体層４１ａを形成する。有機半導体材料の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、ＣＶＤ法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法、デイップコート法等が挙げられるが、これらに限定されるものではない。これらの方法の中でも、インクジェット法やディスペンス法を用いて液体材料から半導体層を塗布形成する方法が、最も簡便に膜厚をコントロールすることが可能であるという点から好ましい。なお、有機半導体材料を含む液体材料を基板本体３０Ａ上に塗布した後には、加熱処理により固体の有機半導体層とする。
【００５６】
次に、図３（ｃ）に示すように、有機半導体層４１ａ等を覆うゲート絶縁膜３３を形成する。ゲート絶縁膜３３の成膜方法としては、上述した有機半導体材料の成膜方法と同様のものを用いることができる。本実施形態の場合、ゲート絶縁膜３３は基板本体３０Ａの図示上面全体に形成されるため、スピンコート法や蒸着法を用いて形成することが成膜効率の上で好ましい。
【００５７】
次に、図３（ｄ）に示すように、ゲート絶縁膜３３上に、ゲート電極４１ｄ（走査線３６）を形成する。ゲート電極４１ｄは、先に記載のソース電極４１ｂ、ドレイン電極４１ｃの形成工程と同様の工程により形成することができる。すなわち、先に記載のゲート電極４１ｄ（走査線３６）の構成材料の導電膜をエッチングして形成する方法や、所定形状に穴のあいたメタルスルーマスクを通して導電膜を蒸着する方法、あるいは、金属粒子やカーボンを含むインクを、インクジェット法などにより選択的に塗布して形成することができる。
【００５８】
次に、図３（ｅ）に示すように、ゲート電極４１ｄ等を覆う平坦化膜３４を形成する。平坦化膜３４の成膜方法としては、上述した有機半導体材料の成膜方法と同様のものを用いることができる。本実施形態の場合、平坦化膜３４は基板本体３０Ａの図示上面全体に形成されるため、スピンコート法や蒸着法を用いて形成することが成膜効率の上で好ましい。
図３（ｃ）及び図３（ｅ）において形成されるゲート絶縁膜３３と平坦化膜３４とが、本発明に係る層間絶縁膜を構成する。
【００５９】
次に、図４（ａ）に示すように、平坦化膜３４上に画素電極３５を形成する。画素電極３５は、先に記載のソース電極４１ｂ、ドレイン電極４１ｃの形成工程と同様の工程により形成することができる。すなわち、先に記載の画素電極３５の構成材料の導電膜をエッチングして形成する方法や、所定形状に穴のあいたメタルスルーマスクを通して導電膜を蒸着する方法、あるいは、金属粒子やＩＴＯ粒子、カーボンなどを含むインクを、インクジェット法などにより選択的に塗布して形成することができる。
本実施形態の場合、画素電極３５は、ゲート絶縁膜３３と平坦化膜３４の合計厚さよりも大きい膜厚に形成される。
【００６０】
次に、図４（ｂ）に示すように、画素電極３５の表面からマイクロパンチ１５０による加工を実施する。マイクロパンチ１５０は、基体１５０ｂの先端に直径５〜１０μｍの加工針１５０ａを有する微細加工用の工具であり、本発明に係る押圧部材として好適に用いられるものである。
マイクロパンチ１５０としては、加工針１５０ａを１つのみ有するものを用いてもよいが、図６に示すように、複数の加工針１５０ａが基体１５０ｂ上にアレイ状に配列されたマイクロパンチ１５０を用いることもできる。図６に示すマイクロパンチ１５０では、アクティブマトリクス基板３０の画素４０に対応する領域１４０ごとに加工針１５０ａが設けられており、複数の画素４０のコンタクトホール３４ａを一括して形成することが可能である。
【００６１】
上記のマイクロパンチ１５０を、画素電極３５とドレイン電極４１ｃとが平面的に重なる領域に位置合わせし、加工針１５０ａを画素電極３５に押し込む。すると、図４（ｃ）に示すように、加工針１５０ａにより押圧された画素電極３５の一部（３５ａ）が、画素電極３５から分離して平坦化膜３４側へ押し込まれる。そして、マイクロパンチ１５０をさらに押し込むと、上記の押し込まれた一部（３５ａ）が平坦化膜３４とゲート絶縁膜３３とを貫通してドレイン電極４１ｃに到達する。これにより、マイクロパンチによる物理的加工によって画素電極３５、平坦化膜３４、及びゲート絶縁膜３３を貫通し、ドレイン電極４１ｃに達するコンタクトホール３４ａ（凹部）が形成される。
【００６２】
上記のコンタクトホール３４ａには、マイクロパンチ１５０により押し込まれた画素電極３５の一部からなる接続部３５ａが配置されている。本実施形態の場合、先に記載のように、画素電極３５の膜厚が、平坦化膜３４とゲート絶縁膜３３の合計膜厚よりも大きいため、押し込まれた接続部３５ａは、コンタクトホール３４ａの底部においてドレイン電極４１ｃに当接するとともに、コンタクトホール３４ａの開口端側において、画素電極３５とも当接している。すなわち、画素電極３５とドレイン電極４１ｃとは、接続部３５ａを介して接続された状態となる。
【００６３】
なお、マイクロパンチ１５０を用いた加工は、少なくとも接続部３５ａがドレイン電極４１ｃと当接する位置まで行えばよいが、図４（ｃ’）に示すように、押し込んだ接続部３５ａをドレイン電極４１ｃに貫通させてもよい。
【００６４】
マイクロパンチ１５０を押し込む際には、画素電極３５から分離された接続部３５ａは、平坦化膜３４とゲート絶縁膜３３とを部分的に破壊しつつドレイン電極４１ｃ側へ進入される。このとき、接続部３５ａの進行方向先端に、接続部３５ａにより押し潰された平坦化膜３４及びゲート絶縁膜３３の一部が存在する場合がある。そのため、接続部３５ａがドレイン電極４１ｃに到達する位置で加工を停止すると、接続部３５ａとドレイン電極４１ｃとの間に挟まった絶縁膜によって導通不良となるおそれがある。
【００６５】
そこで、図４（ｃ’）に示すように、接続部３５ａをドレイン電極４１ｃに貫通させることで、押し潰された平坦化膜３４及びゲート絶縁膜３３の一部をドレイン電極４１ｃよりも基板本体３０Ａ側に押しやることができ、接続部３５ａとドレイン電極４１ｃとが確実に接続された構造を得ることができる。
【００６６】
以上の工程により、上記実施形態のアクティブマトリクス基板３０（半導体装置）を製造することができる。
【００６７】
次に、図５（ａ）に示すように、対向基板３１を用意する。対向基板３１の一面側（図示下面側）には、ＩＴＯ等の透明導電材料からなる共通電極３７と、電気泳動素子３２と、接着剤層３９とが形成されている。そして、対向基板３１の接着剤層３９と、上記にて作製したアクティブマトリクス基板３０の画素電極３５とを対向させ、対向基板３１とアクティブマトリクス基板３０とを貼り合わせることで、図５（ｂ）に示すように、本実施形態の電気泳動表示装置１００を製造することができる。
【００６８】
以上、詳細に説明したように、本実施形態のアクティブマトリクス基板３０（半導体装置）及び電気泳動表示装置１００（電気光学装置）の製造方法によれば、画素電極３５（第２導電層）を形成した後、マイクロパンチ１５０により画素電極３５の一部を分離して接続部３５ａとし、かかる接続部３５ａをドレイン電極４１ｃ（第１導電層）側へ押し込むことで画素電極３５とドレイン電極４１ｃとが導電接続された構造を得ている。
【００６９】
したがって本発明によれば、マイクロパンチ１５０を用いた物理的加工によって画素電極３５とドレイン電極４１ｃとを接続することができ、導電接続のためのコンタクトホールをフォトリソグラフィー法及びエッチング法を用いて形成する必要が無い。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光時に有機半導体層４１ａが劣化するのを回避することができ、歩留まりよくアクティブマトリクス基板３０及び電気泳動表示装置１００を製造することができる。
【００７０】
また、レジストマスクを用いないため、ゲート絶縁膜３３や平坦化膜３４、ドレイン電極４１ｃなどがレジスト剥離液等の薬液と接触することがない。したがって本発明においては、従来使用できなかった耐薬品性の低い材料を採用することも可能であり、性能の向上やコストの低減を図る上での選択肢が多くなる。
【００７１】
（変形例）
次に、図７を参照して、本発明の変形例について説明する。
図７（ａ）〜図７（ｄ）は、本発明の変形例に係るアクティブマトリクス基板３０ａ〜３０ｄを示す図である。
本変形例は、先の実施形態に係るアクティブマトリクス基板３０について、画素電極３５とドレイン電極４１ｃとの接続構造部分の構成を変更したものである。したがって、図７において図１から図５と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００７２】
まず、図７（ａ）に示すアクティブマトリクス基板３０ａは、ドレイン電極４１ｃと接続された第１の接続部３５ａと、第１の接続部３５ａ上に配置され、第１の接続部３５ａ及び画素電極３５と接続された第２の接続部３５ｂとを有する。そして、これら第１及び第２の接続部３５ａ、３５ｂによりドレイン電極４１ｃと画素電極３５とが接続されている。
【００７３】
図７（ａ）に示すアクティブマトリクス基板３０ａでは、画素電極３５の膜厚がゲート絶縁膜３３と平坦化膜３４との合計膜厚よりも小さい。そのため、マイクロパンチ１５０で画素電極３５の一部を押し込んだときに、画素電極３５から分離された第１の接続部３５ａが、画素電極３５から離れてコンタクトホール３４ａの内部に入り込んでしまう。
【００７４】
また、画素電極３５の膜厚とゲート絶縁膜３３と平坦化膜３４との合計膜厚との差が小さい場合にも、第１の接続部３５ａが押し潰されたり、第１の接続部３５ａをドレイン電極４１ｃに貫通させたりすることで、上記と同様に、第１の接続部３５ａと画素電極３５との接続が失われてしまうおそれがある。
【００７５】
そこで本変形例では、第１の接続部３５ａ上に、導電材料からなる第２の接続部３５ｂを配置し、第１及び第２の接続部３５ａ、３５ｂによってドレイン電極４１ｃと画素電極３５とを接続した構成としている。
このような構成とすることで、画素電極３５とドレイン電極４１ｃとを確実に接続することができ、信頼性に優れた半導体装置及び電気光学装置とすることができる。また、画素電極３５を過度に厚く形成する必要が無くなり、製造コストを低減し、製造歩留まりを向上させる上で有利な構成となる。
【００７６】
第２の接続部３５ｂの形成方法としては、液相法、気相法のいずれを用いてもよい。液相法を用いる場合には、インクジェット法やディスペンス法などの液体材料を選択的に塗布することができる方法を用いることが好ましい。液相法に用いる液体材料としては、ＩＴＯ粒子や金属粒子を分散させた分散液や、金属錯体の溶解液を用いることができる。
一方、気相法を用いる場合にも、領域選択的に成膜することができるマスク蒸着法などを用いることが好ましい。
【００７７】
図７（ａ）では、第１の接続部３５ａが画素電極３５から離れた位置までマイクロパンチ１５０により押し込まれてしまう場合について説明したが、図７（ｂ）に示すように、画素電極３５の膜厚が十分に大きく、第１の接続部３５ａと画素電極３５とを接触させることができる場合にも、第２の接続部３５ｂを設けることは有効である。
【００７８】
図７（ｂ）に示すアクティブマトリクス基板３０ｂでは、画素電極３５の厚みが大きいため、第１の接続部３５ａをドレイン電極４１ｃに貫通させても、画素電極３５と第１の接続部３５ａとは接触した状態となる。しかしながら、第１の接続部３５ａは、画素電極３５の一部をマイクロパンチ１５０により切り離して形成され、その周壁のみで画素電極３５と接続されている。そこで、図示のように第２の接続部３５ｂをコンタクトホール３４ａ内に配置し、第２の接続部３５ｂを介して第１の接続部３５ａと画素電極３５とが接続される構造とすることで、ドレイン電極４１ｃと画素電極３５との電気的接続をより確実なものとすることができる。
【００７９】
次に、図７（ｃ）に示すアクティブマトリクス基板３０ｃは、アクティブマトリクス基板３０ｃを厚さ方向に貫通するコンタクトホール３４ａと、コンタクトホール３４ａ内に充填された接続部３５ｂとを有している。
本発明では、コンタクトホール３４ａを物理的加工により形成するため、コンタクトホールを形成する際に、マイクロパンチ１５０がアクティブマトリクス基板３０ｃを貫通してしまうこともある。また、コンタクトホール形成にレーザー加工やイオンビーム（荷電粒子ビーム）加工を用いると、比較的容易に基板を貫通してしまう。
【００８０】
そして、アクティブマトリクス基板３０ｃを貫通するコンタクトホール３４ａを形成した場合には、画素電極３５の一部からなる接続部３５ａは失われてしまうので、図７（ｃ）に示す変形例では、コンタクトホール３４ａ内に導電材料を充填して接続部３５ｂを形成し、ドレイン電極４１ｃと画素電極３５とを接続している。
【００８１】
このような構成とした場合にも、フォトリソグラフィー工程及びエッチング工程を用いることなくコンタクトホール３４ａを形成することができ、コンタクトホール３４ａ内に設けられた接続部３５ｂによりドレイン電極４１ｃと画素電極３５とを確実に接続することができる。なお、図７（ｃ）に示す接続部３５ｂについても、先に記載の液相法、気相法のいずれを用いても形成することができる。
【００８２】
次に、図７（ｄ）は、コンタクトホール３４ａがアクティブマトリクス基板３０ｄを貫通していない場合において、接続部３５ｂのみによりドレイン電極４１ｃと画素電極３５とを接続した構成である。
コンタクトホール形成にレーザー加工やイオンビーム加工を用いる場合、レーザーやイオンビームが照射された部位は溶融、蒸発し、凹部のみが形成される。この場合にも、液相法又は気相法を用いて、コンタクトホール３４ａ内に接続部３５ｂを形成することで、ドレイン電極４１ｃと画素電極３５とを接続することができる。
【００８３】
（回路基板）
次に、図８は、本発明に係る回路基板の実施の形態を示す図である。図８（ａ）は、実施形態に係るフレキシブル回路基板を示す平面図であり、図８（ｂ）は、図８（ａ）のＢ−Ｂ’線に沿う位置におけるフレキシブル回路基板の断面図である。図８（ｃ）は、プリント回路基板を示す断面図である。
【００８４】
まず、図８（ａ）及び図８（ｂ）に示すフレキシブル回路基板２００は、樹脂フィルム等からなる可撓性基板２１０と、可撓性基板２１０の一方の面に形成された配線状の第１導電層２０１と、可撓性基板の他方の面に形成された配線状の第２導電層２０２とを有する。各々の第１導電層２０１は、対応する第２導電層２０２と、可撓性基板２１０を貫通して形成されたビア２１０ａ（凹部、コンタクトホール）の内部に配置された接続部２０２ａを介して接続されている。
【００８５】
すなわち、フレキシブル回路基板２００は、両面に導電層が形成された両面基板であり、一方の面に形成された第１導電層２０１と他方の面に形成された第２導電層２０２との接続構造に、先の実施形態のアクティブマトリクス基板３０と同様の構造を備えたものである。
【００８６】
接続部２０２ａは、可撓性基板２１０に第１導電層２０１と第２導電層２０２とを形成した後、第２導電層２０２の表面からマイクロパンチ１５０（図４，６参照）を押圧することで形成される。すなわち、第２導電層２０２の一部からなる接続部２０２ａを押し込んで可撓性基板２１０を貫通させることでビア２１０ａを形成し、ビア２１０ａの内部に配置された接続部２０２ａによって第１導電層２０１と第２導電層２０２とを接続している。
【００８７】
上記構成のフレキシブル回路基板２００によれば、両面に形成された第１導電層２０１と第２導電層２０２との接続に、フォトリソグラフィー工程やエッチング工程を用いる必要がないため、これらの工程に起因する不具合が生じるのを回避することができる。また、これらの工程を用いないため、安価に製造することができる。
【００８８】
なお、フレキシブル回路基板２００においても、接続部２０２ａの一部を第１導電層２０１に埋入させてもよく、接続部２０２ａを第１導電層２０１に貫通させた構成としてもよい。また、接続部２０２ａ上に導電材料を配置して第２の接続部を形成し、導電性を補強する構成としてもよい。さらに、第２導電層２０２の一部からなる接続部２０２ａに代えて、導電材料からなる接続部をビア２１０ａ内に配置した構成としてもよい。さらにまた、ビア２１０ａの形成方法として、レーザー加工やイオンビーム加工を用いてもよい。
【００８９】
次に、図８（ｃ）に示すプリント回路基板３００は、ガラスエポキシ樹脂等からなるプリント基板３１０と、プリント基板３１０上に形成された第１導電層３０１と、第１導電層３０１を覆って形成された層間絶縁膜３０３と、層間絶縁膜３０３上に形成された第２導電層３０２とを備えている。第１導電層３０１と第２導電層３０２とは、第２導電層３０２と層間絶縁膜３０３とを貫通して形成されたコンタクトホール３０３ａ内に配置された接続部３０２ａを介して接続されている。
本例のプリント回路基板３００も、第１導電層３０１と第２導電層３０２との接続構造に、先の実施形態のアクティブマトリクス基板３０と同様の構造を備えたものである。
【００９０】
接続部３０３ａは、プリント基板３１０上に、第１導電層３０１と層間絶縁膜３０３と第２導電層３０２とを積層した後、第２導電層３０２の表面からマイクロパンチ１５０（図４，６参照）を押圧することで形成される。すなわち、第２導電層３０２の一部からなる接続部３０２ａを押し込んで層間絶縁膜３０３を貫通させることでコンタクトホール３０３ａを形成し、コンタクトホール３０３ａの内部に配置された接続部３０２ａによって第１導電層３０１と第２導電層３０２とを接続している。
【００９１】
上記構成のプリント回路基板３００によれば、層間絶縁膜３０３を介して積層された第１導電層３０１と第２導電層３０２との接続に、フォトリソグラフィー工程やエッチング工程を用いる必要がないため、これらの工程に起因する不具合が生じるのを回避することができる。また、これらの工程を用いないため、安価に製造することができる。
【００９２】
なお、プリント回路基板３００においても、接続部３０２ａの一部を第１導電層３０１に埋入させてもよく、接続部３０２ａを第１導電層３０１に貫通させた構成としてもよい。また、接続部３０２ａ上に導電材料を配置して第２の接続部を形成し、導電性を補強する構成としてもよい。さらに、第２導電層３０２の一部からなる接続部３０２ａに代えて、導電材料からなる接続部をコンタクトホール３０３ａ内に配置した構成としてもよい。さらにまた、コンタクトホール３０３ａの形成方法として、レーザー加工やイオンビーム加工を用いてもよい。
【００９３】
（電子機器）
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図９（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００９４】
図９（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００９５】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、製造性に優れ、安価に提供可能な表示部を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００９６】
３０，３０ａ，３０ｂ，３０ｃ，３０ｄ アクティブマトリクス基板（半導体装置）、１００ 電気泳動表示装置（電気光学装置）、２００ フレキシブル回路基板（回路基板）、３００ プリント回路基板（回路基板）、３２ 電気泳動素子、３４ａ コンタクトホール（凹部）、３５ 画素電極（第２導電層）、３５ａ，３５ｂ 接続部、４０ 画素、４１ｃ ドレイン電極（素子電極、第１導電層）、１５０ マイクロパンチ（押圧部材）
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法、電気光学装置とその製造方法、回路基板とその製造方法、及び電子機器に関するものである。
【背景技術】
【０００２】
有機半導体材料、有機絶縁材料、有機導電材料等を用いた有機トランジスタを備える半導体装置の開発が進められている（例えば特許文献１参照）。この種の半導体装置の製造工程においても、基板上に複数の導電層を積層する場合には、導電層相互間の配線接続を行うために、層間絶縁膜として形成された有機絶縁膜にコンタクトホールを形成することが必要であった。そして、従来一般的には、コンタクトホールの形成方法として、フォトリソグラフィー法及びエッチング法が用いられていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２１８３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、コンタクトホールの形成に、フォトリソグラフィー法及びエッチング法を用いると、エッチングマスクに用いるフォトレジストが有機材料（ポリマー）であるため、マスク除去工程において下層の有機絶縁材料からフォトレジストが剥離できなくなる場合があった。また、フォトリソグラフィー工程における露光処理により、有機半導体材料が光反応を起こし、劣化してしまうおそれがあった。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法、電気光学装置の製造方法、及び回路基板の製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、基板上に半導体層を有する半導体装置の製造方法であって、前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【０００７】
この製造方法によれば、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【０００８】
前記コンタクトホール形成工程において、前記第２導電層の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させ、前記第２導電層の押圧された部位を少なくとも前記第１導電層に到達させることが好ましい。
このような製造方法とすることで、第２導電層の押圧により分離した部位を、第１導電層と第２導電層との導電接続の少なくとも一部に利用することができる。
【０００９】
前記第２導電層の押圧された部位を、前記第１導電層に貫通させることも好ましい。
このような製造方法とすることで、上記部位と第１導電層との導通をより確実なものとすることができ、第１導電層と第２導電層との接続信頼性を高めることができる。
【００１０】
前記コンタクトホール形成工程において、光線又は荷電粒子線を用いた加工により前記凹部を形成することも好ましい。すなわち、物理的加工としては、光線又は荷電粒子線によって第２導電層と層間絶縁膜とを部分的に除去する加工方法も採用することができる。
【００１１】
前記コンタクトホール形成工程の後に、前記凹部内に導電材料を配置する接続部形成工程を有することが好ましい。
この製造方法によれば、上記導電材料からなる接続部により第１導電層と第２導電層とを接続することができる。また、第２導電層の一部の部位が凹部内に配置されている場合には、上記部位とともに第１導電層と第２導電層とを接続する構成とすることができる。
【００１２】
前記コンタクトホール形成工程において、前記第１及び第２導電層並びに前記層間絶縁膜と、前記基板とを貫通する貫通孔を形成し、前記接続部形成工程において、前記貫通孔内に前記導電材料を配置することも好ましい。
この製造方法によれば、半導体装置を貫通する貫通孔をコンタクトホールとして形成する。第１導電層と第２導電層とは、貫通孔内に配置された導電材料からなる接続部を介して接続される。
【００１３】
次に、本発明の電気光学装置の製造方法は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、前記画素電極の表面から物理的加工を施すことで、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部を形成する工程と、を有することを特徴とする。
【００１４】
この製造方法によれば、物理加工によって画素電極と層間絶縁膜とを貫通する凹部をコンタクトホールとして形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００１５】
本発明の電気光学装置の製造方法は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、前記画素電極の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通する凹部を形成し、前記画素電極の押圧された部位を少なくとも前記素子電極に到達させる工程と、を有することを特徴とする。
【００１６】
この製造方法によれば、画素電極の一部の部位を素子電極側へ押し込むことでコンタクトホールを形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
また、画素電極の押圧された部位は、素子電極に到達してコンタクトホール内に配置されるので、かかる部位を画素電極と素子電極との接続構造の少なくとも一部として利用することができる。
【００１７】
前記凹部内に導電材料を配置する工程を有することも好ましい。
この製造方法によれば、凹部内に配置した導電材料によって、画素電極と素子電極との導通をより確実なものとすることができる。
【００１８】
次に，本発明の回路基板の製造方法は、前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達するコンタクトホールを形成するコンタクトホール形成工程と、を有することを特徴とする。
【００１９】
この製造方法によれば、物理的加工によりコンタクトホールを形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００２０】
本発明の回路基板の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。
【００２１】
この製造方法によれば、物理的加工を施すことで第２導電層と基板とを貫通する凹部をコンタクトホールとして形成するので、フォトリソグラフィー法及びエッチング法を用いることなく導電接続のためのコンタクトホールを形成することができる。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光により基板上の素子が劣化するのを回避することができる。
【００２２】
次に、本発明の半導体装置は、基板上に、半導体層と、順に積層された第１導電層と層間絶縁膜と第２導電層と、を有する半導体装置であって、少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００２３】
かかる構成の半導体装置は、先に記載の半導体装置の製造方法により製造することができる半導体装置である。この半導体装置は、第２導電層の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた半導体装置である。
【００２４】
次に，本発明の電気光学装置は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部と、前記凹部内に配置されるとともに前記素子電極及び前記画素電極と接続された接続部と、を有することを特徴とする。
【００２５】
かかる構成の電気光学装置は、先に記載の電気光学装置の製造方法により製造することができるものである。この電気光学装置は、画素電極の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、素子電極と画素電極とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた電気光学装置である。
【００２６】
本発明の電気光学装置は、基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、前記画素電極の一部が、前記基板側に押し込まれて前記層間絶縁膜を貫通し、前記素子電極と当接していることを特徴とする。
【００２７】
かかる構成の電気光学装置も、先に記載の電気光学装置の製造方法により製造することができるものである。この電気光学装置は、画素電極の一部の部位が素子電極側へ押し込まれており、かかる構成は、物理的加工によって容易に形成することができる。したがって、素子電極と画素電極とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた電気光学装置である。
【００２８】
押し込まれた前記画素電極の一部の部位により、前記画素電極と前記素子電極とが接続されていることが好ましい。
この構成によれば、画素電極の一部を押し込むという極めて単純な物理加工によって画素電極と素子電極とを接続することができる。
【００２９】
次に、本発明の回路基板は、基板の一方の面に形成された第１導電層と、他方の面に形成された第２導電層とを有する回路基板であって、少なくとも前記第２導電層と前記基板とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００３０】
かかる構成の回路基板は、先に記載の回路基板の製造方法により製造することができる回路基板である。この回路基板は、第２導電層の表面に開口する凹部を備えており、かかる凹部は物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた回路基板である。
【００３１】
本発明の回路基板は、前記基板上に順に積層された第１導電層と層間絶縁膜と第２導電層とを有する回路基板であって、少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする。
【００３２】
かかる構成の回路基板は、先に記載の回路基板の製造方法により製造することができる半導体装置である。このように、基板の一面側に第１導電層と層間絶縁膜と第２導電層とが積層されている構成であっても、第２導電層の表面に開口する凹部は、物理的加工によって容易に形成することができる。したがって、第１導電層と第２導電層とを接続するためのコンタクトホールを、フォトリソグラフィー法及びエッチング法を用いることなく形成することが可能である。よって、フォトリソグラフィー工程及びエッチング工程に起因する不具合を回避できる製造性に優れた回路基板である。
【００３３】
次に、本発明の電子機器は、先に記載の半導体装置、電気光学装置、又は回路基板を備えたことを特徴とする。
この構成によれば、製造性に優れた電子機器を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態に係るアクティブマトリクス基板の概略構成図。
【図２】画素の平面図及び電気泳動表示装置の断面図。
【図３】実施形態に係る電気泳動表示装置の製造工程図。
【図４】実施形態に係る電気泳動表示装置の製造工程図。
【図５】実施形態に係る電気泳動表示装置の製造工程図。
【図６】マイクロパンチを例示する斜視図。
【図７】変形例に係る電気泳動表示装置を示す断面図。
【図８】実施形態に係る回路基板を示す図。
【図９】電子機器の一例を示す図。
【発明を実施するための形態】
【００３５】
以下、本発明の電気光学装置の一実施形態である電気泳動表示装置について、図面を参照しつつ説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
【００３６】
図１は、本実施形態に係る電気泳動表示装置１００に備えられたアクティブマトリクス基板３０の概略構成図である。図２（ａ）は、アクティブマトリクス基板３０における画素４０の一構成例を示す平面図であり、図２（ｂ）は、図２（ａ）のＡ−Ａ’線に沿う位置における電気泳動表示装置１００の断面図である。
本実施形態の電気泳動表示装置は、本発明に係る半導体装置であるアクティブマトリクス基板３０を備えたアクティブマトリクス方式の電気泳動表示装置である。
【００３７】
本実施形態の電気泳動表示装置１００は、図２（ｂ）に示すように、アクティブマトリクス基板３０（第１の基板）と、対向基板（第２の基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００３８】
図１に示すように、アクティブマトリクス基板３０は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２が配置されている。また表示部５には、走査線駆動回路６１から延びる複数の走査線３６と、データ線駆動回路６２から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。画素４０は、走査線３６及びデータ線３８と接続された選択トランジスタ４１と、選択トランジスタ４１と接続された画素電極３５（第２導電層）とを有する。
【００３９】
走査線駆動回路６１は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられた選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
データ線駆動回路６２は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
【００４０】
図２に示すように、画素４０において、平面視矩形状の画素電極３５の辺縁に沿って走査線３６とデータ線３８とが延在している。走査線３６とデータ線３８との交差部近傍に選択トランジスタ４１が形成されている。
【００４１】
選択トランジスタ４１は、有機半導体層４１ａと、データ線３８を分岐して形成されたソース電極４１ｂと、ドレイン電極４１ｃ（素子電極、第１導電層）と、走査線３６を分岐して形成されたゲート電極４１ｄと、を有する。有機半導体層４１ａは、ソース電極４１ｂとドレイン電極４１ｃにわたって形成されており、ゲート電極４１ｄは、ソース電極４１ｂとドレイン電極４１ｃとの間の領域の有機半導体層４１ａ上に形成されている。ドレイン電極４１ｃは、コンタクトホール３４ａ内に埋め込まれた接続部３５ａを介して画素電極３５と接続されている。
【００４２】
図２（ｂ）に示す断面構造を見ると、アクティブマトリクス基板３０は、基板本体３０Ａを基体として備える。
基板本体３０Ａの一方の面（図示上面）に、ソース電極４１ｂ（データ線３８）と、ドレイン電極４１ｃとが形成されている。ソース電極４１ｂとドレイン電極４１ｃとの間に、これらの電極４１ｂ、４１ｃに一部乗り上げるようにして有機半導体層４１ａが形成されている。ソース電極４１ｂとドレイン電極４１ｃと有機半導体層４１ａとを覆って、ゲート絶縁膜３３が形成されている。ゲート絶縁膜３３上の有機半導体層４１ａと対向する位置にゲート電極４１ｄ（走査線３６）が形成されている。ゲート電極４１ｄ（走査線３６）及びゲート絶縁膜３３を覆って平坦化膜３４が形成されている。
【００４３】
平坦化膜３４上には、画素電極３５が形成されている。平坦化膜３４とゲート絶縁膜３３とを貫通し、ドレイン電極４１ｃに達するコンタクトホール３４ａ（凹部）が形成されている。コンタクトホール３４ａ内には、画素電極３５の一部を基板本体３０Ａ側へ押し込んで形成された接続部３５ａが配置されている。接続部３５ａを介して画素電極３５とドレイン電極４１ｃとが接続されている。
【００４４】
一方、対向基板３１は、基板本体３１Ａを基体として備える。
基板本体３１Ａの一方の面（図示下面）には、共通電極３７が形成されている。共通電極３７上に電気泳動素子３２が形成されている。電気泳動素子３２は、アクティブマトリクス基板３０の画素電極３５及び平坦化膜３４と接着剤層３９を介して接着されている。
本実施形態の場合、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、アクティブマトリクス基板３０と接着するための接着剤層３９までを含めた電気泳動シートとして構成されている。そのため、接着剤層３９は、電気泳動素子３２のアクティブマトリクス基板３０側にのみ設けられている。
【００４５】
アクティブマトリクス基板３０の基板本体３０Ａは、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。特に本実施形態の場合、選択トランジスタ４１が有機半導体層４１ａを有する有機トランジスタであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００４６】
画素電極３５は電気泳動素子３２に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。
走査線３６及びデータ線３８は、上記した画素電極３５と同様の材料を用いて形成することができる。
【００４７】
有機半導体層４１ａを構成する有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０あるいは金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
【００４８】
ゲート絶縁膜３３及び平坦化膜３４の構成材料は、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。ゲート絶縁膜３３及び平坦化膜３４に好適な有機絶縁材料としては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル（アクリル）、ポリイミド、ポリビニルフェノール、ポリカーボネート、パラキシリレン等を挙げることができ、無機絶縁材料としては、シリコン酸化物やシリコン窒化物を挙げることができる。これらのうちの２種以上を組み合わせて用いてもよい。
【００４９】
対向基板３１の基板本体３１Ａは、ガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００５０】
マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図２（ｂ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。
【００５１】
マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００５２】
白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。
【００５３】
（製造方法）
次に、本実施形態の電気泳動表示装置１００の製造方法について、図面を参照して説明する。
図３から図５は、本実施形態の電気泳動表示装置１００の製造工程を示す断面図である。なお、図３から図５に示す断面図は、図２に示したＡ−Ａ’線に沿う位置に対応する。
【００５４】
まず、図３（ａ）に示すように、基板本体３０Ａを用意する。基板本体３０Ａの材質は特に限定されないが、本実施形態の製造方法では、プラスチック基板等の可撓性基板を用いることが好ましい。
次いで、基板本体３０Ａの一方の面（図示正面）に、ソース電極４１ｂ（データ線３８）及びドレイン電極４１ｃをパターン形成する。具体的には、ＡｌやＴｉ、Ｃｒなどの金属膜あるいはこれらの金属の積層膜を、スパッタ法やＣＶＤ法などの成膜法を用いて形成した後、フォトリソグラフィー工程及びエッチング工程によりパターニングし、図２（ａ）に示した平面形状の走査線３６、ソース電極４１ｂ、及びドレイン電極４１ｃを形成する。あるいは、液滴吐出法などの印刷法を用いて金属粒子やカーボンを含むインクを所定パターンに塗布し、これを乾燥固化させて上記の配線を形成してもよい。
【００５５】
次に、図３（ｂ）に示すように、有機半導体材料を基板本体３０Ａ上の所定位置に配置することで、有機半導体層４１ａを形成する。有機半導体材料の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、ＣＶＤ法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法、デイップコート法等が挙げられるが、これらに限定されるものではない。これらの方法の中でも、インクジェット法やディスペンス法を用いて液体材料から半導体層を塗布形成する方法が、最も簡便に膜厚をコントロールすることが可能であるという点から好ましい。なお、有機半導体材料を含む液体材料を基板本体３０Ａ上に塗布した後には、加熱処理により固体の有機半導体層とする。
【００５６】
次に、図３（ｃ）に示すように、有機半導体層４１ａ等を覆うゲート絶縁膜３３を形成する。ゲート絶縁膜３３の成膜方法としては、上述した有機半導体材料の成膜方法と同様のものを用いることができる。本実施形態の場合、ゲート絶縁膜３３は基板本体３０Ａの図示上面全体に形成されるため、スピンコート法や蒸着法を用いて形成することが成膜効率の上で好ましい。
【００５７】
次に、図３（ｄ）に示すように、ゲート絶縁膜３３上に、ゲート電極４１ｄ（走査線３６）を形成する。ゲート電極４１ｄは、先に記載のソース電極４１ｂ、ドレイン電極４１ｃの形成工程と同様の工程により形成することができる。すなわち、先に記載のゲート電極４１ｄ（走査線３６）の構成材料の導電膜をエッチングして形成する方法や、所定形状に穴のあいたメタルスルーマスクを通して導電膜を蒸着する方法、あるいは、金属粒子やカーボンを含むインクを、インクジェット法などにより選択的に塗布して形成することができる。
【００５８】
次に、図３（ｅ）に示すように、ゲート電極４１ｄ等を覆う平坦化膜３４を形成する。平坦化膜３４の成膜方法としては、上述した有機半導体材料の成膜方法と同様のものを用いることができる。本実施形態の場合、平坦化膜３４は基板本体３０Ａの図示上面全体に形成されるため、スピンコート法や蒸着法を用いて形成することが成膜効率の上で好ましい。
図３（ｃ）及び図３（ｅ）において形成されるゲート絶縁膜３３と平坦化膜３４とが、本発明に係る層間絶縁膜を構成する。
【００５９】
次に、図４（ａ）に示すように、平坦化膜３４上に画素電極３５を形成する。画素電極３５は、先に記載のソース電極４１ｂ、ドレイン電極４１ｃの形成工程と同様の工程により形成することができる。すなわち、先に記載の画素電極３５の構成材料の導電膜をエッチングして形成する方法や、所定形状に穴のあいたメタルスルーマスクを通して導電膜を蒸着する方法、あるいは、金属粒子やＩＴＯ粒子、カーボンなどを含むインクを、インクジェット法などにより選択的に塗布して形成することができる。
本実施形態の場合、画素電極３５は、ゲート絶縁膜３３と平坦化膜３４の合計厚さよりも大きい膜厚に形成される。
【００６０】
次に、図４（ｂ）に示すように、画素電極３５の表面からマイクロパンチ１５０による加工を実施する。マイクロパンチ１５０は、基体１５０ｂの先端に直径５〜１０μｍの加工針１５０ａを有する微細加工用の工具であり、本発明に係る押圧部材として好適に用いられるものである。
マイクロパンチ１５０としては、加工針１５０ａを１つのみ有するものを用いてもよいが、図６に示すように、複数の加工針１５０ａが基体１５０ｂ上にアレイ状に配列されたマイクロパンチ１５０を用いることもできる。図６に示すマイクロパンチ１５０では、アクティブマトリクス基板３０の画素４０に対応する領域１４０ごとに加工針１５０ａが設けられており、複数の画素４０のコンタクトホール３４ａを一括して形成することが可能である。
【００６１】
上記のマイクロパンチ１５０を、画素電極３５とドレイン電極４１ｃとが平面的に重なる領域に位置合わせし、加工針１５０ａを画素電極３５に押し込む。すると、図４（ｃ）に示すように、加工針１５０ａにより押圧された画素電極３５の一部（３５ａ）が、画素電極３５から分離して平坦化膜３４側へ押し込まれる。そして、マイクロパンチ１５０をさらに押し込むと、上記の押し込まれた一部（３５ａ）が平坦化膜３４とゲート絶縁膜３３とを貫通してドレイン電極４１ｃに到達する。これにより、マイクロパンチによる物理的加工によって画素電極３５、平坦化膜３４、及びゲート絶縁膜３３を貫通し、ドレイン電極４１ｃに達するコンタクトホール３４ａ（凹部）が形成される。
【００６２】
上記のコンタクトホール３４ａには、マイクロパンチ１５０により押し込まれた画素電極３５の一部からなる接続部３５ａが配置されている。本実施形態の場合、先に記載のように、画素電極３５の膜厚が、平坦化膜３４とゲート絶縁膜３３の合計膜厚よりも大きいため、押し込まれた接続部３５ａは、コンタクトホール３４ａの底部においてドレイン電極４１ｃに当接するとともに、コンタクトホール３４ａの開口端側において、画素電極３５とも当接している。すなわち、画素電極３５とドレイン電極４１ｃとは、接続部３５ａを介して接続された状態となる。
【００６３】
なお、マイクロパンチ１５０を用いた加工は、少なくとも接続部３５ａがドレイン電極４１ｃと当接する位置まで行えばよいが、図４（ｃ’）に示すように、押し込んだ接続部３５ａをドレイン電極４１ｃに貫通させてもよい。
【００６４】
マイクロパンチ１５０を押し込む際には、画素電極３５から分離された接続部３５ａは、平坦化膜３４とゲート絶縁膜３３とを部分的に破壊しつつドレイン電極４１ｃ側へ進入される。このとき、接続部３５ａの進行方向先端に、接続部３５ａにより押し潰された平坦化膜３４及びゲート絶縁膜３３の一部が存在する場合がある。そのため、接続部３５ａがドレイン電極４１ｃに到達する位置で加工を停止すると、接続部３５ａとドレイン電極４１ｃとの間に挟まった絶縁膜によって導通不良となるおそれがある。
【００６５】
そこで、図４（ｃ’）に示すように、接続部３５ａをドレイン電極４１ｃに貫通させることで、押し潰された平坦化膜３４及びゲート絶縁膜３３の一部をドレイン電極４１ｃよりも基板本体３０Ａ側に押しやることができ、接続部３５ａとドレイン電極４１ｃとが確実に接続された構造を得ることができる。
【００６６】
以上の工程により、上記実施形態のアクティブマトリクス基板３０（半導体装置）を製造することができる。
【００６７】
次に、図５（ａ）に示すように、対向基板３１を用意する。対向基板３１の一面側（図示下面側）には、ＩＴＯ等の透明導電材料からなる共通電極３７と、電気泳動素子３２と、接着剤層３９とが形成されている。そして、対向基板３１の接着剤層３９と、上記にて作製したアクティブマトリクス基板３０の画素電極３５とを対向させ、対向基板３１とアクティブマトリクス基板３０とを貼り合わせることで、図５（ｂ）に示すように、本実施形態の電気泳動表示装置１００を製造することができる。
【００６８】
以上、詳細に説明したように、本実施形態のアクティブマトリクス基板３０（半導体装置）及び電気泳動表示装置１００（電気光学装置）の製造方法によれば、画素電極３５（第２導電層）を形成した後、マイクロパンチ１５０により画素電極３５の一部を分離して接続部３５ａとし、かかる接続部３５ａをドレイン電極４１ｃ（第１導電層）側へ押し込むことで画素電極３５とドレイン電極４１ｃとが導電接続された構造を得ている。
【００６９】
したがって本発明によれば、マイクロパンチ１５０を用いた物理的加工によって画素電極３５とドレイン電極４１ｃとを接続することができ、導電接続のためのコンタクトホールをフォトリソグラフィー法及びエッチング法を用いて形成する必要が無い。よって、エッチングに用いるレジストマスクの剥離に不具合が生じたり、フォトリソグラフィー工程での露光時に有機半導体層４１ａが劣化するのを回避することができ、歩留まりよくアクティブマトリクス基板３０及び電気泳動表示装置１００を製造することができる。
【００７０】
また、レジストマスクを用いないため、ゲート絶縁膜３３や平坦化膜３４、ドレイン電極４１ｃなどがレジスト剥離液等の薬液と接触することがない。したがって本発明においては、従来使用できなかった耐薬品性の低い材料を採用することも可能であり、性能の向上やコストの低減を図る上での選択肢が多くなる。
【００７１】
（変形例）
次に、図７を参照して、本発明の変形例について説明する。
図７（ａ）〜図７（ｄ）は、本発明の変形例に係るアクティブマトリクス基板３０ａ〜３０ｄを示す図である。
本変形例は、先の実施形態に係るアクティブマトリクス基板３０について、画素電極３５とドレイン電極４１ｃとの接続構造部分の構成を変更したものである。したがって、図７において図１から図５と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
【００７２】
まず、図７（ａ）に示すアクティブマトリクス基板３０ａは、ドレイン電極４１ｃと接続された第１の接続部３５ａと、第１の接続部３５ａ上に配置され、第１の接続部３５ａ及び画素電極３５と接続された第２の接続部３５ｂとを有する。そして、これら第１及び第２の接続部３５ａ、３５ｂによりドレイン電極４１ｃと画素電極３５とが接続されている。
【００７３】
図７（ａ）に示すアクティブマトリクス基板３０ａでは、画素電極３５の膜厚がゲート絶縁膜３３と平坦化膜３４との合計膜厚よりも小さい。そのため、マイクロパンチ１５０で画素電極３５の一部を押し込んだときに、画素電極３５から分離された第１の接続部３５ａが、画素電極３５から離れてコンタクトホール３４ａの内部に入り込んでしまう。
【００７４】
また、画素電極３５の膜厚とゲート絶縁膜３３と平坦化膜３４との合計膜厚との差が小さい場合にも、第１の接続部３５ａが押し潰されたり、第１の接続部３５ａをドレイン電極４１ｃに貫通させたりすることで、上記と同様に、第１の接続部３５ａと画素電極３５との接続が失われてしまうおそれがある。
【００７５】
そこで本変形例では、第１の接続部３５ａ上に、導電材料からなる第２の接続部３５ｂを配置し、第１及び第２の接続部３５ａ、３５ｂによってドレイン電極４１ｃと画素電極３５とを接続した構成としている。
このような構成とすることで、画素電極３５とドレイン電極４１ｃとを確実に接続することができ、信頼性に優れた半導体装置及び電気光学装置とすることができる。また、画素電極３５を過度に厚く形成する必要が無くなり、製造コストを低減し、製造歩留まりを向上させる上で有利な構成となる。
【００７６】
第２の接続部３５ｂの形成方法としては、液相法、気相法のいずれを用いてもよい。液相法を用いる場合には、インクジェット法やディスペンス法などの液体材料を選択的に塗布することができる方法を用いることが好ましい。液相法に用いる液体材料としては、ＩＴＯ粒子や金属粒子を分散させた分散液や、金属錯体の溶解液を用いることができる。
一方、気相法を用いる場合にも、領域選択的に成膜することができるマスク蒸着法などを用いることが好ましい。
【００７７】
図７（ａ）では、第１の接続部３５ａが画素電極３５から離れた位置までマイクロパンチ１５０により押し込まれてしまう場合について説明したが、図７（ｂ）に示すように、画素電極３５の膜厚が十分に大きく、第１の接続部３５ａと画素電極３５とを接触させることができる場合にも、第２の接続部３５ｂを設けることは有効である。
【００７８】
図７（ｂ）に示すアクティブマトリクス基板３０ｂでは、画素電極３５の厚みが大きいため、第１の接続部３５ａをドレイン電極４１ｃに貫通させても、画素電極３５と第１の接続部３５ａとは接触した状態となる。しかしながら、第１の接続部３５ａは、画素電極３５の一部をマイクロパンチ１５０により切り離して形成され、その周壁のみで画素電極３５と接続されている。そこで、図示のように第２の接続部３５ｂをコンタクトホール３４ａ内に配置し、第２の接続部３５ｂを介して第１の接続部３５ａと画素電極３５とが接続される構造とすることで、ドレイン電極４１ｃと画素電極３５との電気的接続をより確実なものとすることができる。
【００７９】
次に、図７（ｃ）に示すアクティブマトリクス基板３０ｃは、アクティブマトリクス基板３０ｃを厚さ方向に貫通するコンタクトホール３４ａと、コンタクトホール３４ａ内に充填された接続部３５ｂとを有している。
本発明では、コンタクトホール３４ａを物理的加工により形成するため、コンタクトホールを形成する際に、マイクロパンチ１５０がアクティブマトリクス基板３０ｃを貫通してしまうこともある。また、コンタクトホール形成にレーザー加工やイオンビーム（荷電粒子ビーム）加工を用いると、比較的容易に基板を貫通してしまう。
【００８０】
そして、アクティブマトリクス基板３０ｃを貫通するコンタクトホール３４ａを形成した場合には、画素電極３５の一部からなる接続部３５ａは失われてしまうので、図７（ｃ）に示す変形例では、コンタクトホール３４ａ内に導電材料を充填して接続部３５ｂを形成し、ドレイン電極４１ｃと画素電極３５とを接続している。
【００８１】
このような構成とした場合にも、フォトリソグラフィー工程及びエッチング工程を用いることなくコンタクトホール３４ａを形成することができ、コンタクトホール３４ａ内に設けられた接続部３５ｂによりドレイン電極４１ｃと画素電極３５とを確実に接続することができる。なお、図７（ｃ）に示す接続部３５ｂについても、先に記載の液相法、気相法のいずれを用いても形成することができる。
【００８２】
次に、図７（ｄ）は、コンタクトホール３４ａがアクティブマトリクス基板３０ｄを貫通していない場合において、接続部３５ｂのみによりドレイン電極４１ｃと画素電極３５とを接続した構成である。
コンタクトホール形成にレーザー加工やイオンビーム加工を用いる場合、レーザーやイオンビームが照射された部位は溶融、蒸発し、凹部のみが形成される。この場合にも、液相法又は気相法を用いて、コンタクトホール３４ａ内に接続部３５ｂを形成することで、ドレイン電極４１ｃと画素電極３５とを接続することができる。
【００８３】
（回路基板）
次に、図８は、本発明に係る回路基板の実施の形態を示す図である。図８（ａ）は、実施形態に係るフレキシブル回路基板を示す平面図であり、図８（ｂ）は、図８（ａ）のＢ−Ｂ’線に沿う位置におけるフレキシブル回路基板の断面図である。図８（ｃ）は、プリント回路基板を示す断面図である。
【００８４】
まず、図８（ａ）及び図８（ｂ）に示すフレキシブル回路基板２００は、樹脂フィルム等からなる可撓性基板２１０と、可撓性基板２１０の一方の面に形成された配線状の第１導電層２０１と、可撓性基板の他方の面に形成された配線状の第２導電層２０２とを有する。各々の第１導電層２０１は、対応する第２導電層２０２と、可撓性基板２１０を貫通して形成されたビア２１０ａ（凹部、コンタクトホール）の内部に配置された接続部２０２ａを介して接続されている。
【００８５】
すなわち、フレキシブル回路基板２００は、両面に導電層が形成された両面基板であり、一方の面に形成された第１導電層２０１と他方の面に形成された第２導電層２０２との接続構造に、先の実施形態のアクティブマトリクス基板３０と同様の構造を備えたものである。
【００８６】
接続部２０２ａは、可撓性基板２１０に第１導電層２０１と第２導電層２０２とを形成した後、第２導電層２０２の表面からマイクロパンチ１５０（図４，６参照）を押圧することで形成される。すなわち、第２導電層２０２の一部からなる接続部２０２ａを押し込んで可撓性基板２１０を貫通させることでビア２１０ａを形成し、ビア２１０ａの内部に配置された接続部２０２ａによって第１導電層２０１と第２導電層２０２とを接続している。
【００８７】
上記構成のフレキシブル回路基板２００によれば、両面に形成された第１導電層２０１と第２導電層２０２との接続に、フォトリソグラフィー工程やエッチング工程を用いる必要がないため、これらの工程に起因する不具合が生じるのを回避することができる。また、これらの工程を用いないため、安価に製造することができる。
【００８８】
なお、フレキシブル回路基板２００においても、接続部２０２ａの一部を第１導電層２０１に埋入させてもよく、接続部２０２ａを第１導電層２０１に貫通させた構成としてもよい。また、接続部２０２ａ上に導電材料を配置して第２の接続部を形成し、導電性を補強する構成としてもよい。さらに、第２導電層２０２の一部からなる接続部２０２ａに代えて、導電材料からなる接続部をビア２１０ａ内に配置した構成としてもよい。さらにまた、ビア２１０ａの形成方法として、レーザー加工やイオンビーム加工を用いてもよい。
【００８９】
次に、図８（ｃ）に示すプリント回路基板３００は、ガラスエポキシ樹脂等からなるプリント基板３１０と、プリント基板３１０上に形成された第１導電層３０１と、第１導電層３０１を覆って形成された層間絶縁膜３０３と、層間絶縁膜３０３上に形成された第２導電層３０２とを備えている。第１導電層３０１と第２導電層３０２とは、第２導電層３０２と層間絶縁膜３０３とを貫通して形成されたコンタクトホール３０３ａ内に配置された接続部３０２ａを介して接続されている。
本例のプリント回路基板３００も、第１導電層３０１と第２導電層３０２との接続構造に、先の実施形態のアクティブマトリクス基板３０と同様の構造を備えたものである。
【００９０】
接続部３０３ａは、プリント基板３１０上に、第１導電層３０１と層間絶縁膜３０３と第２導電層３０２とを積層した後、第２導電層３０２の表面からマイクロパンチ１５０（図４，６参照）を押圧することで形成される。すなわち、第２導電層３０２の一部からなる接続部３０２ａを押し込んで層間絶縁膜３０３を貫通させることでコンタクトホール３０３ａを形成し、コンタクトホール３０３ａの内部に配置された接続部３０２ａによって第１導電層３０１と第２導電層３０２とを接続している。
【００９１】
上記構成のプリント回路基板３００によれば、層間絶縁膜３０３を介して積層された第１導電層３０１と第２導電層３０２との接続に、フォトリソグラフィー工程やエッチング工程を用いる必要がないため、これらの工程に起因する不具合が生じるのを回避することができる。また、これらの工程を用いないため、安価に製造することができる。
【００９２】
なお、プリント回路基板３００においても、接続部３０２ａの一部を第１導電層３０１に埋入させてもよく、接続部３０２ａを第１導電層３０１に貫通させた構成としてもよい。また、接続部３０２ａ上に導電材料を配置して第２の接続部を形成し、導電性を補強する構成としてもよい。さらに、第２導電層３０２の一部からなる接続部３０２ａに代えて、導電材料からなる接続部をコンタクトホール３０３ａ内に配置した構成としてもよい。さらにまた、コンタクトホール３０３ａの形成方法として、レーザー加工やイオンビーム加工を用いてもよい。
【００９３】
（電子機器）
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図９（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００９４】
図９（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００９５】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、製造性に優れ、安価に提供可能な表示部を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００９６】
３０，３０ａ，３０ｂ，３０ｃ，３０ｄ アクティブマトリクス基板（半導体装置）、１００ 電気泳動表示装置（電気光学装置）、２００ フレキシブル回路基板（回路基板）、３００ プリント回路基板（回路基板）、３２ 電気泳動素子、３４ａ コンタクトホール（凹部）、３５ 画素電極（第２導電層）、３５ａ，３５ｂ 接続部、４０ 画素、４１ｃ ドレイン電極（素子電極、第１導電層）、１５０ マイクロパンチ（押圧部材）
【特許請求の範囲】
【請求項１】
基板上に半導体層を有する半導体装置の製造方法であって、
前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記コンタクトホール形成工程において、
前記第２導電層の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させ、前記第２導電層の押圧された部位を少なくとも前記第１導電層に到達させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２導電層の押圧された部位を、前記第１導電層に貫通させることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記コンタクトホール形成工程において、光線又は荷電粒子線を用いた加工により前記凹部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記コンタクトホール形成工程の後に、前記凹部内に導電材料を配置する接続部形成工程を有することを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記コンタクトホール形成工程において、前記第１及び第２導電層並びに前記層間絶縁膜と、前記基板とを貫通する貫通孔を形成し、前記接続部形成工程において、前記貫通孔内に前記導電材料を配置することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、
前記画素電極の表面から物理的加工を施すことで、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項８】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、
前記画素電極の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させて凹部を形成し、前記画素電極の押圧された部位を少なくとも前記素子電極に到達させる工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項９】
前記凹部内に導電材料を配置する工程を有することを特徴とする請求項７又は８に記載の電気光学装置の製造方法。
【請求項１０】
基板の一方の面に第１導電層を形成し、他方の面に第２導電層を形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記基板とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする回路基板の製造方法。
【請求項１１】
基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする回路基板の製造方法。
【請求項１２】
基板上に、半導体層と、順に積層された第１導電層と層間絶縁膜と第２導電層と、を有する半導体装置であって、
少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする半導体装置。
【請求項１３】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、
少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部と、前記凹部内に配置されるとともに前記素子電極及び前記画素電極と接続された接続部と、を有することを特徴とする電気光学装置。
【請求項１４】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、
前記画素電極の一部が、前記基板側に押し込まれて前記層間絶縁膜を貫通し、前記素子電極と当接していることを特徴とする電気光学装置。
【請求項１５】
押し込まれた前記画素電極の一部の部位により、前記画素電極と前記素子電極とが接続されていることを特徴とする請求項１４に記載の電気光学装置。
【請求項１６】
基板の一方の面に形成された第１導電層と、他方の面に形成された第２導電層とを有する回路基板であって、
少なくとも前記第２導電層と前記基板とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする回路基板。
【請求項１７】
基板上に順に積層された第１導電層と層間絶縁膜と第２導電層とを有する回路基板であって、
少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする回路基板。
【請求項１８】
請求項１２に記載の半導体装置、請求項１３から１５のいずれか１項に記載の電気光学装置、又は請求項１６又は１７に記載の回路基板、を備えたことを特徴とする電子機器。
【請求項１】
基板上に半導体層を有する半導体装置の製造方法であって、
前記基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記コンタクトホール形成工程において、
前記第２導電層の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させ、前記第２導電層の押圧された部位を少なくとも前記第１導電層に到達させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２導電層の押圧された部位を、前記第１導電層に貫通させることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記コンタクトホール形成工程において、光線又は荷電粒子線を用いた加工により前記凹部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記コンタクトホール形成工程の後に、前記凹部内に導電材料を配置する接続部形成工程を有することを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記コンタクトホール形成工程において、前記第１及び第２導電層並びに前記層間絶縁膜と、前記基板とを貫通する貫通孔を形成し、前記接続部形成工程において、前記貫通孔内に前記導電材料を配置することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、
前記画素電極の表面から物理的加工を施すことで、少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項８】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜とを形成し、前記層間絶縁膜上に画素電極を形成する工程と、
前記画素電極の表面に押圧部材を押し込むことで前記層間絶縁膜を貫通させて凹部を形成し、前記画素電極の押圧された部位を少なくとも前記素子電極に到達させる工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項９】
前記凹部内に導電材料を配置する工程を有することを特徴とする請求項７又は８に記載の電気光学装置の製造方法。
【請求項１０】
基板の一方の面に第１導電層を形成し、他方の面に第２導電層を形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記基板とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする回路基板の製造方法。
【請求項１１】
基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層形成工程と、
前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、
を有することを特徴とする回路基板の製造方法。
【請求項１２】
基板上に、半導体層と、順に積層された第１導電層と層間絶縁膜と第２導電層と、を有する半導体装置であって、
少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする半導体装置。
【請求項１３】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、
少なくとも前記画素電極と前記層間絶縁膜とを貫通し、前記素子電極に達する凹部と、前記凹部内に配置されるとともに前記素子電極及び前記画素電極と接続された接続部と、を有することを特徴とする電気光学装置。
【請求項１４】
基板上に、有機トランジスタと、前記有機トランジスタの少なくとも一部の素子電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有する電気光学装置であって、
前記画素電極の一部が、前記基板側に押し込まれて前記層間絶縁膜を貫通し、前記素子電極と当接していることを特徴とする電気光学装置。
【請求項１５】
押し込まれた前記画素電極の一部の部位により、前記画素電極と前記素子電極とが接続されていることを特徴とする請求項１４に記載の電気光学装置。
【請求項１６】
基板の一方の面に形成された第１導電層と、他方の面に形成された第２導電層とを有する回路基板であって、
少なくとも前記第２導電層と前記基板とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする回路基板。
【請求項１７】
基板上に順に積層された第１導電層と層間絶縁膜と第２導電層とを有する回路基板であって、
少なくとも前記第２導電層と前記層間絶縁膜とを貫通し、前記第１導電層に達する凹部と、前記凹部内に配置されるとともに前記第１導電層及び前記第２導電層と接続された接続部と、を有することを特徴とする回路基板。
【請求項１８】
請求項１２に記載の半導体装置、請求項１３から１５のいずれか１項に記載の電気光学装置、又は請求項１６又は１７に記載の回路基板、を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２２５７６６（Ｐ２０１０−２２５７６６Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７０１８９（Ｐ２００９−７０１８９）
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２３日（２００９．３．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]