説明

半導体装置の製造方法

【目的】従来よりも比抵抗の低いW膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程(S104)と、前記絶縁膜に開口部を形成する工程(S106)と、前記開口部の少なくとも底面に、ルテニウム(Ru)膜を形成する工程(S112)と、前記Ru膜が形成された前記開口部内に、水素(H)還元による化学気相成長(CVD)法によりタングステン(W)膜を埋め込む工程(S114)と、を備えたことを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。例えば、タングステン(W)をプラグ材料とするプラグの形成方法に関する。
【背景技術】
【0002】
LSIの微細化に伴い、半導体基板と配線を繋ぐコンタクト部の抵抗上昇が問題となっている。従来から金属コンタクトにはタングステン(W)プラグが用いられている。Wは化学気相成長(CVD)法により、例えば、6フッ化タングステン(WF)を水素(H)で還元することでコンタクトホールに充填され、化学機械研磨(CMP)法により余剰のW膜を除去することでWプラグが形成される。しかし、WFを原料ガスとし、Hを還元ガスとして用いるW−CVDは、サリサイドの凝集温度などで制限されるプロセス上限温度以下(450℃以下)の低温では、WFが絶縁膜上で分解せず、W膜の形成が困難となる。そのため、ライナー材料としてチタン(Ti)と窒化チタン(TiN)による積層膜などをコンタクトホール内に形成する場合が多い。
【0003】
ここで、ライナー膜として用いられるTi/TiN膜は導電膜であるが、表面には自然酸化膜が存在するため電子を受け取りにくく、かかる場合でも還元反応での分解が困難である。そのため、従来の表面が酸化されたTi/TiNライナー膜上では、シラン(SiH)還元により、表面にSiHx層を吸着形成した後、そのSiHx層から供給される電子によってWF分解を起こすことでWの初期膜を形成している。しかし、このSiH還元によるWの初期膜にはSiが不純物として多く含まれ、200μΩcmを越える比抵抗の高い膜となってしまう。そこで、一般的には基板表面にSiH還元のW初期膜を形成した後に、H還元のW膜を形成して抵抗を低減している(例えば、特許文献1参照)。
【0004】
また、SiHを用いず、Bを還元ガスとして初期のW膜を形成することも行なわれるが、Wの初期膜に今度はボロン(B)が不純物として混入してしまい、その結果、160μΩcm程度までしか比抵抗を低くできない。
【0005】
以上のように、SiH還元であってもB還元であっても、いずれにせよW膜内に不純物が混入され、比抵抗がH還元のW膜で得られる15μΩcmよりも大幅に高くなってしまう。昨今のLSIの微細化に伴い、比抵抗の高いW初期膜がコンタクトホール中を占める割合は増加しているため、コンタクト抵抗を低くできないといった問題が発生している。さらに、ライナーとして形成されるTiN膜も比抵抗が高く、TiN膜の存在もコンタクト抵抗を低くできない一因となっている。
【0006】
比抵抗の高いW初期膜の問題は、上述したコンタクトプラグに限らず、Wを用いた配線やヴィアプラグについても同様の問題となる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特表2001−524261号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、従来よりも比抵抗の低いW膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部の少なくとも底面に、ルテニウム(Ru)膜を形成する工程と、前記Ru膜が形成された前記開口部内に、水素(H)還元による化学気相成長(CVD)法によりタングステン(W)膜を埋め込む工程と、を備えたことを特徴とする。
【発明の効果】
【0010】
本発明によれば、従来よりも比抵抗の低いW膜のプラグ或いは配線が得られる。
【図面の簡単な説明】
【0011】
【図1】図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
【図2】図1のフローチャートに対応して実施される工程を表す工程断面図である。
【図3】図1のフローチャートに対応して実施される工程を表す工程断面図である。
【図4】実施の形態1における温度の異なる2段ステップのフローを示す図である。
【図5】図1のフローチャートに対応して実施される工程を表す工程断面図である。
【図6】実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
【図7】実施の形態2におけるWFガスとHガスの供給フローの一例を示す図である。
【図8】実施の形態3における半導体装置の製造方法の要部を表すフローチャートである。
【図9】実施の形態3における真空連続装置の一例を示す概念図である。
【図10】図8のフローチャートに対応して実施される工程を表す工程断面図である。
【発明を実施するための形態】
【0012】
以下、各実施の形態では、コンタクトプラグを形成する場合について説明するが、コンタクトプラグに限らず、配線やヴィアプラグを形成する場合も同様である。
【0013】
実施の形態1.
以下、図面を用いて、実施の形態1について説明する。
【0014】
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。図1において、本実施の形態における半導体装置の製造方法は、エッチングストッパ膜形成工程(S102)と、層間絶縁膜形成工程(S104)と、開口部形成工程(S106)と、チタン(Ti)膜形成工程(S108)と、ルテニウム(Ru)膜形成工程(S112)と、タングステン(W)膜形成工程(S114)と、研磨工程(S120)という一連の工程を実施する。また、W膜形成工程(S114)の内部工程として、低温ステップ(S116)と高温ステップ(S118)という一連の工程を実施する。尚、エッチングストッパ膜形成工程(S102)は無くても良い。一連の実施例中では、エッチングストッパ膜形成工程(S102)があるケースについて述べるが、これに限るものではない。
【0015】
図2は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図2では、図1のエッチングストッパ膜形成工程(S102)からTi膜形成工程(S108)までを示している。それ以降の工程は後述する。
【0016】
図2(a)において、エッチングストッパ膜形成工程(S102)として、基板拡散層やゲート電極といったデバイス部分が形成された半導体基板200の表面にCVD(化学気相成長)法によって、例えば、膜厚50nmのエッチングストッパ膜212を形成する。エッチングストッパ膜212の材料として、窒化シリコン(SiN)、炭窒化シリコン(SiCN)、或いは酸窒化シリコン(SiON)等を用いると好適である。また、基板200として、例えば、直径300ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。
【0017】
図2(b)において、層間絶縁膜形成工程(S104)として、エッチングストッパ膜212上に層間絶縁膜220を例えば150nmの厚さで形成する。層間絶縁膜220として、酸化シリコン(SiO)膜やlow−k膜を用いると好適である。特に、層間絶縁膜220に多孔質の低誘電率絶縁材料からなるlow−k膜を用いると、比誘電率kが3.5よりも低い層間絶縁膜を得ることができる。例えば、一例として、比誘電率が2.5未満の低誘電率絶縁材料となるポリメチルシロキサンを成分とした膜を用いてlow−k膜を形成する。low−k膜の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるlow−k膜の材料では、比誘電率が2.5未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectric coating)法を用いることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。low−k材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。或いは、low−k膜をCVD法により形成しても構わない。層間絶縁膜220として、SiO膜を形成する場合にはCVD法により形成すると好適である。
【0018】
また、層間絶縁膜220として、low−k膜を形成する場合には、図示しないキャップ絶縁膜を形成して、2層構造とすると好適である。例えば、CVD法によりキャップ絶縁膜を形成すればよい。キャップ絶縁膜を形成することで、機械的強度の弱いlow−k膜を保護することができる。キャップ絶縁膜の材料として、炭酸化シリコン(SiOC)、TEOS(テトラエトキシシラン)、SiC、炭水化シリコン(SiCH)、炭窒化シリコン(SiCN)、SiOCHからなる群から選択される少なくとも一種の比誘電率2.5以上の絶縁材料を用いて形成すると好適である。形成方法として、CVD法以外の方法を用いても構わない。
【0019】
図2(c)において、開口部形成工程(S106)として、リソグラフィー工程とドライエッチング工程でコンタクトホールとなる開口部150を層間絶縁膜220内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経て層間絶縁膜220の上にレジスト膜が形成された基板200に対し、露出した層間絶縁膜220を、エッチングストッパ膜212をストッパとして異方性エッチング法により除去して開口部150を形成すればよい。そして、その後、露出したエッチングストッパ膜212を除去すればよい。異方性エッチング法を用いることで、基板200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。
【0020】
図2(d)において、Ti膜形成工程(S108)として、開口部形成工程により形成された開口部150及び層間絶縁膜220表面にTi膜230を形成する。例えば、20nmの膜厚で形成する。Ti膜230は、例えば、プラズマCVD法を用いて形成される。四塩化チタン(TiCl)、水素(H)、及びアルゴン(Ar)の混合ガスを流し、所定のチャンバ内圧力と基板温度を設定し、基板の対極電極にプラズマを発生させる。このようにして、TiClをHで還元処理することによりTi膜230を形成することができる。形成方法は、CVD法に限らず、物理気相成長(physical vapor deposition:PVD)法の1つであるスパッタ法や、原子層気相成長(atomic layer deposition:ALD、あるいは、atomic layer chemical vapor deposition:ALCVD)法などを用いても構わない。開口部150の底部に形成されたTi膜230は開口部150底部に形成された基板200の酸化膜をTiで還元、除去し、チタンシリサイド(TiSi)膜を形成する。これによりオーミックコンタクトを確保することができる。よって、Ti膜230は、開口部150の側壁及び底面に形成される場合に限るものではなく、少なくとも開口部150の底面に形成されていればよい。
【0021】
実施の形態1では、基板とのコンタクト抵抗を低下させるため、還元力の高いTiを形成する場合を例にとって説明したが、Tiに限らず還元性の高い材料であればよい。例えば、ハフニウム(Hf)を用いることもできる。
【0022】
また、Tiなどの膜が開口部150の側壁に厚く形成されると、コンタクトプラグの抵抗が上昇するため、指向性の高いPVDやPECVDなどでコンタクト底には厚く形成されるが、ホール側壁にはTi膜が厚く形成されない成膜方法を選択するとより好ましい。
【0023】
図3は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図3では、図1のRu膜形成工程(S112)からW膜形成工程(S114)までを示している。それ以降の工程は後述する。
【0024】
図3(a)において、Ru膜形成工程(S112)として、Ti膜230が形成された開口部150内及び基板200表面にRu膜240を形成する。例えば、1〜5nmの膜厚で形成する。より好ましくは2〜3nmの膜厚で形成する。Ru膜240は、例えば、CVD法を用いて形成される。Ru膜240は、Ti膜230上に直接形成される。
【0025】
TiNと違いRuは酸化しても導電性を保つ。さらに、Ruは、大気開放時に表面酸化層が形成されても、HによるWFの還元反応が進行する。したがって、Ruを用いることにより、後述するように、SiHやBなどの不純物を残す還元性ガスを用いなくても、直接H還元のW膜を形成できる。RuはTiNに比べて表面自由エネルギーが大きく、W膜を形成する成長核を発生しやすい性質がある。このことは、CVD法による膜成長がしやすいことも意味している。成長核を発生しやすい性質からWが島状形成されず、均一膜として形成できる。よって、比抵抗の高いSiやBを含むW膜を形成せずに、比抵抗の低いH還元のW膜を最初から形成できる。そのため、コンタクト抵抗を大幅に低くすることができる。
以上のようにRu膜240上には直接H還元のW膜が成長するので、開口部150内の側壁及び底面にRu膜240が形成される場合に限らず、少なくとも底面にRu膜240が形成されていればよい。底面にRu膜240が形成されていれば底面から上方に向かって開口部150を埋め込むことができる。さらに、Ruは比抵抗が20〜40μΩcmであり、TiNの比抵抗よりも大幅に低い。そのため、TiN膜を形成する場合に比べてコンタクト抵抗をさらに低くすることができる。以上のようにRu膜240は、TiN膜を介さずにTi膜230上に直接形成されることでコンタクト抵抗を低くすることができる。
【0026】
ここで、酸化Ru層(RuO層)もTiNに比べて表面自由エネルギーが大きくW成長核は発生するが、純Ruより比抵抗が高くなるため、WF分解に必要な電子供給が困難になる場合があり得る。従って、大気開放によって純Ru上に形成される薄い自然酸化膜程度であれば問題ないが、厚いRu酸化層はWFを分解しにくくなる恐れがある。特にRu酸化物の標準生成エネルギーの絶対値はSiより小さく、Tiなどの金属ライナー膜を形成することなくコンタクト底に露出するSi、あるいは金属シリサイドと接触させた場合、後続工程の熱処理によってRu酸化物が還元され、Siあるいは金属シリサイド上に非常に比抵抗の高いSiOを生じさせてしまい、コンタクト抵抗が高くなるという問題が生じる。
【0027】
一方、ウェット洗浄やドライ洗浄などでコンタクト底をクリーニングしても、Siあるいは金属シリサイド上に僅かにSiOが残存してしまう。そのため実施の形態1では、かかるSiOを還元するためにSiよりも標準生成エネルギーの絶対値の大きいTiなどの金属ライナー膜を形成している。しかし、Ru酸化層とライナー膜が接すると非常に比抵抗の高いTiOなどの酸化物を生じてしまい、やはりコンタクト抵抗が高くなる問題がある。
【0028】
以上のように、Ru酸化物は、直接コンタクト底やライナー膜と接しない構造とすることが必要である。実施の形態1では、Ru酸化物ではなくRu自体を用いることで、仮にRu膜240表面にRuOの自然酸化膜が生成されたとしても直接コンタクト底やTi膜230と接しない構造とすることができる。
【0029】
次に、W膜形成工程(S114)として、Ru膜240が形成された開口部150内及び基板200表面にW膜を形成し、開口部150にW膜を埋め込む。実施の形態1では、低温から高温へと切り替える温度の異なる2段ステップでW膜を形成する。
【0030】
図4は、実施の形態1における温度の異なる2段ステップのフローを示す図である。図4において、まず、低温のT1で初期W膜を形成した後、高温のT2で残りのW膜を高速で形成する。
【0031】
図3(b)において、W膜形成工程(S114)の低温ステップ(S116)として、250〜350℃の温度T1(第1の温度)で、Ru膜240が形成された開口部150内及び基板200表面に初期W膜250(W膜の一部)を形成する。初期W膜250は、SiHやBなどの不純物を残す還元性ガスを用いずに、CVD法によりWFを直接Hで還元することで形成される。すなわち、WFガスとHガスを供給し、250〜350℃の温度で初期W膜250を成膜する。上述したように、Ru膜240が存在することで、WFが基板上のRu膜240から電子を受け取って還元反応が進み、WF+3H→W+6HFの反応がRu膜240表面で起こる。初期W膜250は、開口部150内のRu膜240表面全面を覆う程度まで形成すればよい。250〜350℃の温度にすることで、成膜初期に分解したフッ素(F)によりRuが腐食されることを防止或いは抑制できる。また、Ru膜240が開口部150の側壁全体に亘って形成されておらず、Ti膜230が開口部150内で露出している部分が存在する場合には、開口部150内のTi膜230及びRu膜240の表面全面を覆う程度まで初期W膜250を形成すればよい。
【0032】
図3(c)において、W膜形成工程(S114)の高温ステップ(S118)として、初期W膜250の形成に引き続き、温度を上げて例えば400℃程度の温度T2(第2の温度)で、初期W膜250が形成された開口部150内及び基板200表面にW膜260(W膜の残部)を形成する。これにより、W膜260で開口部150全体を埋め込む。初期W膜250の形成時よりも高温にすることで成膜速度を高速化することができる。尚、半導体基板200におけるデバイス部分の特性劣化を抑制する観点からW膜260は400〜500℃の温度で形成することが望ましい。
【0033】
以上のように、低温から高温へと切り替える温度の異なる2段ステップでW膜260を形成することで、Fによる腐食を抑制しながらより短時間にW膜260を形成できる。実施の形態1によれば、従来のTi/TiN膜上にSiHやBなどの不純物を残す還元性ガスを用いてW初期膜を形成後にH還元で残りのW膜を形成する場合よりもスループットを向上させることができる。
【0034】
図5は、図1のフローチャートに対応して実施される工程を表す工程断面図である。図5では、図1の研磨工程(S120)を示している。
【0035】
図5において、研磨工程(S120)として、基板200の開口部150からはみ出た、初期W膜250を含む余分なW膜260と余分なRu膜240と余分なTi膜230をCMP法により研磨して、平坦化する。これにより、図5に示したWのコンタクトプラグを形成することができる。
【0036】
以上のように、Ru膜240上にW膜を形成することで、従来よりも比抵抗の低いW膜のプラグが得られる。
【0037】
実施の形態2.
実施の形態2では、W膜を形成する際に、W膜を形成する際に使用されるガスを用いて、Ru膜の表面のRuO膜を除去する処理を行う場合について説明する。
【0038】
図6は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。図6において、実施の形態2における半導体装置の製造方法は、W膜形成工程(S114)の内部工程として、低温ステップ(S116)の前に酸化膜除去工程(S115)を追加した点以外は図1と同様である。よって、エッチングストッパ膜形成工程(S102)からRu膜形成工程(S112)までの各工程の内容は実施の形態1と同様である。
【0039】
図3(a)で示した状態から、酸化膜除去工程(S115)として、Ru膜240表面上に形成された自然酸化膜等のRuOを除去する。具体的には、W膜をCVD法で形成する際の還元ガスとなるHを用いる。
【0040】
図7は、実施の形態2におけるWFガスとHガスの供給フローの一例を示す図である。図7において、まず、酸化膜除去工程(S115)として、Hガスを供給して、Ru膜240表面上に形成された自然酸化膜等のRuOを還元して除去する。温度は、200℃以上が好適である。例えば、後続する低温ステップ(S116)の設定温度である250〜350℃で構わない。その後に、引き続き低温ステップ(S116)及び高温ステップ(S118)として、Hガスに加えてWFガスを供給することで、W膜260を形成する。W膜260を形成する際、低温から高温へと切り替える温度の異なる2段ステップでW膜260を形成する点は実施の形態1と同様である。また、以降の工程の内容は実施の形態1と同様である。
【0041】
実施の形態2によれば、Ru膜240表面上に形成されたRuOが除去されるので、さらに、Ru膜240の比抵抗を下げることができる。よって、実施の形態1よりもさらにコンタクト抵抗を下げることができる。
【0042】
実施の形態3.
実施の形態1では、Ti膜230とRu膜240の積層膜を用いる場合について説明したが、実施の形態3では、Ti膜230を用いずに直接Ru膜240をSi基板200上に形成する場合について説明する。
【0043】
図8は、実施の形態3における半導体装置の製造方法の要部を表すフローチャートである。図8において、実施の形態3における半導体装置の製造方法は、Ti膜形成工程(S108)の代わりに酸化膜除去工程(S110)を追加した点以外は図1と同様である。よって、エッチングストッパ膜形成工程(S102)から開口部形成工程(S106)までの各工程の内容は実施の形態1と同様である。
【0044】
Ru膜を形成する前の開口部150内、特に開口部150底部の基板200には酸化膜が形成されている。そのため、上述した実施の形態1では、開口部150底部に形成された基板200の酸化膜をTiで還元、除去してオーミックコンタクトを確保していた。しかしながら、例えば、真空連続でコンタクト底の清浄化処理を行って基板200上の酸化膜を除去した状態でRu膜240が形成できれば、Ti膜230を省略することができる。
【0045】
そこで、図2(c)で示した状態から、酸化膜除去工程(S110)として、Ru膜を形成する前に、真空雰囲気で基板200上の酸化膜(SiO)を除去する。例えば、逆スパッタ法にてSiOを除去する。或いは、ケミカルドライ処理として、Fガスを供給して、SiOを除去しても好適である。
【0046】
図9は、実施の形態3における真空連続装置の一例を示す概念図である。図9において、ロードロック(L/L)チャンバ302に配置された基板300は、真空ポンプ310で真空引きされたトランスファーチャンバ304内に搬送され、まず、チャンバ306(C1)内に配置される。そして、酸化膜除去工程(S110)として、真空雰囲気に維持されたチャンバ306内で基板200上の酸化膜(SiO)を除去する。そして、大気開放されずに連続した真空雰囲気に維持されたチャンバ308(C2)内にトランスファーチャンバ304を介して搬送され、配置される。そして、Ru膜形成工程(S112)として、基板200上の酸化膜を除去した後に大気開放されずに連続した真空雰囲気でRu膜240が形成される。
【0047】
図10は、図8のフローチャートに対応して実施される工程を表す工程断面図である。図10では、図8のRu膜形成工程(S112)と研磨工程(S120)後の状態とを示している。
【0048】
図10(a)に示すように、Ru膜形成工程(S112)後は、Ti膜230を介さずにRu膜240が少なくとも開口部150底面の基板200上に形成される。以降の各工程は、実施の形態1と同様であり、研磨工程(S120)後は、図10(b)に示されるように平坦化されてコンタクトプラグが完成する。
【0049】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、Wの配線やヴィアプラグを形成する場合には、実施の形態3に示したように、Ti膜230を形成せずに、Ru膜240を開口部150に形成後、W膜260(初期W膜250を含む)を形成すればよい。これにより、TiN膜をW膜の側面及び底面に形成する場合よりも比抵抗を低くすることができる。
【0050】
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【0051】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【0052】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【0053】
200 基板、220 層間絶縁膜、230 Ti膜、240 Ru膜、250 初期W膜、260 W膜

【特許請求の範囲】
【請求項1】
基体上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部の少なくとも底面に、ルテニウム(Ru)膜を形成する工程と、
前記Ru膜が形成された前記開口部内に、水素(H)還元による化学気相成長(CVD)法によりタングステン(W)膜を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項2】
前記Ru膜を形成する前に、前記開口部底部には酸化膜が形成されており、真空雰囲気で前記酸化膜を除去する工程をさらに備え、
前記Ru膜は、前記酸化膜を除去した後に大気開放されずに連続した真空雰囲気で形成されることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記Ru膜を形成する前に、前記開口部内にチタン(Ti)膜を形成する工程をさらに備え、
前記Ru膜は、前記Ti膜上に直接形成されることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
前記W膜を埋め込む際に、
第1の温度で前記W膜の一部を形成し、
前記W膜の一部を形成した後に、前記第1の温度よりも高温の第2の温度で前記W膜の残部を形成することを特徴とする請求項1〜3いずれか記載の半導体装置の製造方法。
【請求項5】
前記W膜を埋め込む際に、Hガスを供給した後に、6フッ化タングステン(WF)ガスを供給することを特徴とする請求項1〜4いずれか記載の半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate


【公開番号】特開2010−199349(P2010−199349A)
【公開日】平成22年9月9日(2010.9.9)
【国際特許分類】
【出願番号】特願2009−43381(P2009−43381)
【出願日】平成21年2月26日(2009.2.26)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】