Fターム[5F033KK00]の内容
半導体集積回路装置の内部配線 (234,551) | 層間接続の下層配線層の材料 (17,020)
Fターム[5F033KK00]の下位に属するFターム
半導体基板 (2,232)
半導体(基板を除く) (1,188)
金属及びその合金(シリサイドを除く) (9,842)
シリサイド (1,324)
化合物 (2,201)
透光性導電膜材料 (79)
超伝導材料 (11)
Fターム[5F033KK00]に分類される特許
141 - 143 / 143
配線構造の形成方法及び半導体装置
下層配線(101)と不図示の上層配線とを接続するためのビア孔(102)を絶縁膜(103)にエッチングストッパー膜(104)及びハードマスク(105)を用いて形成した後、本発明の1ステップの低パワー・バイアス・スパッタ法によりビア孔(102)の内壁を覆うように絶縁膜(103)上にTaからなる下地膜(106)を形成する。ここで、ビア孔(102)の内壁面から絶縁膜(103)上にわたって薄く均一な膜厚の下地膜(106)が得られる。このように、比較的簡素な工程により、配線形成上の不都合を生ぜしめることなく、開口の内壁面、即ち側壁面から底面にかけて薄く均一に下地膜を成膜することを可能とし、信頼性の高い極微細な配線構造を実現する。
(もっと読む)
多孔状基板上にパターン電極をコンタクトさせる方法とその素子
パターン電極素子をコンタクトさせる方法は、多孔状基板を作成するステップと、導電性材料をデポジットして多孔状基板の前面に少なくとも一つの電極を形成するステップと、該基板の背面に少なくとも一つの導電性背面コンタクトトレースをデポジットするステップと、を含む。導電性材料の一部分は基板に浸透する。素子は基板の前面に電極を含んで形成され、該電極は該基板を通して該背面コンタクトトレースまで該導電性材料を含む導電チャネルで電気的に結合される。
(もっと読む)
ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
厚さが溶剤により容易に制御できる間隙充填底部反射防止膜を用いたビア・ファースト・デュアルダマシン相互接続構造体を形成する方法である。基板に塗布後、底部反射防止膜は低温焼成により部分硬化される。次に皮膜したウェハ上に溶剤を施し、膜と一定時間接触させて置く。底部反射防止膜の焼成温度と溶剤との接触時間により制御できる速さで溶剤が底部反射防止膜を除去しつつも、薄い底部反射防止膜を作り誘電体積層上に最適の光吸収特性は維持される。本方法の別の実施例では底部反射防止膜を充分除去し、ビアを単に部分充填し、続く処理工程でビア底部が保護されるようにしてもよい。溶剤はウェハから除去され、底部反射防止膜は高温焼成処理により完全に硬化される。次にウェハはフォトレジストにより被覆されトレンチパターンが露出する。使用される底部反射防止膜材によりトレンチパターン形成上、より平坦な表面形状が維持され、誘電体積層上に無機光吸収材層を設ける必要がなくなり、トレンチのエッチング工程時ビアの底部を保護し、溶剤を用いてビアの厚さを制御することにより境界問題の発生を防止する。 (もっと読む)
141 - 143 / 143
[ Back to top ]