【解決手段】
半導体デバイス生産プロセスは、ハードマスク（１１２）を用いて半導体基板上にトランジスタのゲート（１０２）を形成することを含む。ハードマスクは、ゲート上の１つ以上の選択された領域で選択的に除去される。選択された領域でのハードマスクの除去によって、実質的にトランジスタ上にある少なくとも１つの絶縁層を通してゲートが上部金属層に接続できる。導電性材料が、少なくとも１つの絶縁層を通して形成された１つ以上のトレンチ内に堆積される。導電性材料は、少なくとも１つの選択された領域内でゲートへのローカル・インターコネクトを形成する。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】チップ面積の縮小を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板上に形成された絶縁膜３と、絶縁膜中に形成され、第１の端子１０１と第２の端子１０２との間に接続されたインダクタ４と、を備える。インダクタは、半導体基板の基板面に平行な第１の方向Ｘに延びるように、絶縁膜中に配置され、第１の端子に一方の端部が電気的に接続された第１のメタル配線層４ａと、絶縁膜中、基板面に垂直な第２の方向Ｙに延びて配置され、第１のメタル配線層の他方の端部に上部が接続された第１のビア配線４ｂと、絶縁膜中、第１の方向に延びるように、第１のメタル配線層の下方に第１のメタル配線層と対向して配置され、第１のメタル配線層と同じ長さを有し、第１のビア配線の下部に一方の端部が接続され、第２の端子に他方の端部が電気的に接続された第２のメタル配線層４ｃと、を含む。 （もっと読む）

【課題】接続する素子の駆動電圧によってトランジスタのドレイン電圧が決定される。トランジスタの小型化にともないドレイン領域に集中する電界強度が高まり、ホットキャリアが生成し易くなる。ドレイン領域に電界が集中し難いトランジスタを提供することを課題の一とする。また、トランジスタを有する表示装置を提供することを課題の一とする。
【解決手段】高い導電率を有する第１配線層および第２配線層の端部とゲート電極層の重なりをなくすことにより、第１電極層及び第２電極層近傍に電界が集中する現象を緩和してホットキャリアの発生を抑制し、加えて第１配線層および第２配線層より高抵抗の第１電極層および第２電極層をドレイン電極層として用いてトランジスタを構成する。 （もっと読む）

【課題】シリコンの表面上にシリコン酸化膜が形成された基板をエッチングする方法において、コンタクト抵抗を低くできるエッチング方法を提供する。
【解決手段】ハロゲン元素を含むガス、及び塩基性ガスを基板Ｗ上に供給し、シリコン酸化膜にハロゲン元素を含むガス及び塩基性ガスを化学反応させた凝縮層１０５を生成して、シリコン酸化膜１０４をエッチングする。Ｆ_２ガス、ＸｅＦ_２ガス及びＣｌＦ_３ガスの群から選ばれる少なくとも一つを含むシリコンエッチングガスを基板Ｗ上に供給し、シリコンエッチングガスによって基板Ｗ上のシリコンをエッチングする。シリコン酸化膜１０４のエッチング及びシリコンのエッチングの後、基板Ｗ上の凝縮層１０５を加熱して除去する。 （もっと読む）

【課題】 Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法を提供すること。
【解決手段】 酸化物１０２上にマンガンを含むガスを供給し、酸化物１０２上に酸化マンガン膜１０３を形成する酸化マンガン膜１０３の形成方法であって、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とする。 （もっと読む）

【課題】互いに交差する上下の電源配線同士を中間配線層に形成される接続用配線を介して接続する際に、中間配線層での接続用配線によって占有される信号配線の配線トラック数を少なくする多層配線層の電源配線構造を提供する。
【解決手段】中間配線層のうち第１の方向を優先配線方向とする１つの中間配線層は、同種の上層電源配線と下層電源配線との交差位置に形成される交差位置形成部と、交差位置形成部から第１の方向の異なる種類の上層電源配線側に張り出した張出部と、を有するビア位置変換接続用配線２４Ａ，２４Ｂを有し、配線接続部は、上層配線と交差位置形成部との間と、張出部と下層配線との間と、をビア２１Ａ，２３Ａ，２５Ａ，２１Ｂ，２３Ｂを介して接続する。 （もっと読む）

【課題】電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行う。
【解決手段】半導体基板Ｓ１の横にはみ出すように電極パッドＰ１を配置し、半導体基板Ｓ１の周囲を取り囲むように配置された樹脂層Ｊ１上にて支持し、電極パッドＰ１が上下に重なるように半導体チップＣ１を積層し、貫通孔Ｔ１内に導電体Ｄ１を埋め込むことで、上下の電極パッドＰ１を電気的に接続し、上下に積層された半導体チップＣ１間の電気的な接続を行う。 （もっと読む）

【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）

【課題】貫通ビアを設けることなく、半導体基板のバルク自身をチップ相互間の電気的結合手段とする積層チップにおいて、第２のチップの半導体基板の裏面と第１のチップの電極との間の接触抵抗を抑制する。
【解決手段】基板の一側の面（表面）に複数個の第１の電極を備えた第１のチップと、導電性の半導体基板の表面に半導体素子、及び基板の表面の第１の電極に対応する位置に各々第２の電極を備えた第２のチップとを含み、第２のチップの裏面には、導電性樹脂層が形成され、第１のチップの第１の電極と、第２のチップの他側の面（裏面）とが、第２のチップの裏面の導電性樹脂層を介して接着されて積層形成され、第１、前記第２の電極、及び第１と第２の電極に挟まれた第２のチップの基板内部の領域を、基板に貫通ビアを設けることなく、第１及び前記第２のチップ間の電気的結合手段とする。 （もっと読む）

【課題】工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現する。
【解決手段】画素ＴＦＴ７および信号配線上に、コンタクトホール９ａ・１０ａを有する透明な絶縁層９・１０を形成する工程を備え、該工程は、画素ＴＦＴ７および信号配線を覆うように、感光性を有さない第１の絶縁層９を形成する工程と、第１の絶縁層９を覆うように、感光性を有する第２の絶縁層１０を形成する工程と、第２の絶縁層１０を露光および現像により、パターニングする工程と、第２の絶縁層１０をマスクとして上記第１の絶縁層９をエッチングする工程とを含む。 （もっと読む）

【課題】貫通ビア構造を備えた高品質な半導体装置の製造方法を提供する。
【解決手段】貫通ビアを形成する領域に窓領域を設けた酸化層パターンを備えた基板を製造する。更に、この基板を他の基板と貼り合せてＳＯＩ基板を生成する。次に、このＳＯＩ基板を研磨して薄層化する。次に、ＴＳＶ構造となる領域にアイランド領域を形成する。そして、このアイランド領域の間にデバイスを形成する。更に、デバイスとＴＳＶとを配線により接続する。次に、ＳＯＩ基板の裏面のシリコン基板を削除して、裏面にアイランド領域を露出させる。そして、埋め込み酸化層に形成された窓領域を介して、ＴＳＶとのバックコンタクトを形成する。 （もっと読む）

【課題】耐湿性を向上することが可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体基板１と、半導体基板１の表面に設けられた受光素子２と、半導体基板１の表面の上方に設けられた透光性基板４と、半導体基板１の表面と透光性基板４の表面との間に設けられ、透光性基板４を半導体基板１に固定する接着剤層５と、接着剤層５の透光性基板４および半導体基板１と接しない側面を覆う絶縁膜８とを備える。 （もっと読む）

【課題】コンタクトプラグ、及び金属配線のような金属構造物に欠陥が発生して再形成工程を処理する場合、コンタクトホールが過度に露出されてホールが大きくなる現象を防止できる金属構造物の再形成方法を提供する。
【解決手段】本発明に従う金属構造物の再形成方法は、コンタクトプラグを含む絶縁層の上に形成された第１金属層、第１金属層の上に形成された金属配線層、金属配線層上に形成された第２金属層を含む金属構造物の再形成方法に関するものであって、第１ウェットエッチング工程を処理して金属配線層の下を除外した第１金属層及び第２金属層を除去するステップと、第２ウェットエッチング工程を処理して金属配線層を除去するステップと、第１平坦化工程を処理して残存した第１金属層及び絶縁層の表面を平坦化するステップと、を含む。 （もっと読む）

【課題】応力集中に対して内部電極が断線、剥離しにくい半導体装置を提供する。
【解決手段】半導体基板１１と、半導体基板１１を厚み方向に貫通して設けられた貫通電極１７と、半導体基板１１の表面の貫通電極１７が到達する部分に設けられ、貫通電極１７と電気的に接続された内部電極１２と、内部電極１２の一部を除外して半導体基板１１の表面を覆う第一の保護膜１３Ａと、内部電極１２の第一の保護膜１３Ａで覆われない部分に、第一の保護膜１３Ａと離間して設けられた第二の保護膜１３Ｂと、半導体基板１１の裏面に設けられ、貫通電極１７と電気的に接続された金属配線１８とを備える。 （もっと読む）

【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。 （もっと読む）

【課題】 シリコン貫通ビア構造およびシリコン貫通ビアを製作する方法を提供する。
【解決手段】 この方法は、（ａ）シリコン基板（１００）内にトレンチ（１４０）を形成するステップであって、トレンチ（１４０）が基板（１００）の上面（１０５）に対して開いているステップと、（ｂ）トレンチ（１４０）の側壁上に二酸化シリコン層（１４５）を形成するステップであって、二酸化シリコン層がトレンチ（１４０）を充填しないステップと、（ｃ）トレンチ内の残りの空間をポリシリコン（１６０）で充填するステップと、（ｄ）（ｃ）の後に、基板（１００）内にＣＭＯＳデバイス（２００）の少なくとも一部分を製作するステップと、（ｅ）トレンチ（１４０）からポリシリコン（１６０）を除去するステップであって、誘電体層（１４５）がトレンチの側壁上に残存するステップと、（ｆ）トレンチ（１４０）を導電性コア（２５５）で再充填するステップと、（ｇ）（ｆ）の後に、基板（１００）の上面（１０５）の上に１つまたは複数の配線層（２６０）を形成するステップであって、基板（１００）に隠されている１つまたは複数の配線レベルのうちの１つの配線レベル（２５５）の１つの電線（２６０）が導電性コア（２５５）の上面に接触するステップとを含む。 （もっと読む）

【課題】絶縁膜中の貫通配線が、絶縁膜よりも下層に配置されている配線層あるいは半導体素子層の配線と剥離するのを防ぐ。
【解決手段】マイクロカプセルと、前記マイクロカプセルが分散された絶縁性樹脂と、前記マイクロカプセルの空孔が接する貫通孔と、前記貫通孔中に形成され、前記絶縁性樹脂の両面に露出している貫通配線を有する配線基板及びその作製方法に関する。また、マイクロカプセルと、前記マイクロカプセルが分散された絶縁性樹脂と、前記マイクロカプセルの空孔が接する貫通孔と、前記貫通孔中に形成され、前記絶縁性樹脂の両面に露出している貫通配線を有する配線基板と、絶縁膜の表面に配線が露出した半導体素子層とを有し、前記配線が前記貫通配線と接触するように、前記半導体素子層が前記配線基板と密接している半導体装置及びその作製方法に関する。 （もっと読む）

【課題】半導体基板同士の接合工程の歩留まりを向上させることが可能な接合方法を提供することにある。
【解決手段】各半導体基板１，２それぞれに対して、半導体基板１，２において接合相手の半導体基板２，１に対向させる面側に絶縁層１２，２２を形成する絶縁層形成工程と、絶縁層１２，２２の表面をＣＭＰにより平坦化する第１の平坦化工程と、絶縁層１２，２２に貫通孔１２ｃ，２２ｃを形成する貫通孔形成工程と、貫通孔１２ｃ，２２ｃの内側に貫通配線１５，２５を形成する貫通配線形成工程と、貫通配線形成工程の後に絶縁層１２，２２の表面側をＣＭＰにより平坦化する第２の平坦化工程を行った後に、絶縁層１２，２２の表面上に接合用パッド１４，２４を形成する接合用パッド形成工程を行い、その後、接合用パッド１４，２４同士を常温接合する接合工程を行う。 （もっと読む）

【課題】デュアルダマシン法を用いて、形状精度が高く、電気特性の劣化を抑えたビアおよび配線等を形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に多孔質膜を形成する工程と、前記多孔質膜の第１のパターン領域に所定の深さまで変質化処理を施し、変質層を形成する工程と、前記変質層が形成された前記多孔質膜の前記第１のパターン領域に少なくとも一部が重なる第２のパターン領域に前記所定の深さよりも深くまでエッチングを施し、第１の凹部を形成する工程と、前記第１の凹部を形成した後、前記多孔質膜から前記変質層を選択的に除去して第２の凹部を形成する工程と、を含む。 （もっと読む）