半導体装置および半導体装置の製造方法

【課題】電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行う。
【解決手段】半導体基板Ｓ１の横にはみ出すように電極パッドＰ１を配置し、半導体基板Ｓ１の周囲を取り囲むように配置された樹脂層Ｊ１上にて支持し、電極パッドＰ１が上下に重なるように半導体チップＣ１を積層し、貫通孔Ｔ１内に導電体Ｄ１を埋め込むことで、上下の電極パッドＰ１を電気的に接続し、上下に積層された半導体チップＣ１間の電気的な接続を行う。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
携帯情報端末やストレージデバイスなどの小型化および高性能化の要求に伴なって、半導体チップを高密度実装することが行われている。この半導体チップを高密度実装化する方法として、半導体チップを積層させる方法がある。ここで、半導体チップを積層させる場合、積層数やチップサイズに制約がないなどの利点から、半導体基板に形成された貫通ビアを介して半導体チップ間を電気的に接続する方法がある（特許文献１）。
【０００３】
この貫通ビアを介して半導体チップ間を電気的に接続する方法では、半導体基板上の電極パッド下に配置された貫通孔が半導体基板の裏面に形成される。そして、その貫通孔の側壁に絶縁膜が形成され、その絶縁膜が電極パッド下の層間絶縁膜とともに開口されて電極パッドが露出された後、半導体基板の裏面側に引き出されたコンタクト電極が貫通孔内に形成される。そして、電極パッド上に接続バンプを配置することで、上下に積層された半導体チップ間の電気的な接続が行われる。
【０００４】
しかしながら、特許文献１に開示された方法では、上下に積層された半導体チップ間の電気的な接続を行うために、電極パッドよりも径の小さな貫通孔が半導体基板自体に設けられている。このため、半導体チップ間の接続時に、半導体基板やその上の層間絶縁膜に応力がかかり、半導体基板や層間絶縁膜のクラックを引き起こすことがあることから、半導体装置の信頼性が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−５３１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行うことが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、配線層が設けられた半導体基板と、前記半導体基板上を避けるように配置され、前記配線層に含まれる配線と一体的に形成された電極パッドと、前記半導体基板に固着され、前記電極パッドを支持する樹脂層とを備えることを特徴とする半導体装置を提供する。
【０００８】
また、本発明の一態様によれば、配線層が設けられた半導体基板と、前記半導体基板の横にはみ出すように配置され、前記配線層に含まれる配線と一体的に形成された電極パッドと、前記半導体基板の横にはみ出すように前記半導体基板に固着され、前記電極パッドを支持する樹脂層と、前記電極パッドを上下に突き抜けるように配置され、前記樹脂層を上下に貫通する貫通孔または溝とを備えることを特徴とする半導体装置を提供する。
【０００９】
また、本発明の一態様によれば、チップ領域ごとに区画された半導体ウェハの半導体基板上に電極パッドを含む配線層を形成する工程と、前記半導体ウェハの上面を無機絶縁膜で被覆する工程と、前記電極パッドの上面および前記半導体ウェハのスクライブライン上に設けられた前記無機絶縁膜を除去する工程と、前記無機絶縁膜が積層された半導体ウェハ上面を第一の樹脂層で被覆する工程と、前記第一の樹脂層から前記電極パッドの上面の一部を露出させる開口部を形成する工程と、前記半導体基板の裏面を選択的にエッチングすることにより、前記電極パッド下の前記半導体基板を除去するとともに、前記半導体ウェハのスクライブラインに沿って前記半導体基板をチップ領域ごとに分離する工程と、前記配線層に含まれる前記電極パッド下の絶縁層を除去し、前記電極パッドを前記絶縁層から露出させる工程と、前記配線層に含まれる絶縁層の、前記スクライブライン部に露出した部分を除去する工程と、前記半導体ウェハ下面を第二の樹脂層で被覆する工程と、前記第二の樹脂層から前記電極パッドの裏面の一部と必要に応じて前記スクライブライン部の前記第一の樹脂層の裏面を露出させる開口部を形成する工程と、前記スクライブラインに沿って前記第一の樹脂層と必要に応じて前記第二の樹脂層とを切断する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１０】
本発明によれば、電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は本発明の第１実施形態に係る半導体装置の製造方法を示す斜視図。
【図２】図２は図１の半導体装置の製造方法の変形例を示す斜視図。
【図３】図３（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図３（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す平面図。
【図４】図４（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図４（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す平面図。
【図５】図５（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図５（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す平面図。
【図６】図６（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図６（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す平面図。
【図７】図７は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図８】図８は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図９】図９（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図９（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図。
【図１０】図１０（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図１０（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図。
【図１１】図１１（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図１１（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図。
【図１２】図１２（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図１２（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図。
【図１３】図１３（ａ）は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図１３（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図。
【図１４】図１４は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図１５】図１５は本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【図１６】図１６は本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図１７】図１７は本発明の第４実施形態に係る半導体装置の製造方法を示す断面図。
【図１８】図１８は本発明の第５実施形態に係る半導体装置の製造方法を示す断面図。
【図１９】図１９（ａ）は本発明の第６実施形態に係る半導体装置の概略構成を示す斜視図、図１９（ｂ）は図１９（ａ）の半導体装置の変形例を示す斜視図。
【図２０】図２０（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２０（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す平面図。
【図２１】図２１（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２１（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す平面図。
【図２２】図２２は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図。
【図２３】図２３は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図。
【図２４】図２４（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２４（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図。
【図２５】図２５（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２５（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図。
【図２６】図２６（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２６（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図。
【図２７】図２７（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２７（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図。
【図２８】図２８（ａ）は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２８（ｂ）は本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図。
【図２９】図２９は本発明の第７実施形態に係る半導体装置の製造方法を示す断面図。
【図３０】図３０（ａ）は本発明の第８実施形態に係る半導体装置の概略構成を示す斜視図、図３０（ｂ）は図３０（ａ）の半導体装置の変形例を示す斜視図。
【図３１】図３１（ａ）は本発明の第９実施形態に係る半導体装置の製造方法を示す断面図、図３１（ｂ）は本発明の第９実施形態に係る半導体装置の製造方法を示す裏面図。
【図３２】図３２（ａ）は本発明の第１０実施形態に係る半導体装置の概略構成を示す斜視図、図３２（ｂ）は図３２（ａ）の半導体装置の変形例を示す斜視図。
【図３３】図３３（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３３（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す平面図。
【図３４】図３４は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図。
【図３５】図３５は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図。
【図３６】図３６（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３６（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図。
【図３７】図３７（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３７（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図。
【図３８】図３８（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３８（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図。
【図３９】図３９（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３９（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図。
【図４０】図４０（ａ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図４０（ｂ）は本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図。
【図４１】図４１は本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図。
【図４２】図４２（ａ）は本発明の第１２実施形態に係る半導体装置の概略構成を示す斜視図、図４２（ｂ）は図４２（ａ）の半導体装置の変形例を示す斜視図。
【図４３】図４３（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４３（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す平面図。
【図４４】図４４（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４４（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す平面図。
【図４５】図４５は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図。
【図４６】図４６は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図。
【図４７】図４７（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４７（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図。
【図４８】図４８（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４８（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図。
【図４９】図４９（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４９（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図。
【図５０】図５０（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図５０（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図。
【図５１】図５１（ａ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図５１（ｂ）は本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図。
【図５２】図５２は本発明の第１４実施形態に係る半導体装置の製造方法を示す図。
【図５３】図５３は図５２の半導体装置の製造方法の変形例を示す図。
【図５４】図５４は本発明の第１５実施形態に係る半導体装置の製造方法を示す図。
【図５５】図５５は図５４の半導体装置の製造方法の変形例を示す図。
【図５６】図５６は本発明の第１６実施形態に係る半導体装置の製造方法を示す図。
【図５７】図５７は図５６の半導体装置の製造方法の変形例を示す図。
【図５８】図５８は本発明の第１７実施形態に係る半導体装置の製造方法を示す図。
【図５９】図５９は図５８の半導体装置の製造方法の変形例を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態に係る半導体装置および半導体装置の製造方法について図面を参照しながら説明する。
【００１３】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す斜視図である。
図１において、半導体ウェハＷ１は、スクライブラインＢ１にてチップ領域Ｒ１ごとに区画されている。そして、半導体ウェハＷ１上の各チップ領域Ｒ１には、半導体基板Ｓ１上に形成された配線層が設けられ、この配線層には、電極パッドＰ１が一体的に設けられた配線Ｈ１が形成されている。ここで、電極パッドＰ１と配線Ｈ１は同一平面上に配置されている。
【００１４】
なお、半導体基板Ｓ１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣ、ＧａＩｎＡｓＰなどを用いることができる。また、各チップ領域Ｒ１には、電界効果トランジスタを形成するようにしてもよいし、フラッシュメモリ、ＤＲＡＭ、マイクロコンピュータ、ロジック回路あるいはイメージセンサなどを形成するようにしてもよい。また、電極パッドＰ１は、各チップ領域Ｒ１の周辺部に配置し、特に配線Ｈ１の外側に配置することが好ましい。また、半導体基板Ｓ１と配線Ｈ１との間の絶縁を行うため、半導体基板Ｓ１上に形成された配線層には、絶縁層を設けることができる。ここで、この配線層に設けられた絶縁層としては、シリコン酸化膜やシリコン窒化膜などの無機材料を用いることができる。
【００１５】
そして、各チップ領域Ｒ１において、電極パッドＰ１より内側に半導体基板Ｓ１を残しつつ、スクライブラインＢ１に沿って電極パッドＰ１下の半導体基板Ｓ１が除去されることで、半導体基板Ｓ１上を避けるように電極パッドＰ１が配置される。ここで、半導体基板Ｓ１上を避けるように電極パッドＰ１を配置する形態としては、半導体基板Ｓ１の横にはみ出すように電極パッドＰ１を配置する形態を挙げることができる。
【００１６】
また、半導体ウェハＷ１から半導体基板Ｓ１の除去された領域には樹脂層Ｊ１が設けられ、チップ領域Ｒ１ごとに分離された半導体基板Ｓ１に固着されることで、半導体基板Ｓ１の横にはみ出した電極パッドＰ１が支持されるとともに、チップ領域Ｒ１ごとに分離された半導体基板Ｓ１が一体的に支持される。なお、樹脂層Ｊ１の材料は、例えば、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどの有機材料を用いることができる。また、樹脂層Ｊ１は、熱可塑性を有するものが好ましい。また、チップ領域Ｒ１ごとに分離された半導体基板Ｓ１の周囲に樹脂層Ｊ１を形成する前に、半導体基板Ｓ１を薄膜化してもよい。
【００１７】
また、電極パッドＰ１には開口部Ｋ１が形成されるとともに、樹脂層Ｊ１には、樹脂層Ｊ１を上下に貫通する貫通孔Ｔ１が形成されている。ここで、貫通孔Ｔ１は、開口部Ｋ１を介して電極パッドＰ１を上下に突き抜けるように配置することができる。なお、開口部Ｋ１および貫通孔Ｔ１は、チップ領域Ｒ１ごとに分離された半導体基板Ｓ１が樹脂層Ｊ１にて一体的に支持されたまま形成することが好ましい。
【００１８】
そして、スクライブラインＢ１に沿って樹脂層Ｊ１を切断することで、半導体基板Ｓ１の周囲を取り囲むように樹脂層Ｊ１が配置された半導体チップＣ１を切り出す。ここで、電極パッドＰ１は、半導体基板Ｓ１の横にはみ出すように配置され、半導体基板Ｓ１の周囲を取り囲むように配置された樹脂層Ｊ１上に支持されている。また、電極パッドＰ１が配置される樹脂層Ｊ１上の面は、配線Ｈ１が配置される半導体基板Ｓ１上の面に連続するように形成することができる。
【００１９】
そして、電極パッドＰ１が上下に重なるように半導体チップＣ１を積層し、貫通孔Ｔ１内に導電体Ｄ１を埋め込むことで、上下の電極パッドＰ１を電気的に接続し、上下に積層された半導体チップＣ１間の電気的な接続を行う。なお、導電体Ｄ１としては、例えば、導電性ペーストを用いるようにしてもよいし、メッキ材を用いるようにしてもよい。また、積層された半導体チップＣ１間の接続方法としては、樹脂層Ｊ１の熱可塑性を利用して半導体チップＣ１間を接続するようにしてもよいし、半導体チップＣ１間に接着層を設けるようにしてもよい。
【００２０】
これにより、半導体チップＣ１間の接続時に、半導体基板Ｓ１やその上の無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ１を薄膜化した場合においても、半導体基板Ｓ１や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【００２１】
また、樹脂層Ｊ１に貫通孔Ｔ１を設けることで、半導体チップＣ１の半導体基板Ｓ１に貫通孔を設けることなく、上下の電極パッドＰ１を電気的に接続することができる。このため、半導体基板Ｓ１の貫通孔の側壁に絶縁膜を形成したり、電極パッドを露出させる開口部をその絶縁膜に形成したりする必要がなくなり、上下の電極パッドＰ１を電気的に接続するための構造を簡易化することができる。
【００２２】
また、スクライブラインＢ１に沿ってチップ領域Ｒ１ごとに分離された半導体基板Ｓ１を樹脂層Ｊ１にて一体的に支持させることで、半導体チップＣ１を切り出す時に樹脂層Ｊ１のみを切断すればよく、半導体基板Ｓ１やその上の無機絶縁膜を切断する必要がなくなる。このため、半導体チップＣ１を切り出す時に、半導体基板Ｓ１やその上の無機絶縁膜の切削屑が周囲に飛び散り、半導体基板Ｓ１の表面に付着するのを防止することができる。
【００２３】
なお、導電体Ｄ１と電極パッドＰ１との接続不良を減らすために、開口部Ｋ１の大きさよりも貫通孔Ｔ１の大きさを大きくし、電極パッドＰ１の裏面の一部を樹脂層Ｊ１から露出させることが好ましい。
【００２４】
なお、上記実施例では、電極パッドＰ１と配線Ｈ１の上面に関して何ら限定をしていないが、これらの上面に絶縁膜が積層されていても構わない。例えば、無機絶縁膜Ｚ１を半導体基板Ｓ１上に積層し、さらにその上に樹脂層Ｊ１´を積層することが出来る。ここで、無機絶縁膜Ｚ１としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ１´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。無機絶縁膜Ｚ１に、電極パッドＰ１よりも大きな開口部を形成して、当該電極パッドＰ１上面の全面を無機絶縁膜Ｚ１から露出することによって、半導体チップＣ１を積層して電極パッドＰ１間を接続した際に、脆性材料である無機絶縁膜Ｚ１にクラックが発生することを防止することが可能となる。
【００２５】
一方、樹脂層Ｊ１´に、電極パッドＰ１よりも小さく、かつ電極パッドＰ１の開口部Ｋ１よりも大きな貫通孔Ｔ１´を形成して、電極パッドＰ１の外周を固定するとともに、電極パッドＰ１の上面の一部と開口部Ｋ１を露出させることにより、電極パッドＰ１の位置を固定することが出来るとともに、半導体チップＣ１´を電極パッドＰ１が上下に重なるように積層した際に導電体Ｄ１を埋め込むことによって電気的な接続を行うことが出来る。
【００２６】
さらに、無機絶縁膜Ｚ１をスクライブラインＢ１に沿って開口して、樹脂層Ｊ１´をスクライブラインＢ１上で開口しないようにすれば、チップ領域Ｒ１を半導体ウェハＷ１上の所定の位置に固定することが出来ると共に、半導体ウェハＷ１から半導体チップＣ１を切り出す時に無機絶縁膜Ｚ１を切断する必要がなく、切削屑が飛び散って半導体チップＣ１´の表面に付着することを防止することが出来る。また、上面の樹脂層Ｊ１´によってスクライブラインＢ１を固定した場合には、裏面の樹脂層Ｊ１でスクライブラインＢ１を固定する必要がないため、貫通孔Ｔ１を形成する際のフォトリソグラフィ工程によって、樹脂層Ｊ１のスクライブラインＢ１下を同時に開口してしまうことが可能となる。なお、樹脂層Ｊ１´と樹脂層Ｊ１とは、少なくともいずれか一方が熱可塑性を持っていれば積層時の接着層とすることが出来る。
【００２７】
（第２実施形態）
図３（ａ）〜図６（ａ）、図７、図８、図１０（ａ）〜図１３（ａ）、図１４および図１５は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図３（ｂ）〜図６（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す平面図、図９（ｂ）〜図１３（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す裏面図である。
【００２８】
図３（ａ）および図３（ｂ）において、半導体基板１１上には、絶縁層１２が形成され、絶縁層１２上には、電極パッド１４が一体的に設けられた配線１３が形成されている。ここで、電極パッド１４には開口部１５が形成されている。
また、半導体基板１１はウェハ状に構成され、チップ領域Ｒ１１ごとに区画されている。ここで、絶縁層１２下の半導体基板１１上には、下層配線層を設けるようにしてもよい。また、半導体基板１１には、チップ領域Ｒ１１ごとに電界効果トランジスタを形成するようにしてもよいし、フラッシュメモリ、ＤＲＡＭ、マイクロコンピュータ、ロジック回路あるいはイメージセンサなどを形成するようにしてもよい。また、絶縁層１２としては、酸化シリコン膜または窒化シリコン膜などの無機絶縁膜を用いることができる。あるいは、酸化シリコン膜上に窒化シリコン膜が積層された積層構造を用いるようにしてもよい。また、絶縁層１２と配線１３の全体の膜厚は、例えば１〜１０μｍの範囲に設定することができる。
【００２９】
次に、図４（ａ）および図４（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、配線１３および電極パッド１４上に保護膜１７を形成する。なお、保護膜１７としては、酸化シリコン膜または窒化シリコン膜などの無機絶縁膜を用いることができる。
【００３０】
次に、図５（ａ）および図５（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、チップ領域Ｒ１１の外周部全体の保護膜１７を除去し、電極パッド１４を保護膜１７から露出させる。ここで、チップ領域Ｒ１１の外周部全体の保護膜１７を除去する場合、チップ領域Ｒ１１間のスクライブ領域の保護膜１７も除去することが好ましい。
【００３１】
次に、図６（ａ）および図６（ｂ）に示すように、半導体基板１１上に樹脂層１８を形成する。なお、樹脂層１８の材料は、例えば、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどの有機材料を用いることができる。また、樹脂層１８は、感光性を有するものが特に好ましい。また、樹脂層１８の膜厚は、例えば、３μｍ程度とすることができる。
ここで、半導体基板１１上に樹脂層１８を形成する方法としては、スピンコート法を用いるようにしてもよいし、樹脂フィルムを半導体基板１１に貼り合わせるようにしてもよい。
【００３２】
そして、電極パッド１４を露出させる貫通孔２４を樹脂層１８に形成する。なお、貫通孔２４は、電極パッド１４の外周よりも内側に配置することが好ましい。また、チップ領域Ｒ１１間のスクライブ領域には、樹脂層１８を残したままにすることが好ましい。
ここで、樹脂層１８に貫通孔２４を形成する方法としては、樹脂層１８に感光性がある場合、樹脂層１８の感光および現像を行う方法を用いることができる。また、樹脂層１８に感光性がない場合、フォトリソグラフィ技術およびエッチング技術を用いることができる。なお、ウェハレベルテストを行う場合、ウェハレベルテスト用の電極パッドも同時に開口するようにしてもよい。
【００３３】
次に、図７に示すように、半導体基板１１の裏面を研削する際に半導体基板１１を支持する保護シート１９ａと保護板１９ｂを樹脂層１８上に形成する。なお、保護シート１９ａとしては、半導体基板１１に一旦貼り付けた後、半導体基板１１から剥離することが可能な粘着性樹脂シートを用いることができる。あるいは、半導体基板１１に一旦貼り付けた後、半導体基板１１からの剥離を容易化するために、紫外線硬化型樹脂などを用いるようにしてもよい。また、保護板１９ｂには有機物を用いても良いし、シリコンやガラスなどのウェハを用いても良い。
【００３４】
次に、図８に示すように、半導体基板１１の裏面を研削することにより、半導体基板１１を薄膜化する。なお、薄膜化後の半導体基板１１の厚さは、例えば、５〜１０μｍの範囲に設定することができる。また、半導体基板１１を薄膜化する場合、機械研削を行った後、ＣＭＰなどにて半導体基板１１の裏面を鏡面化することが好ましい。
【００３５】
次に、図９（ａ）および図９（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、チップ領域Ｒ１１の外周部全体の半導体基板１１を除去し、電極パッド１４下の絶縁層１２の裏面を半導体基板１１から露出させる。ここで、チップ領域Ｒ１１の外周部全体の半導体基板１１を除去する場合、チップ領域Ｒ１１間のスクライブ領域の半導体基板１１も除去することが好ましい。
【００３６】
これにより、各チップ領域Ｒ１１ごとに半導体基板１１を分離するとともに、電極パッド１４が半導体基板１１の横にはみ出すように配置することができる。また、チップ領域Ｒ１１間のスクライブ領域の半導体基板１１も除去することにより、ダイシング工程で半導体基板１１が切断されるのを防止することができ、半導体基板Ｓ１の切削屑が周囲に飛び散るのを防止することができる。
【００３７】
なお、フォトリソグラフィ技術にて半導体基板１１の裏面にレジストパターンを形成する場合、半導体基板１１の裏面に形成されるレジストパターンと、半導体基板１１の表面に形成されたパターンとの位置合わせを行うために、赤外線で半導体基板１１を透過させることにより、半導体基板１１の表面に形成されたアライメントマークを検出することができる。あるいは、半導体基板１１を薄膜化した時にアライメントマークが半導体基板１１の裏面側に露出するように、半導体基板１１の表面側に深い穴をアライメントマークとして形成するようにしてもよい。
【００３８】
次に、図１０（ａ）および図１０（ｂ）に示すように、半導体基板１１をマスクとして絶縁層１２をエッチングすることにより、チップ領域Ｒ１１の外周部全体の絶縁層１２を除去し、電極パッド１４の裏面を半導体基板１１から露出させる。ここで、チップ領域Ｒ１１の外周部全体の絶縁層１２を除去する場合、チップ領域Ｒ１１間のスクライブ領域の絶縁層１２も除去することが好ましい。
なお、半導体基板１１をマスクとして絶縁層１２をエッチングする場合、サイドエッチングが入るのを防止するために、ＲＩＥ（リアクティブイオンエッチング）を用いることが好ましい。
【００３９】
ここで、ＲＩＥを用いた場合、電極パッド１４の裏面が露出した時にプラズマの異常放電が起こる場合には、絶縁層１２として酸化シリコン膜上に窒化シリコン膜が積層された積層構造を用いるようにしてもよい。そして、ＲＩＥにて酸化シリコン膜を除去した後、ＣＤＥ（ケミカルドライエッチング）にて窒化シリコン膜を除去することにより、電極パッド１４の裏面を露出させるようにしてもよい。
【００４０】
なお、チップ領域Ｒ１１の外周部全体の絶縁層１２を除去する場合、半導体基板１１をマスクとして用いる方法以外にも、フォトリソグラフィ工程を追加し、レジストパターンをマスクとして用いるようにしてもよい。この場合、絶縁層１２を半導体基板１１よりも端部を出した位置でエッチングを行うことになるため、絶縁層１２をエッチングする時にサイドエッチングが入っても半導体基板１１の下でアンダーカット形状になることがない。したがって、絶縁層１２のエッチングには、ＲＩＥの他にウェットエッチングを用いるようにしてもよい。
【００４１】
次に、図１１（ａ）および図１１（ｂ）に示すように、半導体基板１１の裏面に樹脂層２０を形成する。なお、樹脂層２０の材料は、例えば、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどの有機材料を用いることができる。また、樹脂層２０は、熱可塑性を有するものが特に好ましい。また、樹脂層２０は、感光性を有するものが特に好ましい。また、樹脂層２０の膜厚は、例えば、３μｍ程度とすることができる。
ここで、半導体基板１１の裏面に樹脂層２０を形成する方法としては、スピンコート法を用いるようにしてもよいし、樹脂フィルムを半導体基板２０に貼り合わせるようにしてもよい。
【００４２】
そして、電極パッド１４の裏面を露出させる貫通孔２１を樹脂層２０に形成するとともに、チップ領域Ｒ１１間のスクライブ領域を露出させる溝２２を樹脂層２０に形成する。なお、貫通孔２１は、電極パッド１４の外周よりも内側に配置することが好ましい。
ここで、樹脂層２０に貫通孔２１および溝２２を形成する方法としては、樹脂層２０に感光性がある場合、樹脂層２０の感光および現像を行う方法を用いることができる。また、樹脂層２０に感光性がない場合、フォトリソグラフィ技術およびエッチング技術を用いることができる。
【００４３】
次に、図１２（ａ）および図１２（ｂ）に示すように、チップ領域Ｒ１１間のスクライブラインに沿って樹脂層１８に溝２３を形成することで樹脂層１８を切断し、半導体基板１１の周囲を取り囲むように樹脂層１８、２０が配置された半導体チップＣ１１を切り出す。ここで、電極パッド１４は、半導体基板１１の横にはみ出すように配置され、半導体基板１１の周囲を取り囲むように配置された樹脂層１８、２０によって支持されている。
また、チップ領域Ｒ１１間のスクライブ領域から半導体基板１１や絶縁層１２が除去されているため、半導体チップＣ１１を切り出す時に半導体基板１１や絶縁層１２の切削屑が周囲に飛び散るのを防止することができる。なお、樹脂層１８を切断する方法としては、ブレードを使用したダイシングにて切断するようにしてもよいし、レーザにて切断するようにしてもよい。さらに本実施例においては、保護シート１９ａと保護板１９ｂに貼り付けた状態で半導体チップＣ１１の切り出しを行っているが、保護シート１９ａと保護板１９ｂから剥離した後に半導体チップＣ１１の切り出しを行っても構わない。
【００４４】
また、半導体基板１１の上下に樹脂層１８、２０をそれぞれ設けることにより、応力のバランスをとることができ、半導体チップＣ１１に反りが発生するのを抑制することができる。なお、樹脂層１８、２０の膜厚は、応力のバランスを最適化することで反りが最小になるように任意に設定することができる。
ここで、例えば、樹脂層２０の厚さが３μ、半導体基板１１の厚さが８μ、半導体基板１１上の配線層の厚さが３μｍ、樹脂層１８の厚さが３μであるとすると、半導体チップＣ１１の全体の厚さは１７μｍとなる。このため、半導体ウェハの厚さが７７５μｍ程度とすると、半導体チップＣ１１の全体の厚さを半導体ウェハの厚さの１／５０程度にすることができる。
【００４５】
次に、図１３（ａ）および図１３（ｂ）に示すように、個片化された半導体チップＣ１１を保護シート１９ａと保護板１９ｂからピックアップする。
【００４６】
次に、図１４に示すように、樹脂層２０を加熱しながら、電極パッド１４が上下に重なるように半導体チップＣ１１〜Ｃ１４を実装基板Ｕ１１上に順次積層する。なお、半導体チップＣ１２〜Ｃ１４は、半導体チップＣ１１と同様に構成することができる。ここで、実装基板Ｕ１１には、絶縁基板３１が設けられ、絶縁基板３１上には配線３２が形成されるとともに、配線３２に接続された電極パッド３３が形成されている。また、絶縁基板３１上には、電極パッド３３が露出するように配置された保護膜３４が形成されている。
なお、半導体チップＣ１１〜Ｃ１４同士を互いに固着させる場合、樹脂層２０が熱可塑性を有するならば、樹脂層２０を加熱することで接着することができる。一方、樹脂層２０が熱可塑性を有しないならば、接着剤を用いるようにしてもよい。ここで、接着剤を用いる場合、半導体チップＣ１１を個片化する前に樹脂層２０の裏面に接着層を予め形成するようにしてもよい。あるいは樹脂層１８が熱可塑性を有していても構わない。この場合には半導体チップＣ１１〜Ｃ１４は、図１４とは表裏反対で、樹脂層１８を下向きにして積層されることになる。
【００４７】
次に、図１５に示すように、貫通孔２１、２４内に導電体２５を埋め込むことで、上下の電極パッド１４を電気的に接続し、上下に積層された半導体チップＣ１１〜Ｃ１４間の電気的な接続を行う。なお、導電体２５としては、例えば、導電性ペーストを用いるようにしてもよいし、メッキ材を用いるようにしてもよい。また、導電性ペーストを貫通孔２１、２４内に埋め込む場合、インクジェット法を用いることができる。この導電性ペーストには、金、銀、銅などの貴金属のナノ粒子を含有させたり、はんだなどの溶融金属を含有させたりすることが好ましい。
また、導電性ペーストとの電気的な接続を容易化するために、電極パッド１４、３３の表面には、金またはパラジウムを被覆することが好ましい。
【００４８】
ここで、半導体基板１１の周囲に樹脂層２０を設け、半導体基板１１の横にはみ出した電極パッド１４を樹脂層２０にて支持させることにより、上下の電極パッド１４を接続する時に、半導体基板１１や絶縁層１２、１７に応力がかかるのを抑制することができる。このため、半導体基板１１を薄膜化した場合においても、半導体基板１１や絶縁層１２、１７にクラックが発生するのを防止することが可能となる。
【００４９】
なお、上述した第２実施形態では、半導体基板１１上にも樹脂層１８を設ける方法について説明したが、半導体基板１１上の樹脂層１８はなくてもよい。
【００５０】
（第３実施形態）
図１６は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図１６において、図１４の例では、電極パッド１４の上下面が露出するように、樹脂層１８、２０に貫通孔２４、２１をそれぞれ設ける方法について説明したが、樹脂層２０の代わりに樹脂層２０´を設け、電極パッド１４の上面のみが露出するように樹脂層２０´に貫通孔２１´を設けるようにしてもよい。
【００５１】
（第４実施形態）
図１７は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図１７において、図１４の例では、電極パッド１４の上下面が露出するように、樹脂層１８、２０に貫通孔２４、２１をそれぞれ設ける方法について説明したが、樹脂層１８の代わりに樹脂層１８´を設け、電極パッド１４の下面のみが露出するように樹脂層１８´に貫通孔２４´を設けるようにしてもよい。
【００５２】
（第５実施形態）
図１８は、本発明の第５実施形態に係る半導体装置の製造方法を示す断面図である。
図１８において、半導体チップＣ１５〜Ｃ１７の樹脂層１８、２０には、半導体チップＣ１１の樹脂層１８、２０にそれぞれ設けられた貫通孔２４、２１の代わりに、貫通孔２７、２６がそれぞれ設けられている。
ここで、電極パッド１４がメモリチップのチップセレクト端子として用いられるものとすると、貫通孔２７、２６は、樹脂層１８、２０から電極パッド１４が露出しないように構成することができる。
【００５３】
そして、電極パッド１４が上下に重なるように半導体チップＣ１１、Ｃ１５〜Ｃ１７を実装基板Ｕ１１上に積層する。そして、貫通孔２１、２４、２６、２７内に導電体を埋め込むことで、実装基板Ｕ１１の電極パッド３３に半導体チップＣ１１の電極パッド１４のみを電気的に接続することができ、チップセレクトを実現することができる。
【００５４】
（第６実施形態）
図１９（ａ）は、本発明の第６実施形態に係る半導体装置の概略構成を示す斜視図、図１９（ｂ）は図１９（ａ）の半導体装置の変形例を示す斜視図である。
図１９（ａ）において、半導体チップＣ２には、半導体基板Ｓ２が設けられている。そして、半導体基板Ｓ２上には配線層が設けられ、この配線層には、配線Ｈ２と一体的に形成された電極パッドＰ２が設けられている。ここで、電極パッドＰ２は、半導体基板Ｓ２の横にはみ出すようにして配線Ｈ２と同一平面上に配置されている。
【００５５】
また、半導体チップＣ２には、樹脂層Ｊ２が設けられている。ここで、樹脂層Ｊ２は、半導体基板Ｓ２の横にはみ出すように半導体基板Ｓ２に固着されている。そして、樹脂層Ｊ２は、電極パッドＰ２を下から支持するようにして半導体基板Ｓ２の周囲を取り囲むように配置されている。また、電極パッドＰ２が配置される樹脂層Ｊ２上の面は、配線Ｈ２が配置される半導体基板Ｓ２上の面に連続するように形成することができる。
【００５６】
そして、樹脂層Ｊ２には、樹脂層Ｊ２を上下に貫通する貫通孔Ｔ２が形成されている。ここで、貫通孔Ｔ２は、電極パッドＰ２の端部に跨るように配置され、電極パッドＰ２の裏面の一部が樹脂層Ｊ２から露出されている。そして、半導体チップＣ２を積層し、貫通孔Ｔ２内に導電体を埋め込むことで、上下に積層された半導体チップＣ２間の電気的な接続を行うことができる。
【００５７】
これにより、電極パッドＰ２に開口部を設けることなく、上下に積層された半導体チップＣ２の貫通孔Ｔ２内に導電体を流し込むことができ、上下に積層された半導体チップＣ２間の電気的な接続を行うことが可能となる。
また、半導体チップＣ２間の接続時に、半導体基板Ｓ２やその上の無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ２を薄膜化した場合においても、半導体基板Ｓ２や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【００５８】
なお、上記実施例では、電極パッドＰ２と配線Ｈ２の上面に関して何ら限定をしていないが、これらの上面に絶縁膜が積層されていても構わない。例えば、１９（ｂ）に示すように、無機絶縁膜Ｚ２を半導体基板Ｓ２上に積層し、さらにその上に樹脂層Ｊ２´を積層することが出来る。ここで、無機絶縁膜Ｚ２としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ２´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ２には、電極パッドＰ２よりも大きな開口部が形成されていて、当該電極パッドＰ２上面の全面が無機絶縁膜Ｚ２から露出している。一方、樹脂層Ｊ２´には、電極パッドＰ２の端部に跨るように貫通孔Ｔ２´が形成されていて、電極パッドＰ２の位置を固定することが出来るとともに、半導体チップＣ２´を電極パッドＰ２が上下に重なるように積層した際に導電体を埋め込むことによって電気的な接続を行うことが出来る。なお、樹脂層Ｊ２´と樹脂層Ｊ２とは、少なくともいずれか一方が熱可塑性を持っていれば積層時の接着層とすることが出来る。
【００５９】
（第７実施形態）
図２０（ａ）、図２１（ａ）、図２２、図２３、図２４（ａ）〜図２８（ａ）および図２９は、本発明の第７実施形態に係る半導体装置の製造方法を示す断面図、図２０（ｂ）および図２１（ｂ）は、本発明の第７実施形態に係る半導体装置の製造方法を示す平面図、図２４（ｂ）〜図２８（ｂ）は、本発明の第７実施形態に係る半導体装置の製造方法を示す裏面図である。
【００６０】
図２０（ａ）および図２０（ｂ）において、図３（ａ）〜図５（ａ）および図３（ｂ）〜図５（ｂ）と同様の工程を経ることで、チップ領域Ｒ２１の外周部全体の保護膜４７を除去し、電極パッド４４を保護膜４７から露出させる。ここで、チップ領域Ｒ２１の外周部全体の保護膜４７を除去する場合、チップ領域Ｒ２１間のスクライブ領域の保護膜４７も除去することが好ましい。
なお、半導体基板４１上には絶縁層４２が形成され、絶縁層４２上には、電極パッド４４および配線４３が形成されている。ここで、電極パッド４４は、配線４３と一体的に形成されている。ここで、図５（ａ）および図５（ｂ）の例では、電極パッド１４には開口部１５が形成されているが、図２０（ａ）および図２０（ｂ）の例では、電極パッド４４には開口部が形成されていない。
【００６１】
次に、図２１（ａ）および図２１（ｂ）に示すように、半導体基板４１上に樹脂層４８を形成する。そして、電極パッド４４を露出させる貫通孔５４を樹脂層４８に形成する。なお、貫通孔５４は、電極パッド４４の端部に跨るように配置することが好ましい。また、チップ領域Ｒ２１間のスクライブ領域には、樹脂層４８を残したままにすることが好ましい。
【００６２】
次に、図２２に示すように、半導体基板４１の裏面を研削する際に半導体基板４１を支持する保護シート４９ａと保護板４９ｂを樹脂層４８上に形成する。
次に、図２３に示すように、半導体基板４１の裏面を研削することにより、半導体基板４１を薄膜化する。
【００６３】
次に、図２４（ａ）および図２４（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、チップ領域Ｒ２１の外周部全体の半導体基板４１を除去し、電極パッド４４下の絶縁層４２の裏面を半導体基板４１から露出させる。ここで、チップ領域Ｒ２１の外周部全体の半導体基板４１を除去する場合、チップ領域Ｒ２１間のスクライブ領域の半導体基板４１も除去することが好ましい。
【００６４】
次に、図２５（ａ）および図２５（ｂ）に示すように、半導体基板４１をマスクとして絶縁層４２をエッチングすることにより、チップ領域Ｒ２１の外周部全体の絶縁層４２を除去し、電極パッド４４の裏面を半導体基板４１から露出させる。ここで、チップ領域Ｒ２１の外周部全体の絶縁層４２を除去する場合、チップ領域Ｒ２１間のスクライブ領域の絶縁層４２も除去することが好ましい。
【００６５】
次に、図２６（ａ）および図２６（ｂ）に示すように、半導体基板４１の裏面に樹脂層５０を形成する。そして、電極パッド４４の裏面を露出させる貫通孔５１を樹脂層５０に形成するとともに、チップ領域Ｒ２１間のスクライブ領域を露出させる溝５２を樹脂層５０に形成する。なお、貫通孔５１は、電極パッド４４の端部に跨るように配置することが好ましい。
【００６６】
次に、図２７（ａ）および図２７（ｂ）に示すように、チップ領域Ｒ２１間のスクライブラインに沿って樹脂層４８に溝５３を形成することで樹脂層４８を切断し、半導体基板４１の周囲を取り囲むように樹脂層４８、５０が配置された半導体チップＣ４１を切り出す。ここで、電極パッド４４は、半導体基板４１の横にはみ出すように配置され、半導体基板４１の周囲を取り囲むように配置された樹脂層４８、５０によって支持されている。
【００６７】
次に、図２８（ａ）および図２８（ｂ）に示すように、個片化された半導体チップＣ４１を保護シート４９ａと保護板４９ｂからピックアップする。
なお、本実施例では保護シート４９ａと保護板４９ｂに貼り付けた状態で半導体チップＣ４１の切り出しを行っているが、保護シート４９ａと保護板４９ｂから剥離した状態で半導体チップＣ４１の切り出しを行っても構わない。
【００６８】
次に、図２９に示すように、樹脂層５０を加熱しながら、電極パッド４４が上下に重なるように半導体チップＣ４１〜Ｃ４４を実装基板Ｕ１１上に順次積層する。そして、貫通孔５１、５４内に導電体を埋め込むことで、上下の電極パッド４４を電気的に接続し、上下に積層された半導体チップＣ４１〜Ｃ４４間の電気的な接続を行う。なお、半導体チップＣ４２〜Ｃ４４は、半導体チップＣ４１と同様に構成することができる。
【００６９】
これにより、上下の電極パッド４４を接続する時に、半導体基板４１や絶縁層４２、４７に応力がかかるのを抑制することが可能となる。このため、半導体基板４１を薄膜化した場合においても、半導体基板４１や絶縁層４２、４７にクラックが発生するのを防止することが可能となる。
【００７０】
（第８実施形態）
図３０（ａ）は、本発明の第８実施形態に係る半導体装置の概略構成を示す斜視図、図３０（ｂ）は図３０（ａ）の半導体装置の変形例を示す斜視図である。
図３０（ａ）において、半導体チップＣ３には、半導体基板Ｓ３が設けられている。そして、半導体基板Ｓ３上には配線層が設けられ、この配線層には、配線Ｈ３と一体的に形成された電極パッドＰ３が設けられている。ここで、電極パッドＰ３は、半導体基板Ｓ３の横にはみ出すようにして配線Ｈ２と同一平面上に配置されている。
また、半導体チップＣ３には、樹脂層Ｊ３が設けられている。ここで、樹脂層Ｊ３は、半導体基板Ｓ３の横にはみ出すように半導体基板Ｓ３に固着されている。そして、樹脂層Ｊ３は、電極パッドＰ３を下から支持するようにして半導体基板Ｓ３の周囲を取り囲むように配置されている。また、電極パッドＰ３が配置される樹脂層Ｊ３上の面は、配線Ｈ３が配置される半導体基板Ｓ３上の面に連続するように形成することができる。
【００７１】
そして、樹脂層Ｊ３には、樹脂層Ｊ３を上下に貫通する貫通孔Ｔ３が形成されている。ここで、貫通孔Ｔ３は、電極パッドＰ３の端部に跨るように配置され、電極パッドＰ３の裏面の一部が樹脂層Ｊ３から露出されている。また、樹脂層Ｊ３の側壁には、貫通孔Ｔ３に通じる溝Ｍ３が貫通孔Ｔ３ごとに形成されている。そして、半導体チップＣ３を積層し、貫通孔Ｔ３内に導電体を埋め込むことで、上下に積層された半導体チップＣ３間の電気的な接続を行うことができる。
【００７２】
これにより、電極パッドＰ３に開口部を設けることなく、上下に積層された半導体チップＣ３の貫通孔Ｔ３内に導電体を流し込むことができ、上下に積層された半導体チップＣ３間の電気的な接続を行うことが可能となる。
また、貫通孔Ｔ３に通じる溝Ｍ３を樹脂層Ｊ３の側壁に設けることにより貫通孔Ｔ３内に存在する空気を溝Ｍ３から逃がしながら、貫通孔Ｔ３内に導電体を流し込むことができ、半導体チップＣ３を上下に多数積層した場合においても、半導体チップＣ３間の電気的な接続不良を低減することができる。
また、半導体チップＣ４間の接続時に、半導体基板Ｓ３やその上の無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ３を薄膜化した場合においても、半導体基板Ｓ３や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【００７３】
なお、上記実施例では、電極パッドＰ３と配線Ｈ３の上面に関して何ら限定をしていないが、これらの上面に絶縁膜が積層されていても構わない。例えば、３０（ｂ）に示すように、無機絶縁膜Ｚ３を半導体基板Ｓ３上に積層し、さらにその上に樹脂層Ｊ３´を積層することが出来る。ここで、無機絶縁膜Ｚ３としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ３´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ３には、電極パッドＰ３よりも大きな開口部が形成されていて、当該電極パッドＰ３上面の全面が無機絶縁膜Ｚ３から露出している。一方、樹脂層Ｊ３´には、電極パッドＰ３の端部に跨るように貫通孔Ｔ３´が形成されていて、電極パッドＰ３の位置を固定することが出来るとともに、半導体チップＣ３´を電極パッドＰ３が上下に重なるように積層した際に導電体を埋め込むことによって電気的な接続を行うことが出来る。なお、樹脂層Ｊ３´の側壁から貫通孔Ｔ３´に通じる溝Ｍ３´を形成しても構わないが、溝Ｍ３´と溝Ｍ３は少なくともいずれか一方に形成されていればよい。また、樹脂層Ｊ３´と樹脂層Ｊ３とは、少なくともいずれか一方が熱可塑性を持っていれば積層時の接着層とすることが出来る。
【００７４】
（第９実施形態）
図３１（ａ）は、本発明の第９実施形態に係る半導体装置の製造方法を示す断面図、図３１（ｂ）は、本発明の第９実施形態に係る半導体装置の製造方法を示す裏面図である。
図３１（ａ）および図３１（ｂ）において、図２６の工程の貫通孔５１および溝５２を樹脂層５０に形成する時に、チップ領域Ｒ３１の貫通孔５１と溝５２とを接続する溝５５も一括して形成する。
【００７５】
これにより、貫通孔５１に存在する空気を溝５５から逃がしながら、貫通孔５１、５４内に導電体を埋め込むことができ、工程数を増加させることなく、導電体の充填性を向上させることができる。
【００７６】
（第１０実施形態）
図３２（ａ）は、本発明の第１０実施形態に係る半導体装置の概略構成を示す斜視図、図３２（ｂ）は図３２（ａ）の半導体装置の変形例を示す斜視図である。
図３２（ａ）において、半導体チップＣ４には、半導体基板Ｓ４が設けられている。そして、半導体基板Ｓ４上には配線層が設けられ、この配線層には、配線Ｈ４と一体的に形成された電極パッドＰ４が設けられている。ここで、電極パッドＰ４は、半導体基板Ｓ４の横にはみ出すようにして配線Ｈ４と同一平面上に配置されている。
また、半導体チップＣ４には、樹脂層Ｊ４が設けられている。ここで、樹脂層Ｊ４は、半導体基板Ｓ４の横にはみ出すように半導体基板Ｓ４に固着されている。そして、樹脂層Ｊ４は、電極パッドＰ４を下から支持するようにして半導体基板Ｓ４の周囲を取り囲むように配置されている。また、電極パッドＰ４が配置される樹脂層Ｊ４上の面は、配線Ｈ４が配置される半導体基板Ｓ４上の面に連続するように形成することができる。
【００７７】
そして、樹脂層Ｊ４の側壁には、樹脂層Ｊ４を上下に貫通する溝Ｍ４が形成されている。ここで、溝Ｍ４は、電極パッドＰ４の端部にかかるように配置され、電極パッドＰ４の裏面の一部が樹脂層Ｊ４から露出されている。そして、半導体チップＣ４を積層し、溝４内に導電体を埋め込むことで、上下に積層された半導体チップＣ４間の電気的な接続を行うことができる。
【００７８】
これにより、半導体チップＣ４間の接続時に、半導体基板Ｓ４やその上の無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ４を薄膜化した場合においても、半導体基板Ｓ４や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【００７９】
なお、上記実施例では、電極パッドＰ４と配線Ｈ４の上面に関して何ら限定をしていないが、これらの上面に絶縁膜が積層されていても構わない。例えば、３２（ｂ）に示すように、無機絶縁膜Ｚ４を半導体基板Ｓ４上に積層し、さらにその上に樹脂層Ｊ４´を積層することが出来る。ここで、無機絶縁膜Ｚ４としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ４´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ４４には、電極パッドＰ４よりも大きな開口部が形成されていて、当該電極パッドＰ４上面の全面が無機絶縁膜Ｚ４から露出している。一方、樹脂層Ｊ４´の側壁には、樹脂層Ｊ４´を上下に貫通する溝Ｍ４´が形成されている。ここで溝Ｍ４´は、電極パッドＰ４の端部に跨るように配置されていて、電極パッドＰ４の上面の一部が樹脂層Ｊ４´から露出されており、半導体チップＣ４´を電極パッドＰ４が上下に重なるように積層した際に導電体を埋め込むことによって電気的な接続を行うことが出来る。なお、樹脂層Ｊ４´と樹脂層Ｊ４とは、少なくともいずれか一方が熱可塑性を持っていれば積層時の接着層とすることが出来る。
【００８０】
（第１１実施形態）
図３３（ａ）、図３４、図３５、図３６（ａ）〜図４０（ａ）および図４１は、本発明の第１１実施形態に係る半導体装置の製造方法を示す断面図、図３３（ｂ）は、本発明の第１１実施形態に係る半導体装置の製造方法を示す平面図、図３６（ｂ）〜図４０（ｂ）は、本発明の第１１実施形態に係る半導体装置の製造方法を示す裏面図である。
【００８１】
図３３（ａ）および図３３（ｂ）において、図３（ａ）〜図６（ａ）および図３（ｂ）〜図６（ｂ）と同様の工程を経ることで、半導体基板６１上に樹脂層６８を形成する。そして、電極パッド６４を露出させる貫通孔７４を樹脂層６８に形成する。なお、貫通孔７４は、電極パッド６４の端部に跨るとともに、チップ領域Ｒ４１間のスクライブ領域にかかるように配置することが好ましい。また、チップ領域Ｒ４１間のスクライブ領域には、樹脂層６８を残したままにすることが好ましい。
【００８２】
なお、半導体基板６１上には絶縁層６２が形成され、絶縁層６２上には、電極パッド６４および配線６３が形成されている。ここで、電極パッド６４は、配線６３と一体的に形成されている。また、配線６３上には保護膜６７が形成され、チップ領域Ｒ４１の外周部全体の保護膜６７が除去されることにより、電極パッド６４が保護膜６７から露出されている。ここで、図５（ａ）および図５（ｂ）の例では、電極パッド１４には開口部１５が形成されているが、図３３（ａ）および図３３（ｂ）の例では、電極パッド６４には開口部が形成されていない。
【００８３】
次に、図３４に示すように、半導体基板６１の裏面を研削する際に半導体基板６１を支持する保護シート６９ａと保護板６９ｂを樹脂層６８上に形成する。
【００８４】
次に、図３５に示すように、半導体基板６１の裏面を研削することにより、半導体基板６１を薄膜化する。
【００８５】
次に、図３６（ａ）および図３６（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、チップ領域Ｒ４１の外周部全体の半導体基板６１を除去し、電極パッド６４下の絶縁層６２の裏面を半導体基板６１から露出させる。ここで、チップ領域Ｒ４１の外周部全体の半導体基板６１を除去する場合、チップ領域Ｒ４１間のスクライブ領域の半導体基板６１も除去することが好ましい。
【００８６】
次に、図３７（ａ）および図３７（ｂ）に示すように、半導体基板６１をマスクとして絶縁層６２をエッチングすることにより、チップ領域Ｒ４１の外周部全体の絶縁層６２を除去し、電極パッド６４の裏面を半導体基板６１から露出させる。ここで、チップ領域Ｒ４１の外周部全体の絶縁層６２を除去する場合、チップ領域Ｒ４１間のスクライブ領域の絶縁層６２も除去することが好ましい。
【００８７】
次に、図３８（ａ）および図３８（ｂ）に示すように、半導体基板６１の裏面に樹脂層７０を形成する。そして、チップ領域Ｒ４１間のスクライブライブ領域の樹脂層７０を除去するとともに、電極パッド６４の裏面を露出させる溝７１を樹脂層７０の側壁に形成する。なお、溝７１は、電極パッド６４の端部にかかるように配置することが好ましい。
【００８８】
次に、図３９（ａ）および図３９（ｂ）に示すように、チップ領域Ｒ４１間のスクライブラインに沿って樹脂層６８を除去し、樹脂層６８の側壁に溝７４´を形成するとともに、半導体基板６１の周囲を取り囲むように樹脂層６８、７０が配置された半導体チップＣ５１を切り出す。ここで、電極パッド６４は、半導体基板６１の横にはみ出すように配置され、半導体基板６１の周囲を取り囲むように配置された樹脂層６８、７０によって支持されている。
【００８９】
次に、図４０（ａ）および図４０（ｂ）に示すように、個片化された半導体チップＣ５１を保護シート６９ａと保護板６９ｂからピックアップする。
なお、本実施例では保護シート６９ａと保護板６９ｂに貼り付けた状態で半導体チップＣ５１の切り出しを行っているが、保護シート６９ａと保護板６９ｂから剥離した状態で半導体チップＣ５１の切り出しを行っても構わない。
【００９０】
次に、図４１に示すように、樹脂層７０を加熱しながら、電極パッド６４が上下に重なるように半導体チップＣ５１〜Ｃ５４を実装基板Ｕ１１上に順次積層する。そして、溝７１、７４´内に導電体を埋め込むことで、上下の電極パッド６４を電気的に接続し、上下に積層された半導体チップＣ５１〜Ｃ５４間の電気的な接続を行う。なお、半導体チップＣ５２〜Ｃ５４は、半導体チップＣ５１と同様に構成することができる。
【００９１】
これにより、上下の電極パッド６４を接続する時に、半導体基板６１や絶縁層６２、６７に応力がかかるのを抑制することが可能となる。このため、半導体基板６１を薄膜化した場合においても、半導体基板６１や絶縁層６２、６７にクラックが発生するのを防止することが可能となる。
【００９２】
（第１２実施形態）
図４２（ａ）は、本発明の第１２実施形態に係る半導体装置の概略構成を示す斜視図、図４２（ｂ）は図４２（ａ）の半導体装置の変形例を示す斜視図である。
図４２（ａ）において、半導体チップＣ５には、半導体基板Ｓ５が設けられている。そして、半導体基板Ｓ５上には配線層が設けられ、この配線層には、配線Ｈ５と一体的に形成された電極パッドＰ５が設けられている。また、半導体基板Ｓ５には、貫通孔Ａ５が形成されている。ここで、貫通孔Ａ５は、電極パッドＰ５下に半導体基板Ｓ５が存在しないように構成され、貫通孔Ａ５の内周部は、電極パッドＰ５の外周部よりも外側に配置することができる。
また、半導体チップＣ５には、樹脂層Ｊ５が設けられている。ここで、樹脂層Ｊ５は、貫通孔Ａ５内に埋め込まれるように半導体基板Ｓ５に固着されている。そして、樹脂層Ｊ５は、電極パッドＰ５を下から支持するように配置されている。
【００９３】
そして、電極パッドＰ５には開口部Ｋ５が形成されるとともに、樹脂層Ｊ５には、樹脂層Ｊ５を上下に貫通する貫通孔Ｔ５が形成されている。ここで、貫通孔Ｔ５は、開口部Ｋ５を介して電極パッドＰ５を上下に突き抜けるように配置することができる。そして、半導体チップＣ５を積層し、貫通孔Ｔ５内に導電体を埋め込むことで、上下に積層された半導体チップＣ５間の電気的な接続を行うことができる。
【００９４】
これにより、半導体基板Ｓ５上を避けるように電極パッドＰ５を配置することができ、半導体チップＣ５間の接続時に、半導体基板Ｓ５やその上の無機絶縁膜に応力がかかるのを抑制することができる。このため、半導体基板Ｓ５を薄膜化した場合においても、半導体基板Ｓ５や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【００９５】
なお、上記実施例では、電極パッドＰ５と配線Ｈ５の上面に関して何ら限定をしていないが、これらの上面に絶縁膜が積層されていても構わない。例えば、４２（ｂ）に示すように、無機絶縁膜Ｚ５を半導体基板Ｓ５上に積層し、さらにその上に樹脂層Ｊ５´を積層することが出来る。ここで、無機絶縁膜Ｚ５としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ５´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ５には、電極パッドＰ５よりも大きな開口部が形成されていて、当該電極パッドＰ５の上面全面が無機絶縁膜Ｚ５から露出している。一方、樹脂層Ｊ５´に電極パッドＰ５よりも小さく、かつ電極パッドＰ５の開口部Ｋ５よりも大きな貫通孔Ｔ５´を形成して、電極パッドＰ５の外周を固定するとともに、電極パッドＰ５の上面の一部と開口部Ｋ５を露出させることにより、電極パッドＰ５の位置を固定することが出来るとともに、半導体チップＣ５´を電極パッドＰ５が上下に重なるように積層した際に導電体を埋め込むことによって電気的な接続を行うことが出来る。なお、樹脂層Ｊ５´と樹脂層Ｊ５とは、少なくともいずれか一方が熱可塑性を持っていれば積層時の接着層とすることが出来る。
【００９６】
（第１３実施形態）
図４３（ａ）、図４４（ａ）、図４５、図４６、図４７（ａ）〜図５１（ａ）は、本発明の第１３実施形態に係る半導体装置の製造方法を示す断面図、図４３（ｂ）および図４４（ｂ）は、本発明の第１３実施形態に係る半導体装置の製造方法を示す平面図、図４７（ｂ）〜図５１（ｂ）は、本発明の第１３実施形態に係る半導体装置の製造方法を示す裏面図である。
【００９７】
図４３（ａ）および図４３（ｂ）において、半導体基板８１上には、絶縁層８２が形成され、絶縁層８２上には、電極パッド８４が一体的に設けられた配線８３が形成されている。ここで、電極パッド８４には開口部８５が形成されている。そして、ＣＶＤなどの方法を用いることにより、配線８３および電極パッド８４上に保護膜８７を形成する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、電極パッド８４の周囲の保護膜８７を除去し、電極パッド８４の周囲を保護膜８７から露出させる。ここで、電極パッド８４の周囲の保護膜８７を除去する場合、チップ領域Ｒ５１間のスクライブ領域の保護膜８７も除去することが好ましい。また、電極パッド８４の開口部８５の内側には、保護膜８７を残すことが好ましい。
【００９８】
次に、図４４（ａ）および図４４（ｂ）に示すように、半導体基板８１上に樹脂層８８を形成する。そして、電極パッド８４を露出させる貫通孔９４を樹脂層８８に形成する。なお、貫通孔９４は、電極パッド８４の外周部よりも内側で開口部８５よりも外側に配置することが好ましい。また、チップ領域Ｒ５１の外周部には、樹脂層８８を残したままにすることが好ましい。
【００９９】
次に、図４５に示すように、半導体基板８１の裏面を研削する際に半導体基板８１を支持する保護シート８９ａと保護板８９ｂを樹脂層８８上に形成する。
【０１００】
次に、図４６に示すように、半導体基板８１の裏面を研削することにより、半導体基板８１を薄膜化する。
【０１０１】
次に、図４７（ａ）および図４７（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、電極パッド８４下の絶縁層８２の裏面を露出させる貫通孔９８を半導体基板８１に形成するとともに、チップ領域Ｒ５１間のスクライブ領域を露出させる溝９９を半導体基板８１に形成する。なお、貫通孔９８の内周部は、電極パッド８４の外周部よりも外側に配置することが好ましい。
【０１０２】
次に、図４８（ａ）および図４８（ｂ）に示すように、半導体基板８１をマスクとして絶縁層８２をエッチングすることにより、電極パッド８４下の絶縁層８２を除去し、電極パッド８４の裏面を半導体基板８１から露出させる。ここで、電極パッド８４下の絶縁層８２を除去する場合、チップ領域Ｒ５１間のスクライブ領域の絶縁層８２も除去することが好ましい。
ここで、電極パッド８４の開口部８５の内側に保護膜８７を残すことにより、保護シート８９ａを保護膜８７にて保護することができ、絶縁層８２をエッチングにて除去する際に、保護シート８９ａにダメージが及ぶのを抑制することができる。
【０１０３】
次に、図４９（ａ）および図４９（ｂ）に示すように、半導体基板８１の裏面に樹脂層９０を形成する。そして、電極パッド８４の裏面を露出させる貫通孔９１を樹脂層９０に形成するとともに、チップ領域Ｒ５１間のスクライブ領域を露出させる溝９２を樹脂層９０に形成する。なお、貫通孔９１の内周部は、電極パッド８４の外周部よりも内側で開口部８５の外周部よりも外側に配置することが好ましい。
【０１０４】
次に、図５０（ａ）および図５０（ｂ）に示すように、チップ領域Ｒ５１間のスクライブラインに沿って樹脂層８８に溝９３を形成することで樹脂層８８を切断し、電極パッド８４下を避けるように樹脂層９０が配置された半導体チップＣ６１を切り出す。
【０１０５】
次に、図５１（ａ）および図５１（ｂ）に示すように、個片化された半導体チップＣ６１を保護シート８９ａと保護板８９ｂからピックアップする。そして、樹脂層９０を加熱しながら、電極パッド８４が上下に重なるように半導体チップＣ６１を積層する。そして、貫通孔９１、９４内に導電体を埋め込むことで、上下の電極パッド８４を電気的に接続し、上下に積層された半導体チップＣ６１間の電気的な接続を行う。
【０１０６】
これにより、上下の電極パッド８４を接続する時に、半導体基板８１や絶縁層８２や保護膜８７に応力がかかるのを抑制することが可能となる。このため、半導体基板８１を薄膜化した場合においても、半導体基板８１や絶縁層８２や保護膜８７にクラックが発生するのを防止することが可能となる。
なお、本実施例では保護シート８９ａと保護板８９ｂに貼り付けた状態で半導体チップＣ６１の切り出しを行っているが、保護シート８９ａと保護板８９ｂから剥離した状態で半導体チップＣ６１の切り出しを行っても構わない。
【０１０７】
なお、上述した第１３実施形態では、絶縁層８２をエッチングにて除去する際に保護シート８９ａを保護するために、電極パッド８４の開口部８５の内側に保護膜８７を残す方法について説明したが、電極パッド８４の開口部８５の内側に保護膜８７を残さないようにしてもよい。
【０１０８】
また、上述した第２実施形態、第７実施形態、第９実施形態および第１１実施形態においても、電極パッド下の絶縁層をエッチングにて除去する際に保護シートを保護するために、保護シートの露出部分に保護膜を残すようにしてもよい。
【０１０９】
（第１４実施形態）
図５２は、本発明の第１４実施形態に係る半導体装置の製造方法を示す図、図５３は図５２の半導体装置の製造方法の変形例を示す図である。
図５２において、半導体基板Ｓ６はチップ領域ごとに分離されている。そして、各半導体基板Ｓ６上には配線層Ｌ６が形成され、この配線層Ｌ６には、電極パッドＰ６が一体的に設けられた配線Ｈ６が形成されるとともに、配線Ｈ６を半導体基板Ｓ６と絶縁する層間絶縁膜が形成されている。ここで、電極パッドＰ６は、半導体基板Ｓ６の横にはみ出すように配置されている。なお、各半導体基板Ｓ６には、電界効果トランジスタを形成するようにしてもよいし、フラッシュメモリ、ＤＲＡＭ、マイクロコンピュータ、ロジック回路あるいはイメージセンサなどを形成するようにしてもよい。
【０１１０】
そして、これらの分離された半導体基板Ｓ６の周囲には樹脂層Ｊ６が設けられ、半導体基板Ｓ６に固着されることで、半導体基板Ｓ６の横にはみ出した電極パッドＰ６が支持されるとともに、チップ領域ごとに分離された半導体基板Ｓ６が一体的に支持される。
【０１１１】
そして、スクライブラインＢ６に沿って樹脂層Ｊ６を切断することで、半導体基板Ｓ６の周囲を取り囲むように樹脂層Ｊ６が配置された半導体チップＣ６を切り出すことができる。この半導体チップＣ６において、電極パッドＰ６は、半導体基板Ｓ６の横にはみ出すように配置され、半導体基板Ｓ６の周囲を取り囲むように配置された樹脂層Ｊ６上に支持されている。
【０１１２】
一方、実装基板Ｕ６には、絶縁基板１０１が設けられ、絶縁基板１０１上にはランド電極１０２が形成されている。そして、突出電極１０３を介して電極パッドＰ６をランド電極１０２に接合することで、半導体チップＣ６を実装基板Ｕ６上に実装することができる。
【０１１３】
これにより、電極パッドＰ６をランド電極１０２に接合する際に、半導体基板Ｓ６や無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ６を薄膜化した場合においても、半導体基板Ｓ６や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【０１１４】
なお、突出電極１０３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいはハンダボールなどを用いることができる。また、半導体チップＣ６を実装基板Ｕ６上に実装する場合、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）接合、ＮＣＦ（ＮｏｎｃｏｎｄｕｃｔｉｖｅＦｉｌｍ）接合、ＡＣＰ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合、ＮＣＰ（ＮｏｎｃｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。
【０１１５】
なお、半導体チップＣ６の上面に絶縁膜を積層しても構わない。例えば、５３に示すように、無機絶縁膜Ｚ６を配線Ｈ６上に積層し、さらにその上に樹脂層Ｊ６´を積層することが出来る。ここで、無機絶縁膜Ｚ６としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ６´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ６には、電極パッドＰ６よりも大きな開口部が形成されていて、当該電極パッドＰ６の上面全面が無機絶縁膜Ｚ６から露出している。一方、樹脂層Ｊ６´に電極パッドＰ６よりも小さい貫通孔Ｋ６を形成して、電極パッドＰ６の外周を固定するとともに、電極パッドＰ６の上面の一部を露出させることにより、突出電極１０３を介して電極パッドＰ６をランド電極１０２に接合することで、半導体チップＣ６´を実装基板Ｕ６上に実装することができる。
【０１１６】
（第１５実施形態）
図５４は、本発明の第１５実施形態に係る半導体装置の製造方法を示す図、図５５は図５４の半導体装置の製造方法の変形例を示す図である。
図５４において、半導体基板Ｓ７はチップ領域ごとに分離されている。そして、各半導体基板Ｓ７上には配線層Ｌ７が形成され、この配線層Ｌ７には、電極パッドＰ７が一体的に設けられた配線Ｈ７が形成されるとともに、配線Ｈ７を半導体基板Ｓ７と絶縁する層間絶縁膜が形成されている。ここで、電極パッドＰ７は、半導体基板Ｓ７の横にはみ出すように配置されている。
【０１１７】
そして、これらの分離された半導体基板Ｓ７の周囲には樹脂層Ｊ７が設けられ、半導体基板Ｓ７に固着されることで、半導体基板Ｓ７の横にはみ出した電極パッドＰ７が支持されるとともに、チップ領域ごとに分離された半導体基板Ｓ７が一体的に支持される。
【０１１８】
そして、スクライブラインＢ７に沿って樹脂層Ｊ７を切断することで、半導体基板Ｓ７の周囲を取り囲むように樹脂層Ｊ７が配置された半導体チップＣ７を切り出すことができる。この半導体チップＣ７において、電極パッドＰ７は、半導体基板Ｓ７の横にはみ出すように配置され、半導体基板Ｓ７の周囲を取り囲むように配置された樹脂層Ｊ７上に支持されている。
【０１１９】
また、樹脂層Ｊ７には、電極パッドＰ７の裏面が露出するように樹脂層Ｊ７を上下に貫通する貫通孔Ｔ７が形成されている。そして、貫通孔Ｔ７内には、導電体Ｄ７が埋め込まれている。なお、貫通孔Ｔ７の形成および導電体Ｄ７の埋め込みは、互いに分離された半導体基板Ｓ７が樹脂層Ｊ７にて一体的に支持されている状態で行うことができる。また、導電体Ｄ７の埋め込みは、例えば、導電性ペーストをノズルからドット状に吐出させるインクジェット法を用いることができる。
【０１２０】
そして、スクライブラインＢ７に沿って樹脂層Ｊ７を切断することで、半導体基板Ｓ７の周囲を取り囲むように樹脂層Ｊ７が配置された半導体チップＣ７を切り出すことができる。この半導体チップＣ７において、電極パッドＰ７は、半導体基板Ｓ７の横にはみ出すように配置され、半導体基板Ｓ７の周囲を取り囲むように配置された樹脂層Ｊ７上に支持されている。そして、電極パッドＰ７が上下に重なるように半導体チップＣ７を積層し、導電体Ｄ７を介して上下の電極パッドＰ７を電気的に接続することで、上下に積層された半導体チップＣ７間の電気的な接続を行うことができる。そして、突出電極１０３を介して最下層の半導体チップＣ７の電極パッドＰ７をランド電極１０２に接合することで、積層された半導体チップＣ７を実装基板Ｕ６上に実装することができる。
【０１２１】
これにより、電極パッドＰ７に開口部を設けることなく、上下に積層された半導体チップＣ７間の電気的な接続を行うことが可能となるとともに、半導体チップＣ７の接続時に、半導体基板Ｓ７や無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ７や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【０１２２】
なお、半導体チップＣ７の上面に絶縁膜を積層しても構わない。例えば、５５に示すように、無機絶縁膜Ｚ７を配線Ｈ７上に積層し、さらにその上に樹脂層Ｊ７´を積層することが出来る。ここで、無機絶縁膜Ｚ７としては、シリコン酸化膜やシリコン窒化膜、あるいはその積層膜などを用いることが可能であり、樹脂層Ｊ７´としては、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、エポキシ、あるいはフェノールなどを用いることが可能である。ここで、無機絶縁膜Ｚ７には、電極パッドＰ７よりも大きな開口部が形成されていて、当該電極パッドＰ６の上面全面が無機絶縁膜ＸＸ６から露出している。一方、樹脂層Ｊ７´に電極パッドＰ７よりも小さい貫通孔Ｔ７´を形成して、電極パッドＰ７の外周を固定するとともに、電極パッドＰ７の上面の一部を露出させることにより、突出電極１０３を介して電極パッドＰ７をランド電極１０２に接合することで、半導体チップＣ７´を実装基板Ｕ６上に実装することができる。
【０１２３】
（第１６実施形態）
図５６は本発明の第１６実施形態に係る半導体装置の製造方法を示す図、図５７は図５６の半導体装置の製造方法の変形例を示す図である。
図５６において、半導体基板Ｓ８はチップ領域ごとに分離されている。そして、各半導体基板Ｓ８上には配線層Ｌ８が形成され、この配線層Ｌ８には、電極パッドＰ８が一体的に設けられた配線Ｈ８が形成されるとともに、配線Ｈ８を半導体基板Ｓ８と絶縁する層間絶縁膜が形成されている。ここで、電極パッドＰ８は、半導体基板Ｓ８の横にはみ出すように配置されている。
【０１２４】
そして、これらの分離された半導体基板Ｓ８上には樹脂層Ｊ８が設けられ、半導体基板Ｓ８に固着されることで、半導体基板Ｓ８の横にはみ出した電極パッドＰ８が支持されるとともに、チップ領域ごとに分離された半導体基板Ｓ８が一体的に支持される。
【０１２５】
そして、スクライブラインＢ８に沿って樹脂層Ｊ８を切断することで、半導体基板Ｓ８上に樹脂層Ｊ８が配置された半導体チップＣ８を切り出すことができる。この半導体チップＣ８において、樹脂層Ｊ８は、半導体基板Ｓ８の横にはみ出すように配置される。また、電極パッドＰ８は、半導体基板Ｓ８の横にはみ出すように配置され、半導体基板Ｓ８上に配置された樹脂層Ｊ８下に支持されている。
【０１２６】
一方、実装基板Ｕ７には、絶縁基板２０１が設けられ、絶縁基板２０１上にはランド電極２０２が形成されている。そして、樹脂層Ｊ８を実装基板Ｕ７上に接着し、ボンディングワイヤＷを介して電極パッドＰ８をランド電極２０２に接続することで、半導体チップＣ８を実装基板Ｕ７上に実装することができる。
ここで、樹脂層Ｊ８が熱可塑性を有すれば、樹脂層Ｊ８を半導体チップＣ８と実装基板Ｕ７との間の接着材として用いることが出来る。
【０１２７】
これにより、ボンディングワイヤＷを電極パッドＰ８に接続する際に、半導体基板Ｓ８や無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ８や無機絶縁膜にクラックが発生するのを防止することが可能となるとともに、樹脂層Ｊ８に貫通孔を形成する必要がなくなり、工程数を削減することができる。
【０１２８】
なお、樹脂層Ｊ８の下に無機絶縁膜を積層しても構わない。この場合、無機絶縁膜は電極パッドＰ８よりも大きく開口されていて、電極パッドＰ８の上面全面が無機絶縁膜から露出していることが好ましい。
また、図５７に示すように、半導体基板Ｓ８の裏面に樹脂膜Ｊ８´を積層しても構わない。樹脂層Ｊ８´に電極パッドＰ８よりも小さい貫通孔Ｋ８を形成して、電極パッドＰ８の外周を固定するとともに、電極パッドＰ８の裏面の一部を露出させる。そして、樹脂層Ｊ８を実装基板Ｕ７上に接着し、ボンディングワイヤＷを介して電極パッドＰ８をランド電極２０２に接続することで、半導体チップＣ８を実装基板Ｕ７上に実装することができる。
さらに、貫通孔Ｋ８を形成せずに、樹脂層Ｊ８に電極パッドＰ８よりも小さい貫通孔を形成して、電極パッドＰ８の外周を固定するとともに、電極パッドＰ８の上面の一部を露出させることも可能である。そして、裏面の樹脂層Ｊ８´を実装基板Ｕ７上に接着し、ボンディングワイヤＷを介して電極パッドＰ８をランド電極２０２に接続することで、半導体チップＣ８´を実装基板Ｕ７上に実装することができる。ここで、裏面の樹脂層Ｊ８´が熱可塑性を有すれば、裏面の樹脂層Ｊ８´を半導体チップＣ８´と実装基板Ｕ７との間の接着材として用いることが出来る。
【０１２９】
（第１７実施形態）
図５８は、本発明の第１７実施形態に係る半導体装置の製造方法を示す図、図５９は図５８の半導体装置の製造方法の変形例を示す図である。
図５８において、半導体基板Ｓ９はチップ領域ごとに分離されている。そして、各半導体基板Ｓ９上には配線層Ｌ９が形成され、この配線層Ｌ９には、電極パッドＰ９が一体的に設けられた配線Ｈ９が形成されるとともに、配線Ｈ９を半導体基板Ｓ９と絶縁する層間絶縁膜が形成されている。ここで、電極パッドＰ９は、半導体基板Ｓ９の横にはみ出すように配置されている。
【０１３０】
そして、これらの分離された半導体基板Ｓ９上には樹脂層Ｊ９が設けられ、半導体基板Ｓ９に固着されることで、半導体基板Ｓ９の横にはみ出した電極パッドＰ９が支持されるとともに、チップ領域ごとに分離された半導体基板Ｓ９が一体的に支持される。
【０１３１】
そして、スクライブラインＢ９に沿って樹脂層Ｊ９を切断することで、半導体基板Ｓ９上に樹脂層Ｊ９が配置された半導体チップＣ９を切り出すことができる。この半導体チップＣ９において、樹脂層Ｊ９は、半導体基板Ｓ９の横にはみ出すように配置される。また、電極パッドＰ９は、半導体基板Ｓ９の横にはみ出すように配置され、半導体基板Ｓ９上に配置された樹脂層Ｊ９下に支持されている。
【０１３２】
また、樹脂層Ｊ９には、電極パッドＰ９の表面が露出するように樹脂層Ｊ９を上下に貫通する貫通孔Ｔ９が形成されている。なお、貫通孔Ｔ９の形成は、互いに分離された半導体基板Ｓ９が樹脂層Ｊ９にて一体的に支持されている状態で行うことができる。
【０１３３】
そして、電極パッドＰ９が上下に重なるように半導体チップＣ９を積層し、突出電極１０４を介して上下の電極パッドＰ９を電気的に接続することで、上下に積層された半導体チップＣ９間の電気的な接続を行うことができる。そして、突出電極１０３を介して最下層の半導体チップＣ９の電極パッドＰ９をランド電極１０２に接合することで、積層された半導体チップＣ９を実装基板Ｕ６上に実装することができる。
【０１３４】
これにより、電極パッドＰ９に開口部を設けることなく、上下に積層された半導体チップＣ９間の電気的な接続を行うことが可能となるとともに、半導体チップＣ９の接続時に、半導体基板Ｓ９や無機絶縁膜に応力がかかるのを抑制することができ、半導体基板Ｓ９や無機絶縁膜にクラックが発生するのを防止することが可能となる。
【０１３５】
なお、上記実施例において、樹脂層Ｊ９の下に無機絶縁膜を積層しても構わない。この場合、無機絶縁膜は電極パッドＰ９よりも大きく開口されていて、電極パッドＰ９の上面全面が無機絶縁膜から露出していることが好ましい。
また、図５９に示すように、半導体基板Ｓ９の裏面に樹脂膜Ｊ９´を積層しても構わない。樹脂層Ｊ９´に電極パッドＰ９よりも小さい貫通孔Ｋ９を形成して、電極パッドＰ９の外周を固定するとともに、電極パッドＰ９の裏面の一部を露出させる。そして、電極パッドＰ９が上下に重なるように半導体チップＣ９´を積層し、突出電極１０４´を介して上下の電極パッドＰ９を電気的に接続することで、上下に積層された半導体チップＣ９´間の電気的な接続を行うことができる。そして、突出電極１０３´を介して最下層の半導体チップＣ９´の電極パッドＰ９をランド電極１０２に接合することで、積層された半導体チップＣ９´を実装基板Ｕ６上に実装することができる。ここで、裏面の樹脂層Ｊ９´が熱可塑性を有すれば、裏面の樹脂層Ｊ９´を半導体チップＣ９´の積層および半導体チップＣ９´と実装基板Ｕ６との間の接着材として用いることが出来る。
【符号の説明】
【０１３６】
Ｗ１半導体ウェハ、Ｂ１、Ｂ６〜Ｂ９スクライブライン、Ｒ１、Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１チップ領域、Ｓ１〜Ｓ９、１１、４１、６１、８１半導体基板、Ｐ１〜Ｐ９、１４、３３、４４、６４、８４電極パッド、Ｊ１〜Ｊ９、Ｊ１´〜Ｊ９´、１８、１８´、２０、２０´、４８、５０、６８、７０、８８、９０樹脂層、Ｈ１〜Ｈ９、１３、３２、４３、６３、８３配線、Ｔ１〜Ｔ３、Ｔ１´〜Ｔ３´、Ｔ５、Ｔ７、Ｔ９、Ａ５、２１、２１´、２４、２４´、２６、２７、５１、７４、９１、９４、９８貫通孔、Ｋ１、Ｋ５〜Ｋ９、Ａ５、１５、５４、８５開口部、Ｃ１〜Ｃ９、Ｃ１´〜Ｃ９´、Ｃ１１〜Ｃ１７、Ｃ３１〜Ｃ３４、Ｃ４１〜Ｃ４４、Ｃ５１〜Ｃ５４、Ｃ６１半導体チップ、Ｄ１、Ｄ７導電体、Ｍ３、Ｍ４、Ｍ３´、Ｍ４´ 溝、Ｌ６〜Ｌ９配線層、Ｕ６、Ｕ７、Ｕ１１実装基板、Ｚ１〜Ｚ９無機絶縁膜、１０、３１、１０１、２０１絶縁基板、１０２、２０２ランド電極、１０３、１０４、１０３´、１０４´ 突出電極、W ボンディングワイヤ、１２、４２、６２、８２絶縁層、１７、３４、４７、６７、８７保護膜、１９ａ、１９ｂ、４９ａ、４９ｂ、６９ａ、６９ｂ、８９ａ、８９ｂ保護シート、２２、２３、５２、５３、５５、７１、７３、７４´、９２、９７、９９溝、２５導電体

【特許請求の範囲】
【請求項１】
配線層が設けられた半導体基板と、
前記半導体基板上を避けるように配置され、前記配線層に含まれる配線と一体的に形成された電極パッドと、
前記半導体基板に固着され、前記電極パッドを支持する樹脂層とを備えることを特徴とする半導体装置。
【請求項２】
配線層が設けられた半導体基板と、
前記半導体基板の横にはみ出すように配置され、前記配線層に含まれる配線と一体的に形成された電極パッドと、
前記半導体基板の横にはみ出すように前記半導体基板に固着され、前記電極パッドを支持する樹脂層と、
前記電極パッドを上下に突き抜けるように配置され、前記樹脂層を上下に貫通する貫通孔または溝とを備えることを特徴とする半導体装置。
【請求項３】
前記樹脂層は、前記半導体基板の周囲を取り囲むように配置されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板は前記樹脂層を介して上下に複数積層され、上下の電極パッドが電気的に互いに接続されるように前記貫通孔または前記溝に埋め込まれた導電体を備えることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
チップ領域ごとに区画された半導体ウェハの半導体基板上に電極パッドを含む配線層を形成する工程と、
前記半導体ウェハの上面を無機絶縁膜で被覆する工程と、
前記電極パッドの上面および前記半導体ウェハのスクライブライン上に設けられた前記無機絶縁膜を除去する工程と、
前記無機絶縁膜が積層された半導体ウェハ上面を第一の樹脂層で被覆する工程と、
前記第一の樹脂層から前記電極パッドの上面の一部を露出させる開口部を形成する工程と、
前記半導体基板の裏面を選択的にエッチングすることにより、前記電極パッド下の前記半導体基板を除去するとともに、前記半導体ウェハのスクライブラインに沿って前記半導体基板をチップ領域ごとに分離する工程と、
前記配線層に含まれる前記電極パッド下の絶縁層を除去し、前記電極パッドを前記絶縁層から露出させる工程と、
前記配線層に含まれる絶縁層の、前記スクライブライン部に露出した部分を除去する工程と、
前記半導体ウェハ下面を第二の樹脂層で被覆する工程と、
前記第二の樹脂層から前記電極パッドの裏面の一部と必要に応じて前記スクライブライン部の前記第一の樹脂層の裏面を露出させる開口部を形成する工程と、
前記スクライブラインに沿って前記第一の樹脂層と必要に応じて前記第二の樹脂層とを切断する工程とを備えることを特徴とする半導体装置の製造方法。

【図１】