【課題】半導体基板上に形成されるインダクタンス素子の特性損失を少なくする。
【解決手段】インダクタンス素子を構成する巻き線状の帯状導電膜の下の半導体基板表面に、酸素のイオン注入法により形成される厚い絶縁領域を形成する。この絶縁領域は、通常の集積回路素子領域上に形成される配線用の薄い絶縁膜より大きな膜厚を有する。かかる構成にすることにより、帯状導電膜内に発生する渦電流の経路をなくし、渦電流を抑制して特性損失を抑えることができる。 （もっと読む）

【課題】 バンクに撥液化処理を行う際の、機能膜へのダメージを解消した膜パターンの形成方法と、これによって得られた膜パターンを備えた半導体装置、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐに設けられたゲート絶縁膜２８（機能膜）上に機能液を配置して膜パターンを形成する方法である。基板Ｐにゲート絶縁膜２８を設け、ゲート絶縁膜２８上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを塗布し乾燥してバンク膜３１を形成する。そして、マスクＭを用いてバンク膜３１を選択的に露光し、バンク膜３１に撥液処理を施す。バンク膜３１を現像処理することでゲート絶縁膜２８を露出させ、パターン形成領域を区画するバンクを形成する。パターン形成領域に前記機能液を配置し、膜パターンを形成する。少なくとも、バンク膜３１に撥液処理を施す工程は、バンク膜３１を現像処理しバンクを形成する工程より前の工程で行う。 （もっと読む）

【課題】 高信頼かつ低電気抵抗で、コスト面でも有利な電子部品を提供する。
【解決手段】 チップサイズパッケージの電子部品２は、ａ）導電パターン１１が形成された基板１０と、ｂ）一部分が導電パターン１１に接続され、他の部分が、大略、基板１０と間隔を設けて基板１０に沿って延在する内部配線１４，１５と、ｃ）内部配線１４，１５に関して基板１０とは反対側に配置され、基板１０の表面を保護する保護膜１６とを備える。内部配線１４，１５は、複数層からなり、その保護層１６側の最表層１５の主材料がＰｔである。 （もっと読む）

【課題】 層間絶縁膜の表面に埋込配線を形成する場合に、研磨面の平坦性を保つことができる半導体装置の製造方法を提供すること。
【解決手段】 基板２００上に、層間絶縁膜２０３と、この層間絶縁膜を保護する絶縁性材料からなる第１のハードマスク２０４と、第２のハードマスク２０５とを成膜する。第２のハードマスク２０５を開口し、第２のハードマスク２０５をマスクとして、層間絶縁膜２０３に埋込配線が埋め込まれるべき凹溝２０７を形成する。埋込配線の材料２０９が層間絶縁膜２０３へ拡散するのを防止する拡散防止膜２０８Ｂを成膜する。第２のハードマスク２０５と拡散防止膜２０８Ｂとが同じ材料で、金属元素を組成に含む導電性材料からなる。埋込配線の材料となる導電性金属２０９を堆積する。導電性金属２０９の表面側から第１のハードマスク２０４が露出するレベルまで研磨を行う。 （もっと読む）

【課題】 分断されたパターン形成領域にキャップ層を有した膜パターンを形成する際に、その形成工程を簡略化することにより、膜パターンの生産性を向上した、膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐ上に、第１のパターン形成領域５２，５３と、交差部５６で分断される第２のパターン形成領域５５とを備えるパターン形成領域を区画するバンク５１を形成する。そして、第１のパターン形成領域５２，５３に第１の膜パターンを、第２のパターン形成領域に第２の膜パターンを形成した後、基板の全面に撥液処理を施す。その後、第２の膜パターンの各所定の位置の撥液性を選択的に保持させたまま、基板上の撥液性を低下させる。第１の膜パターン、及び第２の膜パターン上にキャップ層を積層し、第２の膜パターンの各所定の位置における撥液性を除去し、各所定の位置間に導電膜により接続する。 （もっと読む）

【課題】銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。
【解決手段】導電構造（１６、２２）の側壁には、金属層、中間層が交互に積層され、少なくとも３つの層を含んだ積層構造（３２）が設けられている。積層構造（３２）の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。 （もっと読む）

【課題】 異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一の半導体デバイス、即ちウェハ又はチップの上に形成する方法を開示する。
【解決手段】 １つの実施形態において、この方法は、第１誘電体層（１１０）内のデュアル・ダマシン構造体（１２４）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第１誘電体層（１１０）内のシングル・ダマシン・ビア構造体（１２６）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。次に、この方法は、第２誘電体層（１５０）内のデュアル・ダマシン構造体（２２０）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第２誘電体層（１５０）内のシングル・ダマシン・ライン配線構造体（１６０）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅を有し、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅を有する。異なる回路に対する異なる幅のＢＥＯＬ配線を有する半導体デバイスもまた開示される。 （もっと読む）

【課題】 半導体形成プロセスによって形成してある抵抗体装置において、抵抗値の変更のための修正にかかる時間と費用の削減を図れるようにすることを目的とする。
【解決手段】 抵抗体２２上にその長手方向に沿って全長に亘ってＮ個のコンタクト２３−１〜２３−Ｎが等間隔で分散して形成してあり、アルミ配線パターン２４、２５がＮ個のコンタクト２３−１〜２３−Ｎのうちから選択した二つのコンタクト２３−１と２３−Ｎとに接続してある。抵抗値を変更する場合には、アルミ配線パターンだけを変更して、目的とする抵抗値に対応した別のコンタクトに接続して形成される。 （もっと読む）

【課題】隔壁により区画領域を設けて液滴塗出法により液滴を配置する際に、区画領域端部で液滴が十分に塗れ広がらず空隙が残ったり、局所的に膜厚が薄くなったりしてしまう、という課題を解決することを目的とする。
【解決手段】本発明の膜パターンの形成方法は、機能液の液滴を基板上に配置することにより膜パターンを形成する膜パターンの形成方法であって、前記基板上に前記膜パターンに応じた隔壁を形成する工程と、前記隔壁によって区画された領域に前記機能液の液滴を配置する工程とを有し、前記区画領域の端部は曲率を持たせて形成し、液滴が塗れ広がる距離を短くして機能液の充填性を向上させる。 （もっと読む）

【課題】配線の引き出し性が向上されているとともに、配線間の短絡などの電気的問題が生じるおそれが抑制されており、かつ、配線が形成される領域の省スペース化が図られた半導体装置を提供する。
【解決手段】半導体装置１が備える基板４上の所定の層内に、第１の配線３が複数本並べられて設けられている。各第１の配線３は、それらの並べられた方向に沿って一方の側から他方の側へ向かうに連れて長く延ばされて形成されているか、あるいは短く縮められて形成されている。それとともに、各第１の配線３は、隣接するそれぞれの一端部３ａが並べられた方向と直交する方向において互いにずれた位置に配置されている。 （もっと読む）

【課題】 標準的なロジック半導体集積回路製造工程において高密度コンデンサを形成した半導体集積回路を提供する。
【解決手段】 各同電位の電極、灰色部どうし、斜線部どうしはコンタクトホールによって接続され、Ｍ（１）層では灰色部分の電極が格子パターンとなり外周部から電極端子を引き出すことが可能となっている。また、Ｍ（２）層では斜線部分の電極が格子パターンとなり外周部より電極端子を引き出すことができる。このように構成することによって矩形電極と格子電極により効率よくコンデンサを形成できる。また、これらを形成するのに通常の製造工程から特別の工程を追加することなく製造することができる。 （もっと読む）

【課題】液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】基板１０Ａの表面Ｓにヘキサメチルシラザンを基板１０Ａの表面Ｓに塗布し、ＨＭＤＳ層１２を形成するヘキサメチルシラザン層形成工程と、ＨＭＤＳ層１２上に、有機感光性材料層を形成する有機感光性材料層形成工程と、前記有機感光性材料層をパターニングしてバンクパターン１８を形成する工程と、バンクパターン１８によって縁取られた領域に、インクジェット法を用いて、導電性材料を付与する導電性材料付与工程と、を含んでいる。 （もっと読む）

【課題】 薄膜形成領域の断面全域に機能液を充填することにより、形成される薄膜の機能を実現するために充分な断面積と必要な断面形状を有する薄膜を形成することができる、薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器を実現する。
【解決手段】 薄膜パターン形成方法は、第１の薄膜を構成する材料を含む機能液に対して親液性を有する第２の薄膜を形成するステップと、第２の薄膜の表面に、機能液に対する撥液性を付与する処理を行うステップと、第２の薄膜の一部を取り除いて、第１の薄膜のパターン形状を規定する凹部を形成するステップと、凹部に向けて機能液を吐出するステップと、凹部に吐出された機能液を乾燥させて第１の薄膜を形成するステップとを有する。半導体装置の回路配線は、上記薄膜パターン形成方法を用いて形成されており、電気光学装置は当該半導体装置を備え、電子機器は上記電気光学装置を備える。 （もっと読む）

【課題】パターン形成時に、微細パターンと他のパターンとの各々の高さを同じくすることにより、パターンを含む領域の上面に平坦領域を形成するバンク構造体、パターン形成方法、及び電気光学装置、電子機器を提供する。
【解決手段】機能液により形成するパターンに対応した凸部３５が設けられた隔壁構造体であって、第１パターンに対応して設けられた第１凹部５５と、第１パターンに接続され、かつ、第１パターンよりも幅が狭い第２パターンに対応して設けられた第２凹部５６と、第１凹部５５に少なくとも１以上設けられた凸部３５と、を備えることを特徴とする。 （もっと読む）

【課題】 ライナによって確実に導体が低ｋ誘電体内に拡散するのを防ぐ集積回路構造を提供する。
【解決手段】 論理および機能デバイスを含む少なくとも第１の層を形成し、第１の層の上に少なくとも１つの相互接続層を形成する集積回路構造を形成するための方法および構造を開示する。相互接続層は、論理および機能デバイス間に電気的接続を形成するように構成されている。相互接続層は、まず誘電体層を形成することによって作成される。誘電体層は、第１の材料および第２の材料を含み、第２の材料は、製造環境条件（例えば以下で論じる処理条件）における安定性が第１の材料よりも低い。「第２の材料」はポロゲンを含み、「第１の材料」はマトリックス・ポリマを含む。そして、本発明は、誘電体層における導電性フィーチャを形成し、誘電体層から第２の材料を（例えば加熱によって）除去して、相互接続層内で第２の材料が位置していた場所に空気ポケットを生成する。
（もっと読む）

【課題】タングステン層の抵抗値の上昇を抑えることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、半導体基板（１）上に層間絶縁膜（２）を形成するステップと、前記層間絶縁膜（２）の内部に延びるコンタクトホールを形成するステップと、前記コンタクトホールの底面部及び側壁部にバリアメタル層（４）を形成するステップと、前記バリアメタル層（４）が形成された前記コンタクトホールに、フッ素を含む材料からタングステン層（５）を形成するステップと、ポストパージにより前記タングステン層（５）から前記フッ素を除去するステップとを具備している。
（もっと読む）

【課題】エレクトロマイグレーションの発生を抑制できる電源配線構造を提供すること。
【解決手段】本電源配線構造は、互いに異なる配線層である第１、第２の電源配線１０１０，１０３０を備え、かつ、前記両電源配線１０１０，１０３０が互いの交差領域でビア１０６０により電気的に接続されている電源配線構造であって、前記交差領域から第１の電源配線１０１０の配線方向１０２０に第２の電源配線１０３０が延長されて第３の電源配線１０７０が構成され、かつ、第１および第３の電源配線１０１０，１０７０がビア１０６０により電気的に接続されている。 （もっと読む）

【課題】 溝とビアを有する低誘電率絶縁膜上にバリアメタルを成膜する前のビア底の高抵抗層の除去手段として、プラズマによる絶縁膜ダメージのない半導体装置の製造方法及び製造装置を提供する。
【解決手段】 溝とビアを有する低誘電率絶縁膜１０２上にバリアメタルを成膜する前に、ビア底の高抵抗層１０４を、還元性のガスを用いた熱還元法にて除去し、真空保持のまま、バリアメタル１０５、めっきのシード層としての銅を形成する。 （もっと読む）

マイクロエレクトロニック構造を形成する方法が記述される。それらの方法は、基板上にダイヤモンド層を形成し、そこではダイヤモンド層の一部が欠陥を含み、その後、ダイヤモンド層から欠陥を除去することによってダイヤモンド層内に空孔を形成する。 （もっと読む）

アモルファス炭素材料を堆積するための方法が提供される。一態様では、本発明は、処理チャンバに基板を位置決めするステップと、該処理チャンバに処理ガスを導入するステップであって、該処理ガスがキャリアガス、水素および１つ以上の前駆体化合物を含むステップと、二重周波数ＲＦ源から電力を印加することによって該処理ガスのプラズマを生成するステップと、該基板上にアモルファス炭素層を堆積するステップとを含む基板処理方法を提供する。 （もっと読む）