【課題】内層配線が薄くても内層配線とビアとの間の優れた電気伝導性を得ることができる半導体装置およびその製造方法を提供する。
【解決手段】第１層と第２層との間に介在した所定の厚みの第１金属層と、前記第２層の表層に配置された第２金属層と、前記第１金属層、前記第１層及び前記第２層を貫通するビアホールと該ビアホールに形成された導電性組成物とからなるビアと、を具備し、前記ビアホールの外周に沿った第１金属層の端部は前記ビアホールの側面に接するように折れ曲がった形状であり、前記第１金属層の折れ曲がった表面で前記導電性組成物に導通している半導体装置である。 （もっと読む）

【課題】半導体デバイスのビアの不良率を高精度に予測するモデル、ならびにこの不良率予測モデルに基づく不良率予測工程を有する半導体デバイスの製造方法および不良率予測システムを提供する。
【解決手段】ビア不良率予測工程を有する半導体デバイスの製造方法であって、前記ビア不良率予測工程は、複数のビアチェーンＴＥＧの不良率を計測するステップＳ１０１と、前記ビアチェーンＴＥＧのビア間距離と前記不良率との関係に基づいてビア不良率予測モデル関数を算出するステップＳ１０２と、前記半導体デバイスの実際のレイアウトにおいて、各ビアについて最短隣接ビアを決定し、前記各ビアと前記各ビアに対応する前記最短隣接ビアとの間の最短隣接距離を算出するステップＳ１１０と、前記ビア不良率予測モデル関数と前記最短隣接距離とに基づいて前記各ビアの不良率を予測するステップＳ１１５とを有する。 （もっと読む）

【課題】ビアもしくはトレンチへの埋め込みに好適であり、所望のパターンに基づいた形成が容易であり、エッチング耐性に優れるレジスト下層膜を与えるレジスト下層膜形成用組成物及びこの組成物を用いたデュアルダマシン構造の形成方法を提供する。
【解決手段】本レジスト下層膜形成用組成物は、（Ａ）アリール基を有する重合体、（Ｂ）アセチレン基を有する界面活性剤、及び、（Ｃ）溶剤を含有する。更に、（Ｄ）酸発生剤、（Ｅ）架橋剤等を含有することができる。 （もっと読む）

【課題】エッチング時におけるホール径が小さく、アスペクト比が高い場合においても、テーパ角を良好にコントロール可能なコンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法を提供する。
【解決手段】基材１上に形成された膜２上に金属膜３を形成する。そして、金属膜３上にレジストマスク４を形成する。このレジストマスク４を用い、金属膜３をドライエッチングするとともに、ドライエッチングによるレジストマスク４の後退量を制御して、開口側面５ａが膜に対して第１の傾斜角度を有する金属マスク５を形成する。第１の傾斜角度を有する金属マスク５を用いて膜をドライエッチングすることで、基材１の表面に形成された導電部６を露出させるとともに、開口側面５ａが導電部６に対して第１の傾斜角度に応じた第２の傾斜角度を有する孔を形成する。そして、金属マスク５を除去するコンタクトホールの形成方法である。 （もっと読む）

【課題】トレンチがミスアライメントされていても、バイアの寸法が低減されない相互接続構造を形成する方法を提供する。
【解決手段】４つのマスク・フィルムを有するマスク層が、半導体装置の相互接続構造の製造で使用される。第１のマスク・フィルムおよび第３のマスク・フィルムは、実質的に等しいエッチング速度を有する。第２のマスク・フィルムおよび第４のマスク・フィルムは、実質的に等しいエッチング速度のフィルムを有し、このエッチング速度は、第１および第３のマスク・フィルムのエッチング速度とは異なる。バイアが、第１のマスク・フィルムにエッチングされる。その後、トレンチが、マスク層の第３のマスク・フィルムにエッチングされる。バイアおよびトレンチは、その後、誘電体材料にエッチングされる。第２、第３および第４のマスク・フィルムは取り除かれ、第１のマスク・フィルムは、誘電体材料のためのパッシベーション層として残る。導電金属が、バイアおよびトレンチに堆積される。 （もっと読む）

【課題】配線コンタクトの配置領域を削減し、チップ面積を縮小する。
【解決手段】半導体基板と、前記半導体基板上に形成されて、複数の第１の配線、これら複数の第１の配線と交差する複数の第２の配線、並びに前記第１及び第２の配線の交差部で両配線間に接続されたメモリセルを有するセルアレイからなるセルアレイ層を複数積層したメモリブロックと、前記各セルアレイの前記第１の配線と前記半導体基板とをそれぞれ接続する、前記セルアレイ層の積層方向に延びる複数の配線コンタクトとを備え、所定の前記セルアレイ層は、これよりも前記半導体基板に近い下層の前記セルアレイ層よりも、前記第１の配線の分割数及び接続される配線コンタクト数が少ない。 （もっと読む）

【課題】本発明は、電気的接続について信頼性を向上させることを目的とする。
【解決手段】集積回路１２及び集積回路１２に電気的に接続された電極１４を有する半導体基板１０に、熱硬化性樹脂前駆体２４を設ける。電極１４上から、熱硬化性樹脂前駆体２４の表面に至るように、配線２０を形成する。熱硬化性樹脂前駆体２４を、熱によって硬化収縮させて表面積を小さくし、配線２０に凸部２２となるしわを形成する。 （もっと読む）

【課題】良好に接続できるようにする。
【解決手段】層間絶縁膜２２，２９に形成された１つのコンタクトホール５１、５３につき複数のボトムゲートライン４１の配線端子がそのコンタクトホール５１，５３内にあり、１つのボトムゲートライン４１につき１つの中継パッド５２，５４が被覆し、１つのコンタクトホール５６につき１つの中継パッド５４がそのコンタクトホール５６内にあり、１つの中継パッド５４につき１つの表面パッド５６がコンタクトホール５６内で接している。 （もっと読む）

【課題】被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことが可能な薄膜の形成方法を提供する。
【解決手段】高融点金属よりなる金属ターゲット９６をスパッタしつつ発生した金属粒子をプラズマでイオン化し、載置台６０上に載置された表面に凹部を有する被処理体２の表面に前記イオン化された金属粒子をバイアス電力により引き込んで高融点金属を含む薄膜を堆積する成膜工程を有する薄膜の形成方法において、被処理体を、堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにする。これにより、表面拡散を生ぜしめて被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止する。 （もっと読む）

集積回路システム（１０００）を形成するための方法は、集積回路デバイス（１０４）を提供するステップと、前記集積回路デバイス（１０４）の上に一体化コンタクト（１０２）を形成するステップと、を有し、該一体化コンタクト（１０２）を形成するステップは、前記集積回路デバイス（１０４）の上にビア（１１２）を提供するステップと、前記ビア（１１２）内に選択的金属（１１４）を形成するステップと、前記選択的金属（１１４）の上に少なくとも１のナノチューブ（１１６）を形成するステップと、前記ナノチューブ（１１６）の上にキャップ（１１８）を形成するステップと、を有する。
（もっと読む）

【課題】所望のエッチングレートでシリコンリッチ膜をエッチングすることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に、トンネル絶縁膜１４、電荷蓄積層１６、トップ絶縁膜１８からなるＯＮＯ膜２０が形成されている半導体装置の製造方法は、ワードライン２２上に、層間絶縁膜２４、紫外線吸収膜２６、反射防止膜２８、キャップ層３０を形成する工程と、シリコンリッチ膜である紫外線吸収膜２６の紫外線に対する消衰係数を測定する工程と、消衰係数に対応した酸素ガス流量を用いたエッチング条件により、シリコンリッチ膜である紫外線吸収膜２６をエッチングする工程と、を有する。 （もっと読む）

【課題】非接触の検査に関して、検査時に必要なインダクタと、ボンディング時に必要なボンディングパッドの両方が、各端子に必要であり、従来のボンディングパッドだけで十分であった場合と比較して、チップ面積の増大を招いてしまう。
【解決手段】半導体装置１００は、半導体基板２と、半導体基板２上に設けられたインダクタ４と、インダクタ４上に、インタクタ４と接触するように設けられた金属ボール８と、金属ボール８に電気的に接続されたボンディングワイヤ１０を含み、インダクタ４と、金属ボール８とを介して、外部との信号のやりとりを行なう。インダクタ４が、ボンディングパッドの機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。 （もっと読む）

【課題】良質な低誘電率の絶縁膜を成膜することができる方法を提供する。
【解決手段】先ず、Ｓｉ、Ｎ、Ｃ、Ｏ及びＨの少なくとも１つ以上の元素からなる中空構造体群を絶縁膜形成材料である溶液に分散させて得た塗布液Ｒを基板上に塗布して塗布膜４を形成する。続いて前記基板を加熱して前記塗布膜をベーキングすることにより、多孔質の低誘電率の絶縁膜を得る。この方法では、元々空隙を有する材料を絶縁膜形成材料である溶液に分散させているので低密度化を図ることができ、低誘電率の絶縁膜が得られる。また当該絶縁膜は、化学結合を有する殻を持つ空隙でポアが形成されているため、膜の機械的強度が高い。 （もっと読む）

【課題】正常な切断を実現できるレーザー光照射条件範囲を、従来のヒューズ層に比べて拡大することができるヒューズ層を有する半導体装置を提供する。
【解決手段】層間絶縁膜３上に平行に配置された複数のヒューズ層５と、互いに隣接するヒューズ層５の間に、ヒューズ層５と平行に設けられたダミーヒューズ層１５とを備える。ヒューズ層５を切断するためのレーザー光照射の際、ダミーヒューズ層１５が横方向へ拡散する熱エネルギーを吸収するため、隣り合うヒューズ層５へのダメージを抑制することができる。また、ヒューズ層５が密集して配置された状況下であっても、レーザー光のエネルギーやビーム径を大きくすることが可能となるため、ヒューズ層を安定して切断することが可能になる。 （もっと読む）

【課題】貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板及びその製造方法を提供する。
【解決手段】基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、基板部材７に設けられた貫通孔３と、基板部材７の貫通孔３を除く両面および貫通孔３の内周面に形成された絶縁層９と、少なくとも前記貫通配線基板の一方の面において、基板部材７の貫通孔３を除く部分の絶縁層９上に形成される絶縁樹脂層１４と、貫通孔３内周面の絶縁層９上に設けられたバリアメタルシード層１２と、貫通孔３に充填されると共に、貫通孔３から所定距離離れた位置まで前記貫通配線基板の一方の面上の絶縁樹脂層１４上に伸延して形成される貫通伸延配線１３と、貫通孔３の位置を除く貫通伸延配線１３上に形成された導電性を有するバンプ１５と、を具備している。 （もっと読む）

【課題】積層した導電体層を駆動回路などに接続する部分の製造効率を向上し、且つ信頼性を向上させること。
【解決手段】本発明の積層配線構造体は、導電体層と絶縁層とが交互に積層された積層部と、最上層の絶縁層から形成され導電体層それぞれに達し、側面が導電体層と絶縁膜を介して形成された複数のコンタクトと、を有している。また、コンタクトのうち少なくとも１つは、導電体層で区切られた複数の部分を有し、
上層の導電体層に区切られるコンタクトの内径より、下層の導電体層に接続されるコンタクトの開口部の内径が小さいことを特徴とすることもできる。 （もっと読む）

誘電性領域および導電性領域を含む、パターン化半導体基板表面を提供することと、両親媒性表面調整剤を誘電性領域に塗布し、誘電性領域を調整することと、を含む、パターン化半導体基板を調整する方法が提示される。いくつかの実施形態では、誘電性領域を調整することは、誘電性領域のぬれ角を調整することを含む。いくつかの実施形態では、ぬれ角を調整することは、誘電性領域の表面を親水性にすることを含む。いくつかの実施形態では、方法は、水溶液をパターン化半導体基板表面に塗布することをさらに含む。いくつかの実施形態では、導電性領域は、水溶液によって、選択的に増強される。いくつかの実施形態では、方法は、低誘電率材料から形成される誘電性領域を提供することをさらに含む。いくつかの実施形態では、両親媒性表面調整剤を塗布することは、低誘電率領域の後続プロセスとの相互作用を調整する。
（もっと読む）

【課題】基板上にＣＭＩＳＦＥＴを備えた半導体装置において、Ｇｌｏｂａｌ Ｓｔｒａｉｎによる応力印加を有効に活用しつつ、回路のスイッチ動作速度の低下を生じさせない半導体装置を提供する。
【解決手段】基板の一方の面に形成される第１の素子領域と、基板の他方の面に形成される第２の素子領域と、第１の素子領域と第２の素子領域との間の、比誘電率が３．９よりも低い絶縁層とを備え、第１の素子領域にｎ型ＭＩＳＦＥＴが形成され、第２の素子領域にｐ型ＭＩＳＦＥＴが形成され、絶縁層中を貫通する配線によって、第１の素子領域と第２の素子領域とが電気的に接続され、第１の素子領域が形成される面が凸形状、第２の素子領域が形成される面が凹形状となるように基板が湾曲していることを特徴とする半導体装置。 （もっと読む）

【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。
【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。 （もっと読む）

【課題】低コストで効率的なプロセスで、トップ導体とボトム導体との間に電気的接続をもたらす誘電ポリマー薄膜における自己整合ビアを形成する方法の提供。
【解決手段】このプロセスは、第１のパターン化された導電層上に導電ポスト２０５を印刷し、次にパターン化されていない誘電層２０７を堆積させ、次に第２のパターン化された導電層を堆積させることによりなし得る。ビア２０８は、誘電体を堆積した後、第２の導電層を堆積する前に、ポストをフラッシュアニールする間に形成される。このプロセスでは、ポスト材料は閃光によってアニールされ、その結果、ポスト上部の誘電体を除去するエネルギーが放出される。 （もっと読む）