【課題】コンタクトプラグの低抵抗化を図る。
【解決手段】シリコン基板１のソース／ドレイン領域７に接続するコンタクトプラグ１４を、下層プラグ１５としてタングステン層を用い、上層プラグ１６として銅層を用いる構成である。下層プラグ１５の高さをコンタクトホール１３の１／３以下で、５０ｎｍ程度とすることで、抵抗値を低下させつつも上層プラグ１６の銅がシリコン基板１側に拡散するのを防止することができる。 （もっと読む）

【課題】セル面積の縮小化とともに、シェアードコンタクト形成時のゲート電極側部に形成されたサイドウォールの膜減りによる半導体基板への突き抜けを防止する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極１３が形成され、その両側にサイドウォール１５，１６が形成され、ゲート電極１３両側の半導体基板にソース・ドレイン１７，１８が形成されている半導体基板上に、ゲート電極１３、ソース・ドレイン１７，１８等を被覆する犠牲膜２３を形成する工程と、犠牲膜２３にゲート電極１３上から一方側のソース・ドレイン１８上を開口するシェアードコンタクト２４を形成する工程と、シェアードコンタクト２４の内部にゲート電極１３と一方側のソース・ドレイン１８に接続する導電性プラグ２６を形成する工程と、犠牲膜２３を除去する工程とを備えたことを特徴とする。 （もっと読む）

【課題】半導体装置において隣接するポリシリコンパッド間のショートを防止する技術を提供する。
【解決手段】半導体装置の製造方法は、（ａ）第１絶縁膜１３を介して下面を基板１表面に接するサイドウォール１２、１３、１４を備えるゲート２１を、基板１上に形成する工程と、（ｂ）ゲート２１間において、基板１内の拡散領域４１上にエピタキシャル膜３１を形成する工程と、（ｃ）拡散領域４１間に隣接する素子分離領域上に第２絶縁膜３２、３３を形成する工程と、（ｄ）拡散領域４１のエピタキシャル膜３１上にコンタクトプラグ１１を形成する工程とを具備する。（ｃ）工程は、（ｃ１）第２絶縁膜３２、３３の膜厚が第１絶縁膜１３よりも厚くなるように第２絶縁膜３２、３３を形成する工程を備えていても良い。 （もっと読む）

【課題】絶縁膜上に接触して形成された層の側壁を選択的に修復できるようにする。
【解決手段】第１の導電層６の側壁をエッチング処理や当該処理時の反応生成物の除去処理等により除去することで第１の導電層６の下部のＹ方向の幅がその上部のＹ方向の幅よりも狭く形成される。その後、除去された領域に対して選択成長技術により外壁部６ｂを形成する。 （もっと読む）

【課題】半導体記憶装置のキャパシタ形成に際して、下部電極に接続するランディングパッドを簡易に形成する半導体装置の製造方法を提供する。
【解決手段】絶縁膜のコンタクト孔内に金属プラグを形成した後に、選択ＣＶＤ技術を用いて、タングステン膜を金属プラグと自己整合的に成長することにより、金属プラグに対応してランディングパッドを形成する。その上に下部電極、容量絶縁膜、及び、上部電極を順次に形成する。 （もっと読む）

【課題】完全にシリサイド化されたシリサイド領域を一部に有する配線を形成する際、シリサイド領域と非シリサイド領域の境界に発生する空隙による断線のない半導体装置を提供する。
【解決手段】基板１上に形成されたポリシリコン配線１２と、ポリシリコン配線１２に対向して配置されたシリサイド配線１３と間に、絶縁性の拡散防止膜５を配置する。そして、ポリシリコン配線１２とシリサイド配線１３を、金属膜９，１０が埋め込まれたコンタクトホール２０，２１及び配線１１により構成される接続構造体により電気的に接続する。シリサイド配線１３の形成時に、ポリシリコン配線１２からのシリコンの拡散が拡散防止膜５により防止されるので、ポリシリコン配線１２及びシリサイド配線１３間に空隙が発生しない。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、半導体基板の主表面側の下地領域 ３５０に形成された凹部３５１内全体にシリコン窒化膜３５２を形成する工程と、前記シリコン窒化膜３５２を酸化して該シリコン窒化膜３５２をシリコン酸化膜３５３に変換することにより、前記凹部内全体に絶縁領域を形成する工程とを有することを特徴とする。 （もっと読む）

【課題】デュアルダマシン法を用いた金属配線の形成において、ビア加工後及び配線溝加工後の洗浄におけるビア底のＣｕ配線の溶解を防止する。
【解決手段】基板上に形成された配線１上にエッチストッパー膜２を形成し、エッチストッパー膜上に絶縁膜３を形成する。次に、第１のマスク４を用いたエッチングにより、絶縁膜にエッチストッパー膜に達する開口部５を形成する。エッチストッパー膜における開口部に露出した領域に生じたピンホール６を堆積物７で埋め込んだ後、堆積物が埋め込まれピンホールが露出した開口部に対して、洗浄液を用いて洗浄を行う。次に、第２のマスク１０を用いたエッチングにより、配線溝１１を形成した後、配線溝及びエッチストッパー膜に達する開口部に対して洗浄液を用いて洗浄する。次に、エッチストッパー膜における開口部に露出した領域を堆積物が埋め込まれたピンホールとともにエッチングにより除去し、配線を露出する。 （もっと読む）

【課題】多層構造を有する所定の配線基板を、新たな電気的リークの発生を抑制して製造する。
【解決手段】配線パターン形成工程と、欠陥の平面位置及び面積を検出する位置面積検査工程と、欠陥及びこの欠陥に重複するいずれかの導電部材の平面面積の比に基づいて修正手順を選定する手順選定工程とを有し、この手順選定工程において、前述の平面面積の比が基準値以下であるときのみ、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって欠陥を除去する修正手順を選定して、配線基板を製造する。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置を提供すること。
【解決手段】半導体装置は、半導体基板の主表面側に形成された凹部を有する下地領域と、前記下地領域の凹部内全体に埋め込まれた塩素を含有するシリコン酸化膜とを有することを特徴とする。 （もっと読む）

【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第１の金属膜を形成する。次に、基板に対して熱処理を行なって第１の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択ＣＶＤ法によりシリサイド膜上のみに第２の金属膜を形成する。次に、第２の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第２の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第２の金属膜表面に形成された変質層を除去する。 （もっと読む）

【課題】集積回路に、回路を改修し、又は電子部品を追加することが可能な電子回路の改修方法を提供すること。
【解決手段】複数の電極を有するベース材を用意するステップと、信号を引出そうとする電極を複数に選択するステップと、焦点が絞られたイオンビームにより、選ばれた電極の上での半導体製造プロセスでの各層素材を穴あけ接触穴を形成し電極を露出するステップと、焦点が絞られたイオンビームと、ノズルから噴出された各種の気体分子とにより、各種の材質を前記接触穴内に堆積することにより導電ピアを形成するステップとを含む電子回路の改修方法において、導電ピアの上で導電粘り材料を設置し、導電粘り材料と導電ブリッジとにより二つの前記導電ピアが電気的に接続することを特徴とする。 （もっと読む）

【課題】 カーボンナノチューブパッド及び電子デバイスに関し、通常のプローブを低押圧力で押圧して検査を可能にするためのパッド構造を提供する。
【解決手段】 配向性を有する複数のカーボンナノチューブ４でパッドを構成する。 （もっと読む）

【課題】シリコン窒化膜が半導体基板に近接しないようにした半導体集積回路装置と、コンタクトホールの加工を容易にする半導体集積回路装置の製造方法を提供する。
【解決手段】素子分離領域４に囲まれたシリコン基板２１上に、シリコン窒化膜をエッチングストッパーとして用いた自己整合コンタクトプロセスによって形成されたコンタクトホールに埋め込まれ、拡散層２，３に電気的に接続されたコンタクトプラグ３３を有する半導体集積回路装置であって、前記拡散層２、３の露出面に選択エピタキシャル成長により形成された、各ゲート絶縁膜２２の前記拡散層側端部と接するシリコン層２８を形成し、各ゲート電極２２と前記シリコン層２８との間にシリコン酸窒化膜またはシリコン酸化膜からなる絶縁膜２７’が前記ゲート絶縁膜２２に接して埋め込まれており、シリコン窒化膜２６，２９’，３２が絶縁膜２７’によりシリコン基板２１と隔離されている。 （もっと読む）

集積回路内で使用するための導電性および／または半導電性のフィーチャを形成する方法を開示する。種々のパターン転写ステップおよびエッチング・ステップをピッチ縮小技術と組み合わせて用いて、高密度実装フィーチャを生成することができる。フィーチャは、１つの方向に縮小ピッチを有し、別の方向に広いピッチを有することができる。従来のフォトリソグラフィ・ステップをピッチ縮小技術と組み合わせて用いて、たとえばビット線コンタクト（７３２）など、細長いピッチ縮小フィーチャを形成することができる。いくつかの実施形態では、コンタクト（７３２）は、マスキング材料の複数の層が上にある絶縁層（３３４）を設けることによって形成することができる。次に、一連の選択的に画定可能な線（１２４）をマスキング材料中に形成することができ、そこでその線がパターンを有する。次に、スペーサ材料（１７０）を使用して線に対してピッチ縮小を実施すると、スペーサ軸に沿って延びるピッチ縮小マスキング線（１７５）を生成することができる。したがって、ピッチ縮小空所によって各ピッチ縮小マスキング線（１７５）を分離することができる。次に、マスキング・フィーチャの一部分と交差するフォトレジストの第２のパターン（たとえば第２のマスク４８０のパターン）を付けることができる。第２のパターンは、ピッチ縮小マスキング線（１７５）、および隣接するピッチ縮小空所をフォトレジストで覆われないままにする窓（４８２）を有することができる。窓（４８２）は、ピッチ縮小マスキング線の長軸に対して平行ではない長軸を有することができる。次に、一部にはピッチ縮小空所によって画定された第３のパターンを介して絶縁層（３３４）をエッチングすると、絶縁層（３３４）中にコンタクトビア（５８４）を生成することができる。コンタクトビア（５８４）を導電材料で充填して電気コンタクト（７３２）を生成することができる。 （もっと読む）

【課題】 プロセス全体に要するコストや時間を軽減させ、微粒子をナノオーダで選択的に堆積させつつ、高精度なパターニングを実現する。
【解決手段】 少なくとも微粒子を基板表面に堆積させて構成した薄膜の作製方法において、ナノメータサイズの核をいわゆる起点として照射される光により微粒子の堆積が誘起されることに着目し、ナノメータサイズの核が予め形成された基板表面へ微粒子を堆積させると共に光を照射させ、この照射する光の波長を制御することにより微粒子を選択的に堆積させる。 （もっと読む）

【課題】 表示装置などの半導体装置において、配線などの導電膜を安定的に修復することが可能な加工方法を提供する。
【解決手段】 基板３上に設けられた多数の導電膜のうち、互いに分離された第１及び第２の導電膜１０及び１１を、それぞれ、第１及び第２の結線部材１２及び１３の被着によって第３導電膜１４と結合させる結合工程と、この第３導電膜の少なくとも一部を、第１の結線部材１２から第２の結線部材１３に至る連結部１５を残して除去する除去工程とによって加工を行う。 （もっと読む）

【課題】 高性能かつ占有面積の小さいスパイラルインダクタを合理的に形成することができる半導体装置の製造方法を提供する。
【解決手段】 複数の配線層を備える半導体装置の製造方法であって、一主面に複数の半導体素子が形成された半導体基板を準備する準備ステップと、半導体基板上に少なくとも３つの配線層に渡ってスパイラルインダクタを形成する第１形成ステップと、半導体基板上の配線層にスパイラルインダクタ以外の回路配線を形成する第２形成ステップとを含み、第１形成ステップと第２形成ステップとは同時に行われることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。
【解決手段】 絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する。処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、基板を清浄化する。有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、処理チャンバ内に導入して、基板上に薄膜を形成する。 （もっと読む）

【課題】 半導体デバイス用配線として適用することができるカーボンナノチューブ配線を形成する。
【解決手段】 触媒金属成分（Ｎｉ）とＣｌ_２ガスとの前駆体（ＮｉＣｌ）を基板３に吸着させ、その後、Ｎｉを析出させることによりＮｉ膜を形成する成膜反応と、成膜反応により形成されたＮｉ膜をＣｌ_２ガスラジカルでエッチングするエッチング反応を共存させると共に、成膜反応の速度がエッチング反応の速度よりも大きくなるように制御することにより基板３の凹部の底面だけにＮｉを成膜し、凹部の底面だけに成膜されたＮｉを触媒金属として基板３の凹部にカーボンナノチューブを成長させて所定の配線を形成する。 （もっと読む）