【課題】加工対象においてレーザ加工を精度よく行なうことが可能なレーザ加工方法を提供する。
【解決手段】加工用レーザを照射するためのレーザ光源と、加工用レーザをＸＹ方向に走査させるガルバノミラーと、加工対象物をＸＹ方向に移動させるＸＹステージとを備えたレーザ加工装置によって、ガルバノミラーの走査可能範囲よりも大きな図形を加工する。加工対象において、ガルバノミラーの走査可能範囲を超える図形を、ガルバノミラーの走査可能範囲内に収まる図形によって複数に分割し、ＸＹステージを移動することにより、ガルバノミラーの走査可能範囲内に複数に分割した図形を移動し、ガルバノミラーにより加工用レーザを走査し、分割した図形に対し加工用レーザを照射することによりレーザ加工を行う。 （もっと読む）

【課題】金属シリサイドなどの金属とＩＶ族元素との化合物からなる薄膜や実質的に金属膜として機能する高濃度に金属を含有する金属含有薄膜のパターンを成膜することができる金属含有ＩＶ族薄膜の形成方法及びこれを適用した半導体装置の製造方法並びにマイクロデバイスを提供する。
【解決手段】基板の表面にＩＶ族元素からなるＩＶ族薄膜を成膜した後、パターニングし、所定領域にＩＶ族薄膜パターンを有する被処理体とする工程と、この被処理体の表面に形成されたＩＶ族薄膜パターンに、ニッケル、鉄、コバルトを含む遷移金属から選択される少なくとも１種である金属とハロゲンとの化合物である前駆体及びハロゲンラジカルを作用させることにより、前記ＩＶ族薄膜パターンを空間選択的に金属含有ＩＶ族薄膜パターンとする工程とを具備する。 （もっと読む）

【課題】貫通電極に空洞部が形成されることを防止する。
【解決手段】第１半導体基板１の表面および貫通孔２の内壁面を保護膜３で覆った状態で導体にて構成されたパッド８の表面に導体膜１１を結晶成長させる。この導体膜１１にて、貫通電極４を形成する。このように、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成しているため、空洞の無い、良好な貫通電極４とすることができる。このため、断線・配線抵抗の増加を防止できると共に、ＥＭ耐性の低下等も防止することが可能となる。 （もっと読む）

【課題】修復用の配線パターンを予め形成することも、画素を常時非点灯化することもなく、欠陥画素を修復可能な表示装置の製造方法およびＴＦＴ基板の製造方法を提供する。
【解決手段】駆動トランジスタＴｒ１とスイッチングトランジスタＴｒ３とを有する画素回路を備えた表示装置の製造方法において、スイッチングトランジスタＴｒ３に不良が生じた場合に、スイッチングトランジスタＴｒ３’の不良部分を断線する工程と、基板１の全域上にパッシベーション膜３１を形成する工程と、断線したスイッチングトランジスタＴｒ３’のドレイン電極２３’上と、隣接画素のスイッチングトランジスタＴｒ３のドレイン電極２３上の前記パッシベーション膜３１にコンタクトホール３１ａを形成し、コンタクトホール３１ａを介してドレイン電極２３，２３’同士を導電材料により結線する工程とを行うことを特徴とする表示装置およびＴＦＴアレイ基板の製造方法である。 （もっと読む）

歪みが強化された半導体デバイス３０とその製造方法が提供される。１つの方法において、デバイスチャネル７０、７２に歪みを誘発するために、デバイスのソース領域１０３、１０７とドレイン領域１０５、１０９とに歪み誘発半導体材料１０２、１０６が埋め込まれる。誘発された歪みを緩和しないように、ソースおよびドレイン領域に対して薄い金属シリサイドコンタクト１１２が形成される。導電性材料１１４、１１６の層が薄い金属シリサイドコンタクトに接触して選択的に蒸着され、金属化されたコンタクト１２２が導電性材料に対して形成される。
（もっと読む）

【課題】本発明は、コンタクトプラグを用いずに異なるトランジスタのゲート電極とドレイン領域とを電気的に接続することを特徴とする。
【解決手段】トレンチ型の素子分離絶縁膜１２によって素子分離された複数の素子領域１３と、各素子領域上に形成されると共に各素子領域に隣接する素子分離絶縁膜１２上まで延長して形成され、多結晶シリコンからなる側壁膜１７を有するゲート電極１４と、各素子領域内に形成されたトランジスタのドレイン領域１８と、素子分離絶縁膜１２上に位置するゲート電極１４の上部及び側壁膜１７上並びに素子分離絶縁膜１２に隣接する異なるトランジスタのドレイン領域１８上に渡って連続して形成された金属シリサイド膜２０と、金属シリサイド膜２０上を含む全面上に形成された層間絶縁膜２１を具備している。 （もっと読む）

【課題】コンタクトブロックを用いた炭素元素からなる線状構造体を材料とする配線を、できるだけ工程数を削減して、低コストで容易且つ確実に形成する。
【解決手段】コンタクトブロック１，２の対向面１ａ，２ａを起点として、互いの対向面に向かってそれぞれ複数本のＣＮＴ３ａ，３ｂを成長させてゆき、ＣＮＴ３ａ，３ｂを交差するように接触させて両者を電気的に接合してＣＮＴ束３を形成する。そして、電気的に接合されたＣＮＴ束３の間隙を金属材料４で埋め込み、ＣＮＴ束３と金属材料４との複合状態とされてなる配線５を形成する。 （もっと読む）

【課題】被覆率としては従来と変わることなく、かつシリコン酸化膜との間で選択比の取れるシリコン窒化膜を有する半導体装置の製造方法を提供することにある。
【解決手段】半導体基板の主表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体基板の主表面に達するコンタクトホールを形成する工程と、前記側壁にシリコン窒化膜が形成されたコンタクトホール内にＴｉ層およびＴｉＮ層を有するバリアメタル層を形成する工程と、前記バリアメタル層が形成されたコンタクトホール内に導電層を形成する工程と、Ｓｉ_ｎＣｌ_２ｎ＋２とＮＨ_３との混合ガス、またはＳｉ_ｎＣｌ_{２ｎ−２−ｘ}とＮＨ_３との混合ガスを用い（ｎは２以上の自然数、ｘは２ｎ＋２以下の自然数）、７００℃以下の成膜温度で、前記コンタクトホール内の導電層上に塩素を含有するシリコン窒化膜を形成する工程とを備えたことを特徴とする。 （もっと読む）

【課題】 カーボンナノチューブ配線を用いた集積回路の修正配線形成方法を提供する。
【解決手段】 電子ビーム化学気相成長法で配線修正が必要なところに成長の触媒となる金属を含む微粒子10を堆積し、炭化水素系ガスやエタノールを原料とした化学気相成長法でカーボンナノチューブ配線11を成長させる。配線修正が必要なところへの触媒金属の供給は走査マイクロピペットプローブ顕微鏡による電気化学反応による析出または集束イオンビーム化学気相成長法でも行うことができる。 （もっと読む）

本発明の種々の実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにその結果得られるナノ構造物及びナノスケール機能デバイスに関する。本発明の一実施形態では、ナノ構造物を形成する方法は、金属層（１００）及びシリコン層（１０４）を含む多層構造物（１０６）を形成することを含む。多層構造物（１０６）は、熱工程にかけられ、それにより金属シリサイド晶子（１１０）が形成される。金属シリサイド晶子（１１０）上にはナノ構造物（１１４）が成長される。本発明の別の実施形態では、構造物は、非単結晶基板（１０２）及び非単結晶基板（１０２）上に形成された層（１０８）を含む。層（１０８）は、金属シリサイド晶子（１１０）を含む。金属シリサイド晶子（１１０）上にいくつかのナノ構造物（１１４）が形成されてもよい。開示の構造物は、電子デバイス及び／又は光電子デバイスで使用されるいくつかの異なるタイプの機能デバイスを形成するために使用することができる。
（もっと読む）

【課題】多層配線構造の作製において、すべての多層配線用ビア・配線・電極および放熱用ビアなどを、相互の接続特性を良好に保って、カーボンナノチューブ（ＣＮＴ）束により形成する半導体装置を提供する。
【解決手段】電導素材である、柱状構造をもったカーボンナノチューブ（ＣＮＴ）束２の少なくとも一つの表面に、Ａｕ膜など金属膜を形成後、下地層を積層し、その上に触媒金属層を形成して、ＣＶＤ法により柱状構造をもったカーボンナノチューブ（ＣＮＴ）束７を成長することで、二つの柱状構造体カーボンナノチューブ（ＣＮＴ）束を低抵抗で接続して形成する。この基本構成方法の組合せで、多層配線用の各種電導構成要素を作製する。また、成長条件によりＣＮＴの成長先端部が平坦となることを用いて、Ａｕ膜など金属膜を利用せずに、成長方向に多段に、長いカーボンナノチューブ（ＣＮＴ）束を作製でき、特に放熱用ビアなどへの適用が可能である。 （もっと読む）

ブロック共重合体は自己集合し、例えば本明細書に記載のサブリソグラフィックパターニングのための方法で使用され得る。ブロック共重合体は、ジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、もしくはそれらの組み合わせであってよい。そのような方法は、例えばサブリソグラフィック導電性ラインを含むデバイスの作成に有用であり得る。
（もっと読む）

【課題】Ｃｕの拡散を防止することができ、かつ、層間の誘電率が高くなることを抑制することができる半導体装置およびその製造方法を提供すること。
【解決手段】 ウエハＷにＣｕ配線層６を形成し、Ｃｕ配線層６の上に、炭化水素ガスを含む処理ガスを用いたＣＶＤによりＣｕ拡散バリアとしてアモルファスカーボン膜７を成膜し、その上にＬｏｗ−ｋ膜８を形成する。 （もっと読む）

【課題】半導体基板の大面積化や配線の微細化に伴って銅のシード層が薄くなると、電解めっきでめっき膜のばらつきが大きくなる。
【解決手段】デュアルダマシン法で埋め込み配線を形成するにあたって、下層配線２上に孔加工や溝加工の加工マスクとなるＴｉＮ膜８を用いて、配線埋め込み領域（９，１０）を形成する工程と、配線埋め込み領域を除くフィールド部に導電膜１１を成膜する工程と、配線埋め込み領域を覆うようにバリアメタル層／シード層１２を成膜する工程と、配線埋め込み領域を電解めっき法により銅配線材料１３で埋め込む工程とを含むものとする。 （もっと読む）

少なくとも１つの基板貫通相互接続を形成する方法の一実施形態において、第１の表面２０２、及び反対側の第２の表面２０４を有する半導体基板２００を提供する。半導体基板に、少なくとも１つの開口２１０を、半導体基板内で第１の面から中間深さまで延在するように形成する。少なくとも１つの開口は、基部２１６によって部分的に画定される。基部上に、少なくとも１つの金属触媒ナノ粒子２２０を提供する。金属触媒ナノ粒子によって導電性材料２２２の堆積が促進される条件下で、少なくとも１つの開口内に導電性材料を堆積させる。半導体基板の材料を第２の面から除去することにより、少なくとも１つの開口を充填する導電性材料の一部を露出させることができる（図３Ｋ）。別の実施形態では、ナノ粒子を使用する代りに、導電性材料を、少なくとも１つの開口を部分的に画定する基部に選択的に堆積するように選択することができる。
（もっと読む）

【課題】 結晶欠陥が小さくかつ表面粗さの特性が良好なチャンネル膜を有する半導体装置の製造方法を提供する。
【解決手段】 チャンネル膜を有する半導体装置の製造方法は、チャンネルシリコン膜を形成するために、まず単結晶シリコン基板１００上に、上部表面から延長して突出した部位を含む第１単結晶シリコン膜１１０を形成する。第１単結晶シリコン膜１１０の上部表面に犠牲膜１１２を形成する。第１単結晶シリコン膜１１０の前記突出した部位及び犠牲膜１１２の一部が除去されるように第１単結晶シリコン膜１１０及び犠牲膜１１２を１次研磨して第２単結晶シリコン膜及び犠牲膜パターンを形成する。前記犠牲膜パターンを除去し、前記第２単結晶シリコン膜を研磨してチャンネルシリコン膜を形成する。前記工程によると、単結晶シリコン膜の研磨厚さを減少させることができ、チャンネルシリコン膜は表面粗さの特性が良好であり、厚さが平坦となる。 （もっと読む）

【課題】トレンチ内の障壁金属層の上部にのみ化学気相蒸着方法を用いて選択的に比抵抗が低い金属層を蒸着し、熱処理を実施した後、平坦化して低抵抗金属配線を形成することができる半導体素子の金属配線形成方法を提供する。
【解決手段】RFエッチング方法でトレンチ１０８の底面と絶縁膜パターンの下部側壁にのみ障壁金属層１２０を残留させる。ＭＰＡソースを前駆体として用いるＣＶＤ法を用い、障壁金属層１２０の上部にのみ選択的に比抵抗が低い金属層１３０を蒸着し、熱処理を実施した後、平坦化して金属配線１４０を形成する。熱処理を実施して金属物質でトレンチ１０８を完全に満たすことで平坦化する。かくして脆性のアルミニウム膜によるディッシングとスクラッチなどは発生せず、金属配線１４０としての高い信頼性が確保されて、低抵抗金属配線を形成する。 （もっと読む）

【目的】多層配線の容量低減を図る半導体装置の製造方法或いは半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、配線が形成された配線層上に第１の絶縁性材料膜を形成する絶縁膜形成工程（Ｓ１０８）と、前記絶縁性材料膜に前記配線層まで貫通する複数の孔を形成する開口工程（Ｓ１１２）と、前記複数の孔のうち、前記配線上に位置する孔内にヴィアコンタクト膜を選択的に形成するヴィアコンタクト膜形成工程（Ｓ１１６）と、前記複数の孔のうち前記ヴィアコンタクト膜が形成されずに残った孔にふたをするように、第２の絶縁性材料膜を形成する絶縁膜形成工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】原料として有機酸銅を用いることにより、微細な凹部を埋め込みつつ銅の薄膜を膜厚の制御性良く、しかも高い成膜レートで堆積させることができる成膜装置を提供する。
【解決手段】被処理体Ｗの表面に薄膜を形成する成膜装置２０において、排気可能になされた処理容器２２と、被処理体を載置するための載置台２４と、被処理体を加熱するための加熱手段２６と、処理容器に設けられて、処理容器内へガスを導入するためのガス導入部５６と、ガス導入部へ気体の有機酸銅を供給する原料ガス供給手段６８と、装置全体の動作を制御する装置制御部１００とを備え、被処理体の表面に薄膜として銅膜を形成する。 （もっと読む）

【課題】ｐ型またはｎ型に制御された低抵抗のＳｉＧｅからなる導電性パターンを基材上に選択的に５００℃以下の低温で形成することを可能にする。
【解決手段】ガラス又は酸化ケイ素からなる非晶質基材上にアルミニウム薄膜又はクロム薄膜をパターン状に形成し、フッ化ゲルマニウムとジシランを原料とした熱ＣＶＤ法によって、前記パターン状に形成されたアルミニウム薄膜又はクロム薄膜上にのみ選択的にＳｉＧｅを堆積する。得られた導電性パターンは、ＳｉＧｅ膜が、非晶質基材上にパターン状に形成されたアルミニウム薄膜又はクロム薄膜上にのみ選択的に形成され、非晶質基材上には形成されない。 （もっと読む）