金属シリサイド晶子上にナノ構造物を形成する方法、並びにこの方法により得られる構造物及びデバイス
本発明の種々の実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにその結果得られるナノ構造物及びナノスケール機能デバイスに関する。本発明の一実施形態では、ナノ構造物を形成する方法は、金属層（１００）及びシリコン層（１０４）を含む多層構造物（１０６）を形成することを含む。多層構造物（１０６）は、熱工程にかけられ、それにより金属シリサイド晶子（１１０）が形成される。金属シリサイド晶子（１１０）上にはナノ構造物（１１４）が成長される。本発明の別の実施形態では、構造物は、非単結晶基板（１０２）及び非単結晶基板（１０２）上に形成された層（１０８）を含む。層（１０８）は、金属シリサイド晶子（１１０）を含む。金属シリサイド晶子（１１０）上にいくつかのナノ構造物（１１４）が形成されてもよい。開示の構造物は、電子デバイス及び／又は光電子デバイスで使用されるいくつかの異なるタイプの機能デバイスを形成するために使用することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、概括的には、ナノスケール電子デバイス及びナノスケール光電子（オプトエレクトロニクス）デバイスに関する。より詳細には、本発明の実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにこの方法により得られる構造物及びデバイスに関する。
【背景技術】
【０００２】
集積回路の製造業者及び設計者は、トランジスタ及び信号線のような集積回路の機能要素（構成要素）のサイズを過酷なまでに縮小し、これに対応して集積回路内に機能要素を製造できる密度を高め続けている。例えば、次世代集積回路及びデータ伝送アーキテクチャ（基本設計）は、高密度、高速及び高容量デバイスを作成するための電子機器及び光電子機器の両方を含む。製造業者及び設計者は、従来のフォトリソグラフィ技術によって製造されたそのような集積回路内での機能要素のサイズのさらなる縮小を妨げる根本的な物理的制限に対する取り組みを始めた。最近の研究努力は、現在利用可能な高分解能フォトリソグラフィ技術によって製造された現在利用可能なサブマイクロスケールの電子機器から、機能要素のサイズの著しい縮小を提供するナノスケール電子機器及びナノスケール光電子機器を製造するための新しい非フォトリソグラフィ技術に移行している。
【０００３】
ナノスケール機能デバイスを設計し製造する１つの手法では、単結晶半導体基板の表面上のエピタキシャル成長によって、「一次元」ナノ構造物、例えばナノワイヤ、及び「０次元」ナノ構造物、例えば量子ドットを製造することができる。ナノワイヤに基づくデバイスでは、構成可能な抵抗器、スイッチ、ダイオード、トランジスタ、及び集積回路の他の周知の電子部品の特性が得られるよう、隣り合うナノワイヤ間の最も近い接点であるナノワイヤ接合を構成することができる。他の手法では、クロスバー構造を有するナノワイヤを形成することができる。格子状ナノワイヤクロスバーは、電子機器及び光電子機器内の様々な異なるタイプの機能デバイス又はサブシステムを形成するために構成できる２次元配列のナノワイヤ接合を提供する。ナノワイヤは、ナノワイヤ接合を形成するために使用される他に、センサ内での相互接続として、また多数の他の用途で有用性を見出した。ナノワイヤに基づくデバイスと比べて成熟した技術である量子ドットに基づくデバイスは、様々な電子機器への用途及び光電子機器への用途で利用することができる。エピタキシャル成長によって形成された量子ドットを使用して、量子ドットのナノスケール寸法によって提供される固有の特性を利用する様々なタイプのナノスケール電子デバイス及びナノスケール光電子デバイスを形成することができる。
【０００４】
ナノワイヤ及び量子ドットの製造はこれまで、高品質エピタキシャル成長を保証し且つ個別のナノ構造物又は一群のナノ構造物への電気的なアクセスを可能にするように、適切な単結晶半導体基板の表面上に単結晶ナノワイヤ又は量子ドットをエピタキシャル成長させることによって行われてきた。しかし、単結晶シリコンウェハや単結晶ガリウム砒素ウェハ等の単結晶半導体基板のコストは極めて高い。さらに、単結晶シリコンウェハの世界的需要は急激に増加しているようであり、そのため、単結晶シリコンウェハの価格はさらに上昇するであろう。したがって、ナノスケールデバイスの研究者及び開発者は、ナノスケール機能デバイス用の電気的にアクセス可能な高品質単結晶ナノ構造物を製造するためのより手頃で且つより汎用性の高い材料プラットホーム及び技術を探し続けている。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の様々な実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにそれにより得られる構造物及びナノスケール機能デバイスに関する。本発明の一実施形態では、ナノ構造物を形成する方法は、金属層及びシリコン層を含む多層構造物を形成することを含む。多層構造物には
熱工程を実施し、それにより金属シリサイド晶子が形成される。この金属シリサイド晶子上にナノ構造物を成長させる。
【０００６】
本発明の別の実施形態では、構造物は、非単結晶基板、及びこの非単結晶基板上に形成された層を含む。この層は、金属シリサイド晶子を含む。金属シリサイド晶子上に多数のナノ構造物を形成することもできる。開示の構造物は、電子及び／又は光電子デバイス用の多数の異なるタイプの機能デバイスを形成するために使用することができる。
【０００７】
図面に、本発明の種々の実施形態を示す。類似の参照番号は、図面に示す様々な表示又は実施形態における類似の要素又は特徴部を指す。
【図面の簡単な説明】
【０００８】
【図１】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な側面図であって、基板上に堆積させた金属層を含む。
【図２】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な側面図であって、図１に示した金属層上にシリコン層を堆積させた後の図である。
【図３】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な側面図であって、図２に示した金属層とシリコン層との間の拡散反応の結果として形成された金属シリサイド晶子を含む。
【図４】図３に示した製造中の基板構造の概略的な拡大上面図である。
【図５】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な断面図であって、図３及び図４に示した金属シリサイド晶子上にナノ構造物を選択的に成長させた後の図である。
【図６Ａ】図５に示した製造中の基板構造の概略的な拡大した等角上面図である。
【図６Ｂ】図５に示した製造中の基板構造の概略的な拡大した等角上面図であって、ナノワイヤが金属シリサイド晶子上に優勢的に成長したものである。
【図７】本発明の一実施形態による、金属シリサイド晶子上に優勢的に成長させたナノ構造物を利用する電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の概略断面図である。
【図８】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図９】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図１０】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図１１Ａ】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な上面図であって、図２に示した製造中の基板構造の多層構造物から形成された多数の下側アドレス線を含む。
【図１１Ｂ】図１１Ａに示した製造中の基板構造の概略的な側面図である。
【図１２】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な上面図であって、図１１Ａ及び図１１Ｂに示した製造中の基板構造を熱工程にかけて下側アドレス線に金属シリサイド晶子を形成した後の図である。
【図１３】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な上面図であって、図１２に示した金属シリサイド晶子上にナノ構造が優勢的に成長した後の図である。
【図１４】本発明の方法の別の実施形態により図１１Ａ及び図１１Ｂに示した下側アドレス線におけるほぼ選択された位置に金属シリサイド晶子を形成するために使用されるエネルギービームを示す概略図である。
【図１５】製造中の基板構造の概略的な上面図であって、図１４に示したエネルギービームに曝した結果として下側アドレス線の長さに沿った選択された位置に形成された複数の金属シリサイド晶子を含む。この金属シリサイド晶子上にはナノ構造物優勢的に成長している。
【図１６】本発明の一実施形態による機能デバイスの概略的な上面図であって、この機能デバイスが、図１５に示した下側アドレス線の上に上側アドレス線層を作成することによって形成され、下側アドレス線における金属シリサイド晶子上に形成されたナノ構造物を電気的にアドレス指定できるようになっている。
【図１７】図１６に示した線Ａ−Ａに沿った断面図である。
【発明を実施するための形態】
【０００９】
本発明の様々な実施形態は、非単結晶基板上に単結晶ナノ構造物を形成する方法、並びにその方法により得られる構造物及びナノスケール機能デバイスに関する。このナノ構造物は、量子ドット又はナノワイヤとして成長させることができ、そのようなナノ構造物は、様々な異なるタイプのナノスケール電子デバイス及びナノスケール光電子デバイスに利用することができる。
【００１０】
図１〜図６に、本発明の方法の一実施形態による、金属シリサイド晶子上にナノワイヤ及び量子ドット等のナノ構造物を成長させる方法での様々な段階を示す。図１に示すように、金属層１００は、基板１０２上に、任意の物理的又は化学的堆積技術、例えばスパッタリング、電子ビーム蒸着又は他の適切な堆積技術によって堆積させる。金属層１００の厚みは、例えば約１ｎｍ〜約１μｍであってよい。金属層１００は、シリコンと反応して金属シリサイドを形成することができる金属又は合金を含むことができる。例えば、金属層１００は、１つ以上の複数の遷移金属（例えば、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｐｔ、Ａｕ）、Ａｌ、１つ以上の希土類金属（例えば、Ｅｒ、Ｄｙ、Ｇｄ、Ｔｈ、Ｈｏ、Ｔｂ、Ｓｍ）、又は金属シリサイドを形成することができる他の適切な金属若しくは合金を含む。本発明のいくつかの実施形態では、金属層１００は、異なる組成を有する金属層を含む多層膜であってよい。基板１０２は、従来の単結晶半導体基板よりも安価な多数の材料、例えば非単結晶材料から形成されていてよい。例えば、基板１０２は、ガラス基板、多結晶金属基板（例えば、ステンレス鋼）、ポリマー基板、非単結晶半導体基板、金属酸化物基板、又は後続の処理操作と適合する他の適切な基板であってよい。
【００１１】
図２に示すように、シリコン層１０４が堆積され、これにより、金属層１００上に多層構造物１０６が形成される。シリコン層１０４の厚みは、例えば約１ｎｍ〜約１μｍであってよい。シリコン層１０４の厚みに応じて、シリコン層１０４は、アモルファス（非晶質）シリコン、又はアモルファスシリコンマトリクス内に分散された例えば約１ｎｍ〜約１００μｍの大きさを有するシリコン晶子を含む。例えば、シリコン層１０４が水素化シリコン層の場合、堆積の際、水素化シリコン層は最初にアモルファス相で堆積させる。堆積工程中、水素化シリコン層の厚みが大きくなると、アモルファスシリコンマトリクス中に分散されたシリコン晶子が核形成する。水素化シリコン層中に存在する水素は、シリコン原子の任意のダングリングボンドを保護（不動態化）し得る。本発明の一実施形態では、シリコン層１０４は、プラズマ化学気相成長（「ＰＥＣＶＤ」）、反応スパッタリング、又は他の適切な堆積技術を使用して、水素化シリコン層として堆積させ、アモルファスシリコン、又はアモルファスシリコン晶子とシリコン晶子との混合物を形成することができる。また、シリコン層１０４は、導電率を高めるためにｎ型ドーパント又はｐ型のドーパントで高濃度ドープされてもよく、これらのドーパントは、堆積工程中又は堆積後の堆積後工程、例えば注入工程又は拡散工程で導入されてもよい。水素化シリコンは、半導体処理分野では「微晶質シリコン（microcrystalline silicon）」又は「μｃ−Ｓｉ」と呼ばれることがある。しかしながら、「微晶質シリコン」又は「μｃ−Ｓｉ」という用語は、シリコン晶子が、ナノメートルスケールの寸法を含む広範囲の寸法を有する場合もあるので誤称である。
【００１２】
図３の側面図及び図４の上面図に示したように、多層構造物１０６を形成した後、多層構造物１０６を熱工程にかけてもよく、それにより、金属層１００とシリコン層１０４との間での拡散反応を起こして反応層１０８が形成される。反応層１０８は、アモルファスマトリクス１１２中でランダムに分散された金属シリサイド晶子１１０を含む。しかし、金属シリサイド晶子１１０は、アモルファスマトリクス１１２内に好ましい結晶学的配向又はテクスチャ（集合組織）を有していてよい。反応層１０８内の金属シリサイド晶子１１０の体積分率は、確定できない小さな値から約１００パーセントまで変動していてよい。金属シリサイド晶子１１０は、金属層１００の成分及び熱処理に応じて、２成分シリサイド、３成分シリサイド又は別のタイプのシリサイドであってよく、「金属シリサイド」という語は、ここで用いられる限りでは、これらのシリサイドのうちの任意のものを含む。例えば、金属層１００がクロム層である場合、熱工程中に形成される金属シリサイド晶子１１０は、クロムシリサイドを含む。また、反応層１０８中に金属シリサイドの異なる相があってもよい。金属シリサイド晶子１１０の平均サイズは、例えば、約２ｎｍ〜約１００μｍであってよい。アモルファスマトリクス１１２は、金属シリサイド晶子１１０と類似又は同じ化学成分を有していてよいが、非晶質マトリクス１１２の原子には、規則的な結晶構造を形成する顕著に長い範囲の配列はない。本発明の一実施形態では、熱工程は、アニール工程であり、この工程では、多層構造物１０６が、約１００℃〜１０００℃の温度で、金属層１００とシリコン層１０４との間の拡散反応により金属シリサイド晶子１１０を形成させるのに十分な長さの時間にわたり加熱される。
【００１３】
本発明の別の実施形態では、基板１０２上にシリコン層１０４を形成し、続いて、前述の堆積技術のいずれかを使用して、シリコン層１０４上に金属層１００を形成する。この構造物を前述のように熱工程にかけると、図３及び図４に関して前述した場合と同様に、金属シリサイド晶子を含む反応層が形成される。
【００１４】
図５及び図６Ａに示すように、金属シリサイド晶子１１０が形成された後、反応層１０８の表面１０９に存在する金属シリサイド晶子１１０上に多数のナノ構造物１１４を優勢的に成長させる。金属シリサイド晶子１１０は、金属シリサイド晶子１１０上に、ナノ構造物１１４が、アモルファスマトリクス１１２の代わりに優勢的に成長するように種結晶として働くことができ、ナノ構造物１１４は、金属シリサイド晶子１１０上にエピタキシャル成長することができる。複数のナノ構造物１１４が、相応の比較的大きな金属シリサイド晶子１１０上に形成されてもよい。本発明の一実施形態では、ナノ構造物１１４はそれぞれ、例えば約２ｎｍ〜約５０ｎｍの直径又は横方向寸法を有する量子ドットを含んでいてよい。本発明の別の実施形態では、ナノ構造物１１４はそれぞれ、例えば約２ｎｍ〜約５００ｎｍの直径又は横方向寸法、及び例えば約１０ｎｍ〜約１００μｍの長さを有するナノワイヤを含んでいてよい。図６Ｂに示すように、ナノ構造物がナノワイヤ１１４’として成長する時、各ナノワイヤ１１４’は、ナノワイヤ１１４’がその上で成長する金属シリサイド晶子１１０の表面から外へと突出する。ナノワイヤ１１４’がその上で成長する金属シリサイド晶子１１０がランダムな配向を有するので、ナノワイヤ１１４’は、ランダムな方向に突出していてよい。ナノワイヤ１１４’は、量子ドットを形成するために使用される堆積工程を、高い縦横比のナノワイヤを形成するのに十分な時間にわたり続けることによって形成することができ、このナノワイヤ１１４’は、ナノワイヤ１１４’がその上に成長した金属シリサイド晶子１１０の表面から外突出する長さを有する。
【００１５】
ナノ構造物１１４及び１１４’は、多数の異なる単結晶半導体及び絶縁体材料から形成することができる。本発明の様々な実施形態によれば、ナノ構造物１１４及び１１４’は、ＩＶ族半導体（例えば、Ｓｉ、Ｇｅ）、ＩＩ−ＶＩ族半導体化合物（例えば、ＺｎＯ、ＺｎＳｅ）、ＩＩＩ−Ｖ族半導体化合物（例えば、ＧａＡｓ、ＩｎＡｓ及びＩｎＰ）、金属酸化物、又は別の適切な材料から形成されていてよい。ナノ構造物１１４及び１１４’は、化学気相成長法（「ＣＶＤ」）、例えば有機金属ＣＶＤ（「ＭＯＣＶＤ」）によって形成することができる。例えば、ＩｎＰ量子ドットは、水素キャリアガス中のトリメチルインジウム（「（ＣＨ3）3Ｉｎ」）及びホスフィン（「ＰＨ3」）を使用したＭＯＣＶＤによって、金属シリサイド晶子１１０上に優勢的に成長し、図３及び図４に示した製造中の基板構造が、約３００℃〜約５００℃の温度に加熱される。ナノワイヤ１１４’は、量子ドットを形成するために使用される堆積工程を、高い縦横比のナノワイヤを形成させるのに十分な時間にわたり特定の堆積条件下で続けることによって形成することができる。例えば、本発明の一実施形態では、ナノワイヤ１１４’を形成するために、ＭＯＣＶＤ堆積工程で使用される前駆体ガス組成を変更し、ナノ構造物の縦方向成長に対し横方向成長を抑制又は減少させるようにしてもよい。本発明の別の実施形態では、金属触媒ナノ粒子（例えば、Ａｕ、Ａｇ又はＴｉナノ結晶）を、反応層１０８の露出面１０９上に堆積（付着）させてもよい。ナノワイヤ１１４’の成長は、蒸気−液体−固体成長工程を使用して行うことができ、この工程では、前駆体ガス材料が、金属触媒ナノ粒子中に溶け、金属触媒ナノ粒子の下にある金属シリサイド晶子１１０上にエピタキシャル堆積してナノワイヤ１１４’が形成される。例えば、本発明の１つの特定の実施形態では、トルエン中に分散された金コロイド金属触媒ナノ粒子を、反応層１０８の表面１０９に付着させる。
【００１６】
本発明の他の実施形態では、金属シリサイド晶子１１０を形成するために別個のアニール工程を使用しなくてもよい。その代わり、図２に示した製造中の基板構造物を、ナノ構造物を成長させる装置、例えばＣＶＤ装置のチャンバ内に提供する。ナノ構造成長工程が実施される温度は、金属シリサイド晶子１１０を形成しそのように形成された金属シリサイド晶子上にナノ構造物を成長させるのに十分な温度である。金属シリサイド晶子１１０の形成と、そのように形成された金属シリサイド晶子１１０上のナノ構造物の成長とは実質的に同時に行われてもよく、金属シリサイド晶子１１０が形成された直後に、そのように形成された金属シリサイド晶子１１０上にナノ構造物が成長する。
【００１７】
金属シリサイド晶子１１０上にナノ構造物１１４を成長させることによって、光電子デバイス及び／又は電子デバイスで使用するための多数の異なるタイプのデバイス構成要素を形成することができる。図７に、本発明の一実施形態による様々な異なる電子デバイス及び／又は光電子デバイスで使用するのに適したデバイス構成要素１１５を示す。デバイス構成要素１１５において、反応層１０８は、第１の電極として機能してもよい。ナノ構造物１１４を機械的に支持し且つナノ構造物１１４を互いに電気的に絶縁するために、隣り合うナノ構造物１１４の間に、支持材料１１１、例えば金属酸化物、高分子材料、半導体材料又は別の適切な材料を堆積させてもよい。必要に応じて、支持材料１１１及びナノ構造物１１４を平坦化するか、支持材料１１１及びナノ構造物１１４をエッチングして端部１０７を露出させることによって、ナノ構造物１１４の端部１０７を露出させることができる。次に、ナノ構造物１１４上に、ナノ構造物１１４の少なくとも一部分又は全てと電気接触するように、第２の電極１１３を形成することができる。第２の電極１１３は、元素金属や合金等の金属材料を含んでいてよい。第２の電極１１３は、支持材料１１１及びナノ構造物１１４上に多層構造物を形成すべくシリコン層及び金属層を堆積させ、その後でそれらの２つの層を反応させて、反応層１０８に使用されたものと同じか又は類似の方式で金属シリサイド晶子を形成することによって形成された金属シリサイド晶子を含んでいてもよい。少なくとも反応層１０８（つまり、第１の電極）を金属シリサイド晶子を含む材料から形成することによって、第１の電極は、高濃度ドープ半導体材料より実質的に高い導電率を示す。したがって、電極が金属シリサイド晶子を含む場合、デバイス構成要素１１５の応答時間及び他の性能特性を高めることができる。
【００１８】
ナノ構造物１１４が量子ドットである場合、支持材料１１１は、量子ドットのエネルギーバンドギャップより大きいエネルギーバンドギャップを有する適切な半導体材料から選択することができる。本発明の別の実施形態では、ナノ構造物１１４は、半導体ナノワイヤとして構成することができ、第１の電極（つまり反応層１０８）、半導体ナノワイヤ及び第２の電極１１３は、例えば光検出器及び太陽電池等の光検出及び光電子工学機器の用途で使用される金属−半導体−金属（「ＭＳＭ」）フォトダイオードを構成する。そのような実施形態では、支持材料１１１は、ＭＳＭフォトダイオードの半導体ナノワイヤが吸収するように設計された選択された波長又は波長範囲の光に対し透過性となっていてよい。本発明の他の実施形態では、支持材料１１１は、第２の電極１１３を形成した後、例えば選択的化学的エッチング工程によって選択的に除去してもよい。
【００１９】
図８〜図１０に、本発明のさらに別の実施形態により金属シリサイド晶子上に優勢的に成長したナノ構造物を利用する電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素を製造する方法の様々な段階を示す。図８に示すように、図３に示された製造中の基板構造が提供される。次に、図９に示すように、反応層１０８に凹部１０５を画定することによって電極１０３ａ及び１０３ｂを形成する。凹部１０５は、反応層１０８をフォトリソグラフィによりパターン形成しエッチングするか又は別の適切な選択的材料除去工程によって形成することができる。図９に示すように、電極１０３ａ及び１０３ｂの側壁１１７ａ及び１１７ｂは、金属シリサイド晶子１１０を露出する。次に、図１０に示したように、前述のように側壁１１７ａ及び１１７ｂ上の金属シリサイド晶子１１０上にナノ構造物１２１を優勢的に成長させ、これによりデバイス構成要素１３０が形成される。ナノワイヤとして示した各ナノ構造物１２１は、側壁１１７ａ及び１１７ｂの一方から成長して側壁１１７ａ及び１１７ｂの他方と接触し、電極１０３ａと１０３ｂとの間に電気接続を確立する。基板１０２は、高分子材料及びガラスのような電気絶縁材料であってよく、それゆえ、電極１０３ａ及び１０３ｂは互いに電気的絶縁されることに注意されたい。必要に応じて、電極１０３ａ及び１０３ｂの露出上側面に成長し得るナノ構造物１２１を、平坦化工程を使用して除去することができる。本発明の別の実施形態では、図２に示した多層構造物１０６に凹部を画定することによって電極を形成してよく、さらに、電極を相互接続するナノ構造物の成長時に、インサイトゥで金属シリサイド晶子を形成してもよく、これにより、デバイス構成要素１３０と類似したデバイス構成要素が形成される。
【００２０】
金属シリサイド晶子を含む非単結晶基板上に単結晶ナノ構造物を優勢的に形成するための前述の様々な実施形態は、ナノ構造物が個々に又は群でアクセスされ得る多数の異なる機能デバイスを製造するために使用することができる。図１１Ａ〜図１７に、本発明の様々な実施形態により金属シリサイド晶子を含むパターン化されたアドレス線上に成長させたナノ構造物を含む機能デバイスを形成する方法の段階を示す。
【００２１】
図１１Ａ及び図１１Ｂに示すように、シリコン層１０４に塗布されたフォトレジストをフォトリソグラフィでパターン形成しエッチングするか又は別の適切な製造技術を使用することによって、図２に示す製造中の基板構造から多数の下側アドレス線１１６を形成することができる。各下側アドレス線１１６の幅Ｗは、例えば１０ｎｍ〜約０．５μｍであってよい。下側アドレス線１１６のそれぞれは、金属層１１８及びシリコン層１２０を含む。図１２に示すように、図１１Ａ及び図１１Ｂに示す製造中の基板構造は、図３及び図４に関して前述したように、熱工程にかけられ、それにより各下側アドレス線１１６のアモルファスマトリクス１２５中に分散された金属シリサイド晶子１２４を形成することができる。しかし、本発明の別の実施形態では、熱工程は、下側アドレス線を形成する前に行うこともできる。次に、図１３に示すように、図５、図６Ａ及び図６Ｂに関して前述したように、下側アドレス線１１６の金属シリサイド晶子１２４上にナノ構造物１２６を優勢的に成長させることができる。前述の実施形態のうちの１つで述べたように、下側アドレス線１１６から金属シリサイド晶子１２４を形成するために別個の熱工程を使用する必要はない。その代わりに、ナノ構造物成長工程が実行される温度は、金属シリサイド晶子１２４が形成され、そのすぐ後にそのように形成された金属シリサイド晶子１２４上にナノ構造物１２６が成長するのに十分なものであってよい。
【００２２】
図１１Ａ〜図１３で前述した方法では、下側アドレス線１１６のそれぞれにおいて、アモルファスマトリクス１２５中に金属シリサイド晶子１２４がランダムに分散されている。しかし、金属シリサイド晶子１２４は、アモルファスマトリクス１２５内で好ましい結晶配向又はテクスチャを有していてよい。図１４に示す本発明の別の実施形態では、金属シリサイド晶子は、各下側アドレス線の長さに沿った選択された位置におおよそ形成されていてよい。前述の金属層とシリコン層とをそれぞれ含む下側アドレス線１４２〜１５０の選択された領域を加熱するために、エネルギービーム源１２８、例えばショートパルスエキシマレーザ、電子ビーム源、イオンビーム源又は別の適切なエネルギービーム源を使用することができる。図１４に示すように、エネルギービーム源１２８は、選択された領域１３２を局所的に加熱してその選択された領域１３２内に１つ又は複数の金属シリサイド晶子を形成するために集束されるビーム１２９を出力するように動作可能である。図１５に示すように、各下側アドレス線１４２〜１５０上の複数の選択された領域を局所的に加熱することによって、この各下側アドレス線１４２〜１５０のシリコン層と金属層間との拡散反応により、アモルファスマトリクス１３５中に分散された選択された位置に金属シリサイド晶子１３６が形成される。図中の下側アドレス線１４２〜１５０の網掛け領域は、シリコン層と金属層とが互いに反応していない領域である。前述のように、金属シリサイド晶子１３６を選択的に形成した後に、金属シリサイド晶子１３６上にナノ構造物１３８（例えばナノワイヤ及び／又は量子ドット）を優勢的に成長させてもよい。図１５が、金属−シリサイド晶子１３６及びナノ構造物１３８に関する１つの可能な選択された分布を示している過ぎないことに注意されたい。各下側アドレス線１４２〜１５０上の領域を選択的にビーム１２９に曝すことによって、別の分布を形成することもできる。さらに、ビーム１２９に曝された各領域で、アモルファスマトリクス１３５内に形成される金属シリサイド晶子１３６の数、サイズ及び形は異なっていてよい。図１５に示す各アモルファスマトリクス１３５の詳細な幾何学形状、並びに各アモルファスマトリクス１３５内の金属シリサイド晶子１３６の数及び分布は、単に例示を目的とするものである。本発明のさらに別の実施形態では、エネルギービーム源１２８を使用して、図２に示す多層構造物１０６内で金属シリサイド晶子をおおよそ選択されたパターンで形成し、続いて下側アドレス線を形成するパターン形成工程を実行することができる。
【００２３】
下側アドレス線中に分布する金属シリサイド晶子上にナノ構造物を成長させる図１３又は図１５に示された実施形態では、個々のナノ構造物又はナノ構造物の群が電気的にアドレス指定され得るように、ナノ構造物上に上側アドレス線の層を形成することができる。したがって、次に、図１６に示すように、本発明の一実施形態による機能デバイス１４０は、下側アドレス線１４２〜１５０の上に、重なるアドレス線間の接合部に位置決めされたナノ構造１３８と電気的に接触するように、多数の上側アドレス線１５１〜１５５を製造することによって形成される。光学用途に適した本発明の一実施形態では、上側アドレス線１５１〜１５５は、導電性且つ光透過性の材料、例えばインジウムスズ酸化物又は別の適切な材料から形成することができる。アドレス線１４２〜１５５は導電性なので、接合部にあるナノ構造物は、上に重ねられたアドレス線に電流を流すことによって電気的にアドレス指定することができる。例えば、下側アドレス線１４２及び上側アドレス線１５１に電流を通すことにより、接合部１６０に配置されたナノ構造物１３８を電気的にアドレス指定することができる。さらに、下側及び上側アドレス線１４２〜１５５は、マイクロスケール、サブマイクロスケール又はナノスケールの幅を有していてもよいので、下側及び上側アドレス線１４２〜１５５は、さらに、導線及びワイヤのような他のマイクロスケール又はサブマイクロスケール接続構造によって電気的にアクセスされてもよい。さらに、金属シリサイド晶子を含む材料からアドレス線１４２〜１５５を形成することによって、アドレス線１４２〜１５５は、高濃度ドープ半導体材料より実質的に高い導電率を示す。したがって、アドレス線が、低電気抵抗を示す金属シリサイドから形成されれば、機能デバイス１４０の応答時間及び他の性能特性を高めることができる。
【００２４】
本発明の他の実施形態では、ナノ構造物が、各下側アドレス線の長さに沿ってランダムに分布されている場合、例えば、金属シリサイド晶子及びナノ構造物が図１２及び図１３に関して前述したように形成されている場合、ナノ構造物の一部は、上側アドレス線のどれにも電気接続されていないこともある。しかし、またナノ構造物の一部が、上側アドレス線と電気接触して、これにより、個別のナノ構造物又は一群のナノ構造物を電気的にアドレス指定することができる。
【００２５】
図１７に、図１６に示す線Ａ−Ａに沿った機能デバイス１４０の断面図を示し、接合部１６０の構造をさらによく示す。図１７に示すように、上側アドレス線１５１〜１５５を形成する前に、支持材料１６２（図１６に図示せず）、例えば金属酸化物、ポリマー材料、半導体材料又は他の適切な材料を、隣り合う下側アドレス線１４２〜１５０の間及び隣り合う下側アドレス１４２〜１５０上に成長させたナノ構造物１３８の間に堆積させることができる。上側アドレス線１５１〜１５５は、下側アドレス線１４２〜１５０を形成するために使用される工程と同じ又は類似の工程を使用して、支持材料１６２上に且つナノ構造物１３８と電気接触させて形成することができる。例えば、シリコン層及び金属層を含む多層構造物を、支持材料１６２及びナノ構造物１３８上に堆積させアニールすることができ、それにより、金属シリサイド晶子が形成される。多層構造物をアニールする前又は後に、上側アドレス線１５１〜１５５を、多層構造物のフォトリソグラフィパターン形成及びエッチング並びに他の適切な技術によって形成してもよい。図７に示すデバイス構成要素１１５と同じように、上側アドレス線１５１〜１５５を形成する前に支持材料１６２及びナノ構造物１３８を平坦化又はエッチングすることによってナノ構造物の端部を露出させてもよく、それにより、上側アドレス線１５１〜１５５とナノ構造物１３８との間の一定の電気接触が容易となる。
【００２６】
本発明の一実施形態では、ナノ構造物、例えばナノ構造１３８が量子ドットである場合、支持材料１６２は、量子ドットのエネルギーバンドギャップより大きくなるように選択されたエネルギーバンドギャップを有する半導体材料であってよい。本発明の別の実施形態では、支持材料１６２は、上側アドレス線１５１〜１５５を形成した後、選択的に除去することもできる。したがって、上に重なるアドレス線をナノ構造物に電気的に結合することによって、様々な異なるタイプのデバイスを形成することができる。例えば、ナノ構造物が半導体材料を含む場合、接合１６０は、ＭＳＭダイオードを構成し、その場合、導電性の下側及び上側アドレス線は金属電極として働く。図１６で最もよく分かるように、下側アドレス線１４２と上側アドレス線１５１とは、ＭＳＭダイオードの金属電極となっており、ナノ構造物１３８は、ＭＳＭダイオードの半導体構成要素を形成する。
【００２７】
本発明の以下の実施例は、非単結晶基板上にＩｎＰナノワイヤを製造するために使用される１つの方法を説明する。以下の実施例は、以上述べた本発明の様々な実施形態と関連して更なる詳細を示す。
【００２８】
実施例
電子ビーム蒸着を使用して、厚み約３００ｎｍのクロム層を、ガラス基板上に堆積させた。堆積工程中、ガラス基板は、約５０℃の温度に維持された。クロム層上には、ＰＥＣＶＤを使用して、厚み約１００ｎｍの水素化アモルファスシリコン層を堆積させた。このＰＥＣＶＤ工程では、前駆体ガスとしてシラン及び水素を使用した。水素化アモルファスシリコン層の堆積中、ガラス基板は、約２５０℃の温度に維持した。水素キャリアガス中にあるトリメチルインジウム及びホスフィンを使用して、ＭＯＣＶＤによってＩｎＰナノワイヤを成長させた。水素化アモルファスシリコン層及びクロム層を含むガラス基板を、水素中で５分間、約６３０℃の温度に予熱し、４３０℃でＩｎＰナノワイヤを成長させた。成長圧力は、約７６Ｔｏｒｒであった。ＭＯＣＶＤ工程中、水素化アモルファスシリコン層及びクロム層が反応して、アモルファスマトリクス内に分散されたＣｒＳｉとＣｒＳｉ2晶子が形成された。ＭＯＣＶＤ工程中に形成されたケイ化クロム晶子上にＩｎＰ量子ドットが優勢的に成長した。Ｘ線回折を使用して、ケイ化クロム相のタイプを判定し、ケイ化クロム晶子が（１１１）テクスチャを示すことも確認した。
【００２９】
以上、本発明を特定の実施形態の観点から説明したが、本発明はこれらの実施形態に限定されるものではない。本発明の思想の範囲内での変更は当業者に明らかであろう。例えば、本発明の別の実施形態では、各ナノ構造物が、多数の異なるタイプの半導体デバイスを形成するためにｐ−ｎ接合、ｎ−ｐ−ｎ構造、ｐ−ｎ−ｐ構造又は組成的に異なる材料（つまりヘテロ構造）を含んでいてよい。そのような半導体構造は、ナノ構造物を成長させるために使用される前駆体ガスの成分を変更することにより形成することができる。
【００３０】
説明を目的とした以上の記述では、本発明の完全な理解を提供するために特定の用語を使用している。しかし、本発明を実施するために特定の詳細が必要でないことは当業者に明らかであろう。本発明の特定の実施形態に関する以上の記述は、例示及び説明を目的として提示されている。これらの記述は、網羅的なものでもなく本発明を開示した厳密な形態に限定するものでもない。以上の教示を鑑みて多数の修正及び変更が可能である。実施形態は、本発明の原理及びその実際的応用例を最もよく説明するために示され説明されており、これにより当業者は、本発明及び様々な実施形態を、意図された特定の用途に適するように様々な改良で最もよく利用することができる。本発明の範囲は、特許請求の範囲及びそれと同等のものによって定義される。
【技術分野】
【０００１】
本発明の実施形態は、概括的には、ナノスケール電子デバイス及びナノスケール光電子（オプトエレクトロニクス）デバイスに関する。より詳細には、本発明の実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにこの方法により得られる構造物及びデバイスに関する。
【背景技術】
【０００２】
集積回路の製造業者及び設計者は、トランジスタ及び信号線のような集積回路の機能要素（構成要素）のサイズを過酷なまでに縮小し、これに対応して集積回路内に機能要素を製造できる密度を高め続けている。例えば、次世代集積回路及びデータ伝送アーキテクチャ（基本設計）は、高密度、高速及び高容量デバイスを作成するための電子機器及び光電子機器の両方を含む。製造業者及び設計者は、従来のフォトリソグラフィ技術によって製造されたそのような集積回路内での機能要素のサイズのさらなる縮小を妨げる根本的な物理的制限に対する取り組みを始めた。最近の研究努力は、現在利用可能な高分解能フォトリソグラフィ技術によって製造された現在利用可能なサブマイクロスケールの電子機器から、機能要素のサイズの著しい縮小を提供するナノスケール電子機器及びナノスケール光電子機器を製造するための新しい非フォトリソグラフィ技術に移行している。
【０００３】
ナノスケール機能デバイスを設計し製造する１つの手法では、単結晶半導体基板の表面上のエピタキシャル成長によって、「一次元」ナノ構造物、例えばナノワイヤ、及び「０次元」ナノ構造物、例えば量子ドットを製造することができる。ナノワイヤに基づくデバイスでは、構成可能な抵抗器、スイッチ、ダイオード、トランジスタ、及び集積回路の他の周知の電子部品の特性が得られるよう、隣り合うナノワイヤ間の最も近い接点であるナノワイヤ接合を構成することができる。他の手法では、クロスバー構造を有するナノワイヤを形成することができる。格子状ナノワイヤクロスバーは、電子機器及び光電子機器内の様々な異なるタイプの機能デバイス又はサブシステムを形成するために構成できる２次元配列のナノワイヤ接合を提供する。ナノワイヤは、ナノワイヤ接合を形成するために使用される他に、センサ内での相互接続として、また多数の他の用途で有用性を見出した。ナノワイヤに基づくデバイスと比べて成熟した技術である量子ドットに基づくデバイスは、様々な電子機器への用途及び光電子機器への用途で利用することができる。エピタキシャル成長によって形成された量子ドットを使用して、量子ドットのナノスケール寸法によって提供される固有の特性を利用する様々なタイプのナノスケール電子デバイス及びナノスケール光電子デバイスを形成することができる。
【０００４】
ナノワイヤ及び量子ドットの製造はこれまで、高品質エピタキシャル成長を保証し且つ個別のナノ構造物又は一群のナノ構造物への電気的なアクセスを可能にするように、適切な単結晶半導体基板の表面上に単結晶ナノワイヤ又は量子ドットをエピタキシャル成長させることによって行われてきた。しかし、単結晶シリコンウェハや単結晶ガリウム砒素ウェハ等の単結晶半導体基板のコストは極めて高い。さらに、単結晶シリコンウェハの世界的需要は急激に増加しているようであり、そのため、単結晶シリコンウェハの価格はさらに上昇するであろう。したがって、ナノスケールデバイスの研究者及び開発者は、ナノスケール機能デバイス用の電気的にアクセス可能な高品質単結晶ナノ構造物を製造するためのより手頃で且つより汎用性の高い材料プラットホーム及び技術を探し続けている。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の様々な実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにそれにより得られる構造物及びナノスケール機能デバイスに関する。本発明の一実施形態では、ナノ構造物を形成する方法は、金属層及びシリコン層を含む多層構造物を形成することを含む。多層構造物には
熱工程を実施し、それにより金属シリサイド晶子が形成される。この金属シリサイド晶子上にナノ構造物を成長させる。
【０００６】
本発明の別の実施形態では、構造物は、非単結晶基板、及びこの非単結晶基板上に形成された層を含む。この層は、金属シリサイド晶子を含む。金属シリサイド晶子上に多数のナノ構造物を形成することもできる。開示の構造物は、電子及び／又は光電子デバイス用の多数の異なるタイプの機能デバイスを形成するために使用することができる。
【０００７】
図面に、本発明の種々の実施形態を示す。類似の参照番号は、図面に示す様々な表示又は実施形態における類似の要素又は特徴部を指す。
【図面の簡単な説明】
【０００８】
【図１】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な側面図であって、基板上に堆積させた金属層を含む。
【図２】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な側面図であって、図１に示した金属層上にシリコン層を堆積させた後の図である。
【図３】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な側面図であって、図２に示した金属層とシリコン層との間の拡散反応の結果として形成された金属シリサイド晶子を含む。
【図４】図３に示した製造中の基板構造の概略的な拡大上面図である。
【図５】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な断面図であって、図３及び図４に示した金属シリサイド晶子上にナノ構造物を選択的に成長させた後の図である。
【図６Ａ】図５に示した製造中の基板構造の概略的な拡大した等角上面図である。
【図６Ｂ】図５に示した製造中の基板構造の概略的な拡大した等角上面図であって、ナノワイヤが金属シリサイド晶子上に優勢的に成長したものである。
【図７】本発明の一実施形態による、金属シリサイド晶子上に優勢的に成長させたナノ構造物を利用する電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の概略断面図である。
【図８】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図９】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図１０】本発明のさらに別の実施形態による、電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素の製造方法における様々な段階の１つを示す概略的な断面図である。
【図１１Ａ】本発明による方法の一実施形態の実施の際に形成された、製造中の基板構造の概略的な上面図であって、図２に示した製造中の基板構造の多層構造物から形成された多数の下側アドレス線を含む。
【図１１Ｂ】図１１Ａに示した製造中の基板構造の概略的な側面図である。
【図１２】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な上面図であって、図１１Ａ及び図１１Ｂに示した製造中の基板構造を熱工程にかけて下側アドレス線に金属シリサイド晶子を形成した後の図である。
【図１３】本発明による方法の一実施形態の実施中に形成された、製造中の基板構造の概略的な上面図であって、図１２に示した金属シリサイド晶子上にナノ構造が優勢的に成長した後の図である。
【図１４】本発明の方法の別の実施形態により図１１Ａ及び図１１Ｂに示した下側アドレス線におけるほぼ選択された位置に金属シリサイド晶子を形成するために使用されるエネルギービームを示す概略図である。
【図１５】製造中の基板構造の概略的な上面図であって、図１４に示したエネルギービームに曝した結果として下側アドレス線の長さに沿った選択された位置に形成された複数の金属シリサイド晶子を含む。この金属シリサイド晶子上にはナノ構造物優勢的に成長している。
【図１６】本発明の一実施形態による機能デバイスの概略的な上面図であって、この機能デバイスが、図１５に示した下側アドレス線の上に上側アドレス線層を作成することによって形成され、下側アドレス線における金属シリサイド晶子上に形成されたナノ構造物を電気的にアドレス指定できるようになっている。
【図１７】図１６に示した線Ａ−Ａに沿った断面図である。
【発明を実施するための形態】
【０００９】
本発明の様々な実施形態は、非単結晶基板上に単結晶ナノ構造物を形成する方法、並びにその方法により得られる構造物及びナノスケール機能デバイスに関する。このナノ構造物は、量子ドット又はナノワイヤとして成長させることができ、そのようなナノ構造物は、様々な異なるタイプのナノスケール電子デバイス及びナノスケール光電子デバイスに利用することができる。
【００１０】
図１〜図６に、本発明の方法の一実施形態による、金属シリサイド晶子上にナノワイヤ及び量子ドット等のナノ構造物を成長させる方法での様々な段階を示す。図１に示すように、金属層１００は、基板１０２上に、任意の物理的又は化学的堆積技術、例えばスパッタリング、電子ビーム蒸着又は他の適切な堆積技術によって堆積させる。金属層１００の厚みは、例えば約１ｎｍ〜約１μｍであってよい。金属層１００は、シリコンと反応して金属シリサイドを形成することができる金属又は合金を含むことができる。例えば、金属層１００は、１つ以上の複数の遷移金属（例えば、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｐｔ、Ａｕ）、Ａｌ、１つ以上の希土類金属（例えば、Ｅｒ、Ｄｙ、Ｇｄ、Ｔｈ、Ｈｏ、Ｔｂ、Ｓｍ）、又は金属シリサイドを形成することができる他の適切な金属若しくは合金を含む。本発明のいくつかの実施形態では、金属層１００は、異なる組成を有する金属層を含む多層膜であってよい。基板１０２は、従来の単結晶半導体基板よりも安価な多数の材料、例えば非単結晶材料から形成されていてよい。例えば、基板１０２は、ガラス基板、多結晶金属基板（例えば、ステンレス鋼）、ポリマー基板、非単結晶半導体基板、金属酸化物基板、又は後続の処理操作と適合する他の適切な基板であってよい。
【００１１】
図２に示すように、シリコン層１０４が堆積され、これにより、金属層１００上に多層構造物１０６が形成される。シリコン層１０４の厚みは、例えば約１ｎｍ〜約１μｍであってよい。シリコン層１０４の厚みに応じて、シリコン層１０４は、アモルファス（非晶質）シリコン、又はアモルファスシリコンマトリクス内に分散された例えば約１ｎｍ〜約１００μｍの大きさを有するシリコン晶子を含む。例えば、シリコン層１０４が水素化シリコン層の場合、堆積の際、水素化シリコン層は最初にアモルファス相で堆積させる。堆積工程中、水素化シリコン層の厚みが大きくなると、アモルファスシリコンマトリクス中に分散されたシリコン晶子が核形成する。水素化シリコン層中に存在する水素は、シリコン原子の任意のダングリングボンドを保護（不動態化）し得る。本発明の一実施形態では、シリコン層１０４は、プラズマ化学気相成長（「ＰＥＣＶＤ」）、反応スパッタリング、又は他の適切な堆積技術を使用して、水素化シリコン層として堆積させ、アモルファスシリコン、又はアモルファスシリコン晶子とシリコン晶子との混合物を形成することができる。また、シリコン層１０４は、導電率を高めるためにｎ型ドーパント又はｐ型のドーパントで高濃度ドープされてもよく、これらのドーパントは、堆積工程中又は堆積後の堆積後工程、例えば注入工程又は拡散工程で導入されてもよい。水素化シリコンは、半導体処理分野では「微晶質シリコン（microcrystalline silicon）」又は「μｃ−Ｓｉ」と呼ばれることがある。しかしながら、「微晶質シリコン」又は「μｃ−Ｓｉ」という用語は、シリコン晶子が、ナノメートルスケールの寸法を含む広範囲の寸法を有する場合もあるので誤称である。
【００１２】
図３の側面図及び図４の上面図に示したように、多層構造物１０６を形成した後、多層構造物１０６を熱工程にかけてもよく、それにより、金属層１００とシリコン層１０４との間での拡散反応を起こして反応層１０８が形成される。反応層１０８は、アモルファスマトリクス１１２中でランダムに分散された金属シリサイド晶子１１０を含む。しかし、金属シリサイド晶子１１０は、アモルファスマトリクス１１２内に好ましい結晶学的配向又はテクスチャ（集合組織）を有していてよい。反応層１０８内の金属シリサイド晶子１１０の体積分率は、確定できない小さな値から約１００パーセントまで変動していてよい。金属シリサイド晶子１１０は、金属層１００の成分及び熱処理に応じて、２成分シリサイド、３成分シリサイド又は別のタイプのシリサイドであってよく、「金属シリサイド」という語は、ここで用いられる限りでは、これらのシリサイドのうちの任意のものを含む。例えば、金属層１００がクロム層である場合、熱工程中に形成される金属シリサイド晶子１１０は、クロムシリサイドを含む。また、反応層１０８中に金属シリサイドの異なる相があってもよい。金属シリサイド晶子１１０の平均サイズは、例えば、約２ｎｍ〜約１００μｍであってよい。アモルファスマトリクス１１２は、金属シリサイド晶子１１０と類似又は同じ化学成分を有していてよいが、非晶質マトリクス１１２の原子には、規則的な結晶構造を形成する顕著に長い範囲の配列はない。本発明の一実施形態では、熱工程は、アニール工程であり、この工程では、多層構造物１０６が、約１００℃〜１０００℃の温度で、金属層１００とシリコン層１０４との間の拡散反応により金属シリサイド晶子１１０を形成させるのに十分な長さの時間にわたり加熱される。
【００１３】
本発明の別の実施形態では、基板１０２上にシリコン層１０４を形成し、続いて、前述の堆積技術のいずれかを使用して、シリコン層１０４上に金属層１００を形成する。この構造物を前述のように熱工程にかけると、図３及び図４に関して前述した場合と同様に、金属シリサイド晶子を含む反応層が形成される。
【００１４】
図５及び図６Ａに示すように、金属シリサイド晶子１１０が形成された後、反応層１０８の表面１０９に存在する金属シリサイド晶子１１０上に多数のナノ構造物１１４を優勢的に成長させる。金属シリサイド晶子１１０は、金属シリサイド晶子１１０上に、ナノ構造物１１４が、アモルファスマトリクス１１２の代わりに優勢的に成長するように種結晶として働くことができ、ナノ構造物１１４は、金属シリサイド晶子１１０上にエピタキシャル成長することができる。複数のナノ構造物１１４が、相応の比較的大きな金属シリサイド晶子１１０上に形成されてもよい。本発明の一実施形態では、ナノ構造物１１４はそれぞれ、例えば約２ｎｍ〜約５０ｎｍの直径又は横方向寸法を有する量子ドットを含んでいてよい。本発明の別の実施形態では、ナノ構造物１１４はそれぞれ、例えば約２ｎｍ〜約５００ｎｍの直径又は横方向寸法、及び例えば約１０ｎｍ〜約１００μｍの長さを有するナノワイヤを含んでいてよい。図６Ｂに示すように、ナノ構造物がナノワイヤ１１４’として成長する時、各ナノワイヤ１１４’は、ナノワイヤ１１４’がその上で成長する金属シリサイド晶子１１０の表面から外へと突出する。ナノワイヤ１１４’がその上で成長する金属シリサイド晶子１１０がランダムな配向を有するので、ナノワイヤ１１４’は、ランダムな方向に突出していてよい。ナノワイヤ１１４’は、量子ドットを形成するために使用される堆積工程を、高い縦横比のナノワイヤを形成するのに十分な時間にわたり続けることによって形成することができ、このナノワイヤ１１４’は、ナノワイヤ１１４’がその上に成長した金属シリサイド晶子１１０の表面から外突出する長さを有する。
【００１５】
ナノ構造物１１４及び１１４’は、多数の異なる単結晶半導体及び絶縁体材料から形成することができる。本発明の様々な実施形態によれば、ナノ構造物１１４及び１１４’は、ＩＶ族半導体（例えば、Ｓｉ、Ｇｅ）、ＩＩ−ＶＩ族半導体化合物（例えば、ＺｎＯ、ＺｎＳｅ）、ＩＩＩ−Ｖ族半導体化合物（例えば、ＧａＡｓ、ＩｎＡｓ及びＩｎＰ）、金属酸化物、又は別の適切な材料から形成されていてよい。ナノ構造物１１４及び１１４’は、化学気相成長法（「ＣＶＤ」）、例えば有機金属ＣＶＤ（「ＭＯＣＶＤ」）によって形成することができる。例えば、ＩｎＰ量子ドットは、水素キャリアガス中のトリメチルインジウム（「（ＣＨ3）3Ｉｎ」）及びホスフィン（「ＰＨ3」）を使用したＭＯＣＶＤによって、金属シリサイド晶子１１０上に優勢的に成長し、図３及び図４に示した製造中の基板構造が、約３００℃〜約５００℃の温度に加熱される。ナノワイヤ１１４’は、量子ドットを形成するために使用される堆積工程を、高い縦横比のナノワイヤを形成させるのに十分な時間にわたり特定の堆積条件下で続けることによって形成することができる。例えば、本発明の一実施形態では、ナノワイヤ１１４’を形成するために、ＭＯＣＶＤ堆積工程で使用される前駆体ガス組成を変更し、ナノ構造物の縦方向成長に対し横方向成長を抑制又は減少させるようにしてもよい。本発明の別の実施形態では、金属触媒ナノ粒子（例えば、Ａｕ、Ａｇ又はＴｉナノ結晶）を、反応層１０８の露出面１０９上に堆積（付着）させてもよい。ナノワイヤ１１４’の成長は、蒸気−液体−固体成長工程を使用して行うことができ、この工程では、前駆体ガス材料が、金属触媒ナノ粒子中に溶け、金属触媒ナノ粒子の下にある金属シリサイド晶子１１０上にエピタキシャル堆積してナノワイヤ１１４’が形成される。例えば、本発明の１つの特定の実施形態では、トルエン中に分散された金コロイド金属触媒ナノ粒子を、反応層１０８の表面１０９に付着させる。
【００１６】
本発明の他の実施形態では、金属シリサイド晶子１１０を形成するために別個のアニール工程を使用しなくてもよい。その代わり、図２に示した製造中の基板構造物を、ナノ構造物を成長させる装置、例えばＣＶＤ装置のチャンバ内に提供する。ナノ構造成長工程が実施される温度は、金属シリサイド晶子１１０を形成しそのように形成された金属シリサイド晶子上にナノ構造物を成長させるのに十分な温度である。金属シリサイド晶子１１０の形成と、そのように形成された金属シリサイド晶子１１０上のナノ構造物の成長とは実質的に同時に行われてもよく、金属シリサイド晶子１１０が形成された直後に、そのように形成された金属シリサイド晶子１１０上にナノ構造物が成長する。
【００１７】
金属シリサイド晶子１１０上にナノ構造物１１４を成長させることによって、光電子デバイス及び／又は電子デバイスで使用するための多数の異なるタイプのデバイス構成要素を形成することができる。図７に、本発明の一実施形態による様々な異なる電子デバイス及び／又は光電子デバイスで使用するのに適したデバイス構成要素１１５を示す。デバイス構成要素１１５において、反応層１０８は、第１の電極として機能してもよい。ナノ構造物１１４を機械的に支持し且つナノ構造物１１４を互いに電気的に絶縁するために、隣り合うナノ構造物１１４の間に、支持材料１１１、例えば金属酸化物、高分子材料、半導体材料又は別の適切な材料を堆積させてもよい。必要に応じて、支持材料１１１及びナノ構造物１１４を平坦化するか、支持材料１１１及びナノ構造物１１４をエッチングして端部１０７を露出させることによって、ナノ構造物１１４の端部１０７を露出させることができる。次に、ナノ構造物１１４上に、ナノ構造物１１４の少なくとも一部分又は全てと電気接触するように、第２の電極１１３を形成することができる。第２の電極１１３は、元素金属や合金等の金属材料を含んでいてよい。第２の電極１１３は、支持材料１１１及びナノ構造物１１４上に多層構造物を形成すべくシリコン層及び金属層を堆積させ、その後でそれらの２つの層を反応させて、反応層１０８に使用されたものと同じか又は類似の方式で金属シリサイド晶子を形成することによって形成された金属シリサイド晶子を含んでいてもよい。少なくとも反応層１０８（つまり、第１の電極）を金属シリサイド晶子を含む材料から形成することによって、第１の電極は、高濃度ドープ半導体材料より実質的に高い導電率を示す。したがって、電極が金属シリサイド晶子を含む場合、デバイス構成要素１１５の応答時間及び他の性能特性を高めることができる。
【００１８】
ナノ構造物１１４が量子ドットである場合、支持材料１１１は、量子ドットのエネルギーバンドギャップより大きいエネルギーバンドギャップを有する適切な半導体材料から選択することができる。本発明の別の実施形態では、ナノ構造物１１４は、半導体ナノワイヤとして構成することができ、第１の電極（つまり反応層１０８）、半導体ナノワイヤ及び第２の電極１１３は、例えば光検出器及び太陽電池等の光検出及び光電子工学機器の用途で使用される金属−半導体−金属（「ＭＳＭ」）フォトダイオードを構成する。そのような実施形態では、支持材料１１１は、ＭＳＭフォトダイオードの半導体ナノワイヤが吸収するように設計された選択された波長又は波長範囲の光に対し透過性となっていてよい。本発明の他の実施形態では、支持材料１１１は、第２の電極１１３を形成した後、例えば選択的化学的エッチング工程によって選択的に除去してもよい。
【００１９】
図８〜図１０に、本発明のさらに別の実施形態により金属シリサイド晶子上に優勢的に成長したナノ構造物を利用する電子デバイス及び／又は光電子デバイスで使用されるデバイス構成要素を製造する方法の様々な段階を示す。図８に示すように、図３に示された製造中の基板構造が提供される。次に、図９に示すように、反応層１０８に凹部１０５を画定することによって電極１０３ａ及び１０３ｂを形成する。凹部１０５は、反応層１０８をフォトリソグラフィによりパターン形成しエッチングするか又は別の適切な選択的材料除去工程によって形成することができる。図９に示すように、電極１０３ａ及び１０３ｂの側壁１１７ａ及び１１７ｂは、金属シリサイド晶子１１０を露出する。次に、図１０に示したように、前述のように側壁１１７ａ及び１１７ｂ上の金属シリサイド晶子１１０上にナノ構造物１２１を優勢的に成長させ、これによりデバイス構成要素１３０が形成される。ナノワイヤとして示した各ナノ構造物１２１は、側壁１１７ａ及び１１７ｂの一方から成長して側壁１１７ａ及び１１７ｂの他方と接触し、電極１０３ａと１０３ｂとの間に電気接続を確立する。基板１０２は、高分子材料及びガラスのような電気絶縁材料であってよく、それゆえ、電極１０３ａ及び１０３ｂは互いに電気的絶縁されることに注意されたい。必要に応じて、電極１０３ａ及び１０３ｂの露出上側面に成長し得るナノ構造物１２１を、平坦化工程を使用して除去することができる。本発明の別の実施形態では、図２に示した多層構造物１０６に凹部を画定することによって電極を形成してよく、さらに、電極を相互接続するナノ構造物の成長時に、インサイトゥで金属シリサイド晶子を形成してもよく、これにより、デバイス構成要素１３０と類似したデバイス構成要素が形成される。
【００２０】
金属シリサイド晶子を含む非単結晶基板上に単結晶ナノ構造物を優勢的に形成するための前述の様々な実施形態は、ナノ構造物が個々に又は群でアクセスされ得る多数の異なる機能デバイスを製造するために使用することができる。図１１Ａ〜図１７に、本発明の様々な実施形態により金属シリサイド晶子を含むパターン化されたアドレス線上に成長させたナノ構造物を含む機能デバイスを形成する方法の段階を示す。
【００２１】
図１１Ａ及び図１１Ｂに示すように、シリコン層１０４に塗布されたフォトレジストをフォトリソグラフィでパターン形成しエッチングするか又は別の適切な製造技術を使用することによって、図２に示す製造中の基板構造から多数の下側アドレス線１１６を形成することができる。各下側アドレス線１１６の幅Ｗは、例えば１０ｎｍ〜約０．５μｍであってよい。下側アドレス線１１６のそれぞれは、金属層１１８及びシリコン層１２０を含む。図１２に示すように、図１１Ａ及び図１１Ｂに示す製造中の基板構造は、図３及び図４に関して前述したように、熱工程にかけられ、それにより各下側アドレス線１１６のアモルファスマトリクス１２５中に分散された金属シリサイド晶子１２４を形成することができる。しかし、本発明の別の実施形態では、熱工程は、下側アドレス線を形成する前に行うこともできる。次に、図１３に示すように、図５、図６Ａ及び図６Ｂに関して前述したように、下側アドレス線１１６の金属シリサイド晶子１２４上にナノ構造物１２６を優勢的に成長させることができる。前述の実施形態のうちの１つで述べたように、下側アドレス線１１６から金属シリサイド晶子１２４を形成するために別個の熱工程を使用する必要はない。その代わりに、ナノ構造物成長工程が実行される温度は、金属シリサイド晶子１２４が形成され、そのすぐ後にそのように形成された金属シリサイド晶子１２４上にナノ構造物１２６が成長するのに十分なものであってよい。
【００２２】
図１１Ａ〜図１３で前述した方法では、下側アドレス線１１６のそれぞれにおいて、アモルファスマトリクス１２５中に金属シリサイド晶子１２４がランダムに分散されている。しかし、金属シリサイド晶子１２４は、アモルファスマトリクス１２５内で好ましい結晶配向又はテクスチャを有していてよい。図１４に示す本発明の別の実施形態では、金属シリサイド晶子は、各下側アドレス線の長さに沿った選択された位置におおよそ形成されていてよい。前述の金属層とシリコン層とをそれぞれ含む下側アドレス線１４２〜１５０の選択された領域を加熱するために、エネルギービーム源１２８、例えばショートパルスエキシマレーザ、電子ビーム源、イオンビーム源又は別の適切なエネルギービーム源を使用することができる。図１４に示すように、エネルギービーム源１２８は、選択された領域１３２を局所的に加熱してその選択された領域１３２内に１つ又は複数の金属シリサイド晶子を形成するために集束されるビーム１２９を出力するように動作可能である。図１５に示すように、各下側アドレス線１４２〜１５０上の複数の選択された領域を局所的に加熱することによって、この各下側アドレス線１４２〜１５０のシリコン層と金属層間との拡散反応により、アモルファスマトリクス１３５中に分散された選択された位置に金属シリサイド晶子１３６が形成される。図中の下側アドレス線１４２〜１５０の網掛け領域は、シリコン層と金属層とが互いに反応していない領域である。前述のように、金属シリサイド晶子１３６を選択的に形成した後に、金属シリサイド晶子１３６上にナノ構造物１３８（例えばナノワイヤ及び／又は量子ドット）を優勢的に成長させてもよい。図１５が、金属−シリサイド晶子１３６及びナノ構造物１３８に関する１つの可能な選択された分布を示している過ぎないことに注意されたい。各下側アドレス線１４２〜１５０上の領域を選択的にビーム１２９に曝すことによって、別の分布を形成することもできる。さらに、ビーム１２９に曝された各領域で、アモルファスマトリクス１３５内に形成される金属シリサイド晶子１３６の数、サイズ及び形は異なっていてよい。図１５に示す各アモルファスマトリクス１３５の詳細な幾何学形状、並びに各アモルファスマトリクス１３５内の金属シリサイド晶子１３６の数及び分布は、単に例示を目的とするものである。本発明のさらに別の実施形態では、エネルギービーム源１２８を使用して、図２に示す多層構造物１０６内で金属シリサイド晶子をおおよそ選択されたパターンで形成し、続いて下側アドレス線を形成するパターン形成工程を実行することができる。
【００２３】
下側アドレス線中に分布する金属シリサイド晶子上にナノ構造物を成長させる図１３又は図１５に示された実施形態では、個々のナノ構造物又はナノ構造物の群が電気的にアドレス指定され得るように、ナノ構造物上に上側アドレス線の層を形成することができる。したがって、次に、図１６に示すように、本発明の一実施形態による機能デバイス１４０は、下側アドレス線１４２〜１５０の上に、重なるアドレス線間の接合部に位置決めされたナノ構造１３８と電気的に接触するように、多数の上側アドレス線１５１〜１５５を製造することによって形成される。光学用途に適した本発明の一実施形態では、上側アドレス線１５１〜１５５は、導電性且つ光透過性の材料、例えばインジウムスズ酸化物又は別の適切な材料から形成することができる。アドレス線１４２〜１５５は導電性なので、接合部にあるナノ構造物は、上に重ねられたアドレス線に電流を流すことによって電気的にアドレス指定することができる。例えば、下側アドレス線１４２及び上側アドレス線１５１に電流を通すことにより、接合部１６０に配置されたナノ構造物１３８を電気的にアドレス指定することができる。さらに、下側及び上側アドレス線１４２〜１５５は、マイクロスケール、サブマイクロスケール又はナノスケールの幅を有していてもよいので、下側及び上側アドレス線１４２〜１５５は、さらに、導線及びワイヤのような他のマイクロスケール又はサブマイクロスケール接続構造によって電気的にアクセスされてもよい。さらに、金属シリサイド晶子を含む材料からアドレス線１４２〜１５５を形成することによって、アドレス線１４２〜１５５は、高濃度ドープ半導体材料より実質的に高い導電率を示す。したがって、アドレス線が、低電気抵抗を示す金属シリサイドから形成されれば、機能デバイス１４０の応答時間及び他の性能特性を高めることができる。
【００２４】
本発明の他の実施形態では、ナノ構造物が、各下側アドレス線の長さに沿ってランダムに分布されている場合、例えば、金属シリサイド晶子及びナノ構造物が図１２及び図１３に関して前述したように形成されている場合、ナノ構造物の一部は、上側アドレス線のどれにも電気接続されていないこともある。しかし、またナノ構造物の一部が、上側アドレス線と電気接触して、これにより、個別のナノ構造物又は一群のナノ構造物を電気的にアドレス指定することができる。
【００２５】
図１７に、図１６に示す線Ａ−Ａに沿った機能デバイス１４０の断面図を示し、接合部１６０の構造をさらによく示す。図１７に示すように、上側アドレス線１５１〜１５５を形成する前に、支持材料１６２（図１６に図示せず）、例えば金属酸化物、ポリマー材料、半導体材料又は他の適切な材料を、隣り合う下側アドレス線１４２〜１５０の間及び隣り合う下側アドレス１４２〜１５０上に成長させたナノ構造物１３８の間に堆積させることができる。上側アドレス線１５１〜１５５は、下側アドレス線１４２〜１５０を形成するために使用される工程と同じ又は類似の工程を使用して、支持材料１６２上に且つナノ構造物１３８と電気接触させて形成することができる。例えば、シリコン層及び金属層を含む多層構造物を、支持材料１６２及びナノ構造物１３８上に堆積させアニールすることができ、それにより、金属シリサイド晶子が形成される。多層構造物をアニールする前又は後に、上側アドレス線１５１〜１５５を、多層構造物のフォトリソグラフィパターン形成及びエッチング並びに他の適切な技術によって形成してもよい。図７に示すデバイス構成要素１１５と同じように、上側アドレス線１５１〜１５５を形成する前に支持材料１６２及びナノ構造物１３８を平坦化又はエッチングすることによってナノ構造物の端部を露出させてもよく、それにより、上側アドレス線１５１〜１５５とナノ構造物１３８との間の一定の電気接触が容易となる。
【００２６】
本発明の一実施形態では、ナノ構造物、例えばナノ構造１３８が量子ドットである場合、支持材料１６２は、量子ドットのエネルギーバンドギャップより大きくなるように選択されたエネルギーバンドギャップを有する半導体材料であってよい。本発明の別の実施形態では、支持材料１６２は、上側アドレス線１５１〜１５５を形成した後、選択的に除去することもできる。したがって、上に重なるアドレス線をナノ構造物に電気的に結合することによって、様々な異なるタイプのデバイスを形成することができる。例えば、ナノ構造物が半導体材料を含む場合、接合１６０は、ＭＳＭダイオードを構成し、その場合、導電性の下側及び上側アドレス線は金属電極として働く。図１６で最もよく分かるように、下側アドレス線１４２と上側アドレス線１５１とは、ＭＳＭダイオードの金属電極となっており、ナノ構造物１３８は、ＭＳＭダイオードの半導体構成要素を形成する。
【００２７】
本発明の以下の実施例は、非単結晶基板上にＩｎＰナノワイヤを製造するために使用される１つの方法を説明する。以下の実施例は、以上述べた本発明の様々な実施形態と関連して更なる詳細を示す。
【００２８】
実施例
電子ビーム蒸着を使用して、厚み約３００ｎｍのクロム層を、ガラス基板上に堆積させた。堆積工程中、ガラス基板は、約５０℃の温度に維持された。クロム層上には、ＰＥＣＶＤを使用して、厚み約１００ｎｍの水素化アモルファスシリコン層を堆積させた。このＰＥＣＶＤ工程では、前駆体ガスとしてシラン及び水素を使用した。水素化アモルファスシリコン層の堆積中、ガラス基板は、約２５０℃の温度に維持した。水素キャリアガス中にあるトリメチルインジウム及びホスフィンを使用して、ＭＯＣＶＤによってＩｎＰナノワイヤを成長させた。水素化アモルファスシリコン層及びクロム層を含むガラス基板を、水素中で５分間、約６３０℃の温度に予熱し、４３０℃でＩｎＰナノワイヤを成長させた。成長圧力は、約７６Ｔｏｒｒであった。ＭＯＣＶＤ工程中、水素化アモルファスシリコン層及びクロム層が反応して、アモルファスマトリクス内に分散されたＣｒＳｉとＣｒＳｉ2晶子が形成された。ＭＯＣＶＤ工程中に形成されたケイ化クロム晶子上にＩｎＰ量子ドットが優勢的に成長した。Ｘ線回折を使用して、ケイ化クロム相のタイプを判定し、ケイ化クロム晶子が（１１１）テクスチャを示すことも確認した。
【００２９】
以上、本発明を特定の実施形態の観点から説明したが、本発明はこれらの実施形態に限定されるものではない。本発明の思想の範囲内での変更は当業者に明らかであろう。例えば、本発明の別の実施形態では、各ナノ構造物が、多数の異なるタイプの半導体デバイスを形成するためにｐ−ｎ接合、ｎ−ｐ−ｎ構造、ｐ−ｎ−ｐ構造又は組成的に異なる材料（つまりヘテロ構造）を含んでいてよい。そのような半導体構造は、ナノ構造物を成長させるために使用される前駆体ガスの成分を変更することにより形成することができる。
【００３０】
説明を目的とした以上の記述では、本発明の完全な理解を提供するために特定の用語を使用している。しかし、本発明を実施するために特定の詳細が必要でないことは当業者に明らかであろう。本発明の特定の実施形態に関する以上の記述は、例示及び説明を目的として提示されている。これらの記述は、網羅的なものでもなく本発明を開示した厳密な形態に限定するものでもない。以上の教示を鑑みて多数の修正及び変更が可能である。実施形態は、本発明の原理及びその実際的応用例を最もよく説明するために示され説明されており、これにより当業者は、本発明及び様々な実施形態を、意図された特定の用途に適するように様々な改良で最もよく利用することができる。本発明の範囲は、特許請求の範囲及びそれと同等のものによって定義される。
【特許請求の範囲】
【請求項１】
ナノ構造物を形成する方法であって、
金属層（１００）及びシリコン層（１０４）を含む多層構造物（１０６）を形成し、
前記多層構造物（１０６）に熱工程を実施し、金属シリサイド晶子（１１０）を形成し、
前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１１４）を成長させることを含む、方法。
【請求項２】
前記ナノ構造物（１１４）がそれぞれ、
量子ドット及びナノワイヤのいずれかを含む、請求項１に記載の方法。
【請求項３】
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１１０）を形成することが、前記金属シリサイド晶子（１１０）を含む第１の電極（１０８）を形成することを含み、
前記ナノ構造物（１１４）の上に且つ該ナノ構造物（１１４）の少なくとも一部と電気的に接触させて、第２の電極（１１３）を形成することをさらに含む、請求項１に記載の方法。
【請求項４】
前記ナノ構造物（１１４、１３８）を成長させる前に、前記金属シリサイド晶子（１２４、１３６）をそれぞれが含む第１のアドレス線層（１１６、１４２〜１５０）を形成し、
前記第１のアドレス線層（１１６、１４２〜１５０）の上に第２のアドレス線層（１５１〜１５５）を形成して、多数の接合（１６０）を形成することを含み、前記接合（１６０）の少なくとも一部が、１つ以上の前記ナノ構造物（１１４、１３８）を含む、請求項１に記載の方法。
【請求項５】
前記多層構造物（１０６）に熱工程を実施する前に、前記金属層（１００）の一部及び前記シリコン層（１０４）の一部をそれぞれが含む多数のアドレス線（１１４）を形成することをさらに含み、
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１２４）を形成することが、前記アドレス線の選択された領域をエネルギービーム（１２９）に曝すことを含む、請求項１に記載の方法。
【請求項６】
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１２４）を形成することが、前記金属シリサイド晶子（１１０）を含む反応層（１０８）を形成することを含み、
前記反応層（１０８）から第１及び第２の離間電極（１０３ａ、１０３ｂ）を形成することをさらに含み、
前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させることが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）の前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させて、それにより、前記ナノ構造物（１２１）が、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）間にわたるようにする、請求項１に記載の方法。
【請求項７】
前記多層構造物（１０６）が、第１及び第２の離間電極（１０３ａ、１０３ｂ）を含み、
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１１０）を形成することが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）内に前記金属シリサイド晶子（１１０）を形成することを含み、
前記金属シリサイド晶子（１１０）上にナノ構造物（１２１）を成長させることが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）の前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させ、それにより、前記ナノ構造物（１２１）が前記第１及び第２の離間電極（１０３ａ、１０３ｂ）間にわたるようにするステップを含む、請求項１に記載の方法。
【請求項８】
非単結晶基板（１０２）、
前記非単結晶基板（１０２）の上に形成され、金属シリサイド晶子（１１０）を含む層（１０８）、並びに
前記金属シリサイド晶子（１１０）上に形成された多数のナノ構造物（１１４）を含む、構造物。
【請求項９】
前記層（１０８）が、第１の電極（１０８、１０３ａ）を規定し、
前記第１の電極（１０８、１１３ａ）から離間され且つ前記ナノ構造物（１１４、１２１）の少なくとも一部と電気接触している第２の電極（１１３、１０３ｂ）をさらに含む、請求項８に記載の構造物。
【請求項１０】
前記層が、前記ナノ構造部（１３８）がその上に形成される前記金属シリサイド晶子（１３６）を含む多数の第１のアドレス線（１４２〜１５０）を含み、
前記第１のアドレス線（１４２〜１５０）の上に重ねられて多数の接合（１６０）を形成する多数の第２のアドレス線（１５１〜１５５）をさらに含み、前記接合（１６０）の少なくとも一部が、１つ以上の前記ナノ構造物（１３８）を含む、請求項８に記載の構造物。
【請求項１】
ナノ構造物を形成する方法であって、
金属層（１００）及びシリコン層（１０４）を含む多層構造物（１０６）を形成し、
前記多層構造物（１０６）に熱工程を実施し、金属シリサイド晶子（１１０）を形成し、
前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１１４）を成長させることを含む、方法。
【請求項２】
前記ナノ構造物（１１４）がそれぞれ、
量子ドット及びナノワイヤのいずれかを含む、請求項１に記載の方法。
【請求項３】
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１１０）を形成することが、前記金属シリサイド晶子（１１０）を含む第１の電極（１０８）を形成することを含み、
前記ナノ構造物（１１４）の上に且つ該ナノ構造物（１１４）の少なくとも一部と電気的に接触させて、第２の電極（１１３）を形成することをさらに含む、請求項１に記載の方法。
【請求項４】
前記ナノ構造物（１１４、１３８）を成長させる前に、前記金属シリサイド晶子（１２４、１３６）をそれぞれが含む第１のアドレス線層（１１６、１４２〜１５０）を形成し、
前記第１のアドレス線層（１１６、１４２〜１５０）の上に第２のアドレス線層（１５１〜１５５）を形成して、多数の接合（１６０）を形成することを含み、前記接合（１６０）の少なくとも一部が、１つ以上の前記ナノ構造物（１１４、１３８）を含む、請求項１に記載の方法。
【請求項５】
前記多層構造物（１０６）に熱工程を実施する前に、前記金属層（１００）の一部及び前記シリコン層（１０４）の一部をそれぞれが含む多数のアドレス線（１１４）を形成することをさらに含み、
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１２４）を形成することが、前記アドレス線の選択された領域をエネルギービーム（１２９）に曝すことを含む、請求項１に記載の方法。
【請求項６】
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１２４）を形成することが、前記金属シリサイド晶子（１１０）を含む反応層（１０８）を形成することを含み、
前記反応層（１０８）から第１及び第２の離間電極（１０３ａ、１０３ｂ）を形成することをさらに含み、
前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させることが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）の前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させて、それにより、前記ナノ構造物（１２１）が、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）間にわたるようにする、請求項１に記載の方法。
【請求項７】
前記多層構造物（１０６）が、第１及び第２の離間電極（１０３ａ、１０３ｂ）を含み、
前記多層構造物（１０６）に熱工程を実施して金属シリサイド晶子（１１０）を形成することが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）内に前記金属シリサイド晶子（１１０）を形成することを含み、
前記金属シリサイド晶子（１１０）上にナノ構造物（１２１）を成長させることが、前記第１及び第２の離間電極（１０３ａ、１０３ｂ）の前記金属シリサイド晶子（１１０）上に前記ナノ構造物（１２１）を成長させ、それにより、前記ナノ構造物（１２１）が前記第１及び第２の離間電極（１０３ａ、１０３ｂ）間にわたるようにするステップを含む、請求項１に記載の方法。
【請求項８】
非単結晶基板（１０２）、
前記非単結晶基板（１０２）の上に形成され、金属シリサイド晶子（１１０）を含む層（１０８）、並びに
前記金属シリサイド晶子（１１０）上に形成された多数のナノ構造物（１１４）を含む、構造物。
【請求項９】
前記層（１０８）が、第１の電極（１０８、１０３ａ）を規定し、
前記第１の電極（１０８、１１３ａ）から離間され且つ前記ナノ構造物（１１４、１２１）の少なくとも一部と電気接触している第２の電極（１１３、１０３ｂ）をさらに含む、請求項８に記載の構造物。
【請求項１０】
前記層が、前記ナノ構造部（１３８）がその上に形成される前記金属シリサイド晶子（１３６）を含む多数の第１のアドレス線（１４２〜１５０）を含み、
前記第１のアドレス線（１４２〜１５０）の上に重ねられて多数の接合（１６０）を形成する多数の第２のアドレス線（１５１〜１５５）をさらに含み、前記接合（１６０）の少なくとも一部が、１つ以上の前記ナノ構造物（１３８）を含む、請求項８に記載の構造物。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公表番号】特表２０１０−５２０６１９（Ｐ２０１０−５２０６１９Ａ）
【公表日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００９−５５１７３７（Ｐ２００９−５５１７３７）
【出願日】平成２０年２月２８日（２００８．２．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００２６９９
【国際公開番号】ＷＯ２００８／１０６２１９
【国際公開日】平成２０年９月４日（２００８．９．４）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
【Ｆターム（参考）】
【公表日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年２月２８日（２００８．２．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００２６９９
【国際公開番号】ＷＯ２００８／１０６２１９
【国際公開日】平成２０年９月４日（２００８．９．４）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
【Ｆターム（参考）】
[ Back to top ]