サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
ブロック共重合体は自己集合し、例えば本明細書に記載のサブリソグラフィックパターニングのための方法で使用され得る。ブロック共重合体は、ジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、もしくはそれらの組み合わせであってよい。そのような方法は、例えばサブリソグラフィック導電性ラインを含むデバイスの作成に有用であり得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は2007年2月8日出願の米国特許出願No. 11/703,911の優先権を主張し、その全容は引用により本明細書に組み込まれる。
【背景技術】
【０００２】
メモリデバイスは通常、コンピュータもしくは他の電子デバイス内の内部半導体集積回路として提供される。ランダムアクセスメモリ（RAM）、リードオンリーメモリ（ROM）、ダイナミックランダムアクセスメモリ（DRAM）、同期ダイナミックランダムアクセスメモリ（SDRAM）、およびフラッシュメモリを含む、様々な種類のメモリがある。フラッシュメモリデバイスは、幅広い電子応用のための不揮発性メモリのよく知られた供給源へと発展してきた。フラッシュメモリデバイスは一般的に1トランジスタメモリセルを使用するため、高メモリ密度、高信頼性、低電力消費を可能にする。フラッシュメモリの一般的用法は、パーソナルコンピュータ、携帯情報端末（PDA）、デジタルカメラ、携帯電話を含む。パーソナルコンピュータシステムで使用するために、通常、基本入出力システム（BIOS）などのプログラムコードとシステムデータがフラッシュメモリデバイスに記録される。
【０００３】
コンピュータシステムの性能が向上するにつれ、フラッシュメモリトランジスタの性能と密度の向上が必要になっている。密度と性能の向上を実現するため、トランジスタが縮小化されてきた結果、所要電力は削減され高速化がもたらされた。しかしながら、さらなる縮小化は、リソグラフィー法を用いて実現可能な寸法の下限によって制限されることが多い。例えば、57.5ナノメートル（nm）以下のフィーチャ（例えばライン幅）を持つ導電性ラインなどの構造は、標準的なリソグラフィー法によって作り出すことは難しく、本明細書では“サブリソグラフィック（sub-lithographic）”フィーチャと称する。
【０００４】
当該技術分野で既知の他の方法によってサブリソグラフィックフィーチャを作成しようという試みがなされてきた。例えば電子ビーム（e-ビーム）リソグラフィーおよび極紫外線（EUV）リソグラフィーが、そうしたサブリソグラフィックフィーチャを作成するための試みで使用されてきた。そうした方法はサブリソグラフィックフィーチャを作成することはできるが、そのような方法の普及は、例えば高コストおよび／または高スループット製造法との不適合性を含む問題によって妨げられてきた。
【発明の概要】
【０００５】
上記の理由、および本明細書を読んで理解することで当業者に明らかとなるであろう下記の他の理由から、サブリソグラフィックフィーチャを作成するための方法が当該技術分野で必要とされている。
【図面の簡単な説明】
【０００６】
【図１】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図２】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図３】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図４】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図５】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図６】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図７】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図８】図７に図示されるパターン化表面を図示する、デバイスもしくはデバイス構成部品の例の上面図である。
【発明を実施するための形態】
【０００７】
ブロック共重合体の自己集合は、基板上にフィーチャを作成するために使用されてきた。例えば米国特許No. 7,045,851 B2 (Black et al.)；米国特許出願Pub. No. 2004/0124092 A1 (Black et al.), 2004/0142578 A1 (Wiesner et al.), 2006/0134556 A1 (Nealey et al.), 2006/0163646 A1 (Black et al.), および2006/0249784 (Black et al.)；Black, IEEE Transactions on Nanotechnology, 3:412-415 (2004)；Black, Applied Physics Letters, 87:163116, 1-3 (2005)；およびYamaguchi et al., Journal of Photopolymer Science and Technology, 19:385-388 (2006)を参照のこと。例えば、リソグラフィー由来のトレンチは、サブリソグラフィックフィーチャを提供するためのブロック共重合体の自己集合のためのガイドとして使用されている。しかしながら、各リソグラフィー由来のトレンチの最大幅は、一般的にブロック共重合体の固有周期（Lo）の倍数（例えば特定の実施形態では整数乗数）に制限され、通常は最大でも3Loから15Loに制限される。従って、この各トレンチの最大幅への制限は、事実上、ブロック共重合体の自己集合を用いるそうした既知の方法によってパターニング可能な基板の領域を制限する。本開示の特定の実施形態に記載の方法は、ブロック共重合体の自己集合を用いる従来の既知のパターニング法と比較して、基板のより広い領域のサブリソグラフィックパターニングのために使用することができる。
【０００８】
本発明の特定の実施形態は、基板のサブリソグラフィックパターニングのための方法を提供する。一実施形態では、方法は以下を含む。Loの固有周期を持つブロック共重合体を提供するステップ；複数（例えば二以上）の自己集合共重合体画定トレンチを含む基板を提供し、複数のトレンチの各トレンチはnLoの幅を持ち、nは1から15であり得るステップ；基板表面上にブロック共重合体を堆積するステップ；ブロック共重合体を自己集合させるためにブロック共重合体をアニールするステップ（例えば熱アニーリングおよび／または溶媒アニーリング）。特定の実施形態では、アニールするステップは、ブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致し得るラメラのセットを各トレンチ内に形成することを可能にする。そのような実施形態では、ラメラのセットの第一の部分は随意に（例えば紫外線放射に晒すことによって）架橋されてもよく、架橋ラメラは自己集合ブロック共重合体の第一のブロックを含む。さらに、ラメラのセットの第二の部分は随意に選択的に除去されてもよく、除去されたラメラは自己集合ブロック共重合体の第二のブロックを含む。結果として得られる構造は、例えばエッチングマスクおよび／または堆積マスクとして使用され得る。例えば一実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、サブリソグラフィック導電性ラインを形成するために、導電性材料（例えば金属含有材料、導電性高分子、および／または金属含有高分子複合材料）をサブリソグラフィックトレンチの中に堆積してもよい。別の実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、例えば活性領域を互いに分離するために、絶縁材料（例えば、高誘電率もしくは低誘電率の非導電性材料、および特定の実施形態では容量性カップリングを最小化するために低誘電率の非導電性材料）をサブリソグラフィックトレンチの中に堆積してもよい。本明細書で使用されるように、高誘電率（high-k）材料は二酸化シリコンの誘電率（すなわちk=3.9）よりも大きな誘電率を持つとみなされ、低誘電率（low-k）材料は二酸化シリコンの誘電率（すなわちk=3.9）以下の誘電率を持つとみなされる。あるいは、架橋ラメラが金属含有ラメラである実施形態では、結果として得られる構造は導電性ラインを含んでもよい。導電性ラインが例えばトランジスタゲートであるデバイスを形成するために、一以上の追加層が随意に提供されてもよい。
【０００９】
本発明の特定の実施形態は、基板をパターニングするための方法を提供する。一実施形態では、方法は以下を含む。堰とトレンチの表面地形を形成するために、高さYの複数のスペーサー（もしくは以下“堰”）を含む表面を持つ基板を提供するステップ；Loの固有周期を持つ第一のブロック共重合体を提供するステップ；L'oの固有周期を持つ第二のブロック共重合体を提供するステップ。
【００１０】
そのような表面地形を持つ基板は、例えばリソグラフィー法を用いて作成され得る。特定の実施形態では、そのような表面地形を持つ基板は、例えば以下を含む方法によって作成され得る。厚さYの層を形成するために基板表面上にレジスト（例えばe-ビームレジストおよび／またはフォトレジスト）を堆積し、基板は、第一のブロック共重合体の各ブロックについてニュートラルウェッティングである（neutral-wetting、すなわちウェッティングに実質的な差がない）表面（例えば水素終端シリコン、架橋高分子マット、および／またはグラフト高分子）を持つステップ；ラインのパターンを形成するためにレジストを暴露するステップ；幅nLoの複数のトレンチを形成するために、レジストの暴露部分もしくは非暴露部分のいずれかを選択的に除去し、nは1から15であり得るステップ。基板表面上に残存するレジストは、第一のブロック共重合体の一ブロックによって選択的にウェッティングされ得る（すなわち一ブロックによってウェッティングされ、他のブロックによってはほとんどウェッティングされない）。従って、そのような実施形態では、各トレンチは、第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面と、第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持つ。別の実施形態では、そのような表面地形を持つ基板は、例えば以下を含む方法によって作成され得る。表面を持つ基板（例えば半導体基板もしくは基板アセンブリ）を提供するステップ；基板表面上に厚さYの層（例えばシリコン含有層）を堆積するステップ；幅nLoの堰とトレンチの地形を形成するために層を選択的にエッチングし、nは1から15であり得るステップ。随意に、方法は、基板表面上に厚さYの層を堆積する前もしくは後のいずれかにおいて（特定の実施形態では堆積前）、基板表面上にニュートラルウェティング高分子マットを堆積し、高分子マットを架橋するステップをさらに含んでもよい。随意に、方法は、基板表面上に厚さYの層を堆積する前に基板表面にニュートラルウェッティング高分子をグラフトするステップ、および／または特定の実施形態では、基板表面上に厚さYの層を堆積した後に基板表面にニュートラルウェッティング高分子を選択的にグラフトする（例えば、トレンチの床面にニュートラルウェッティング高分子を選択的にグラフトする）ステップをさらに含んでもよい。
【００１１】
Loの固有周期を持つ第一のブロック共重合体と、L'oの固有周期を持つ第二のブロック共重合体は、それぞれ独立してジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、もしくはそれらの組み合わせであってよく、特定の実施形態では、それら全てはラメラ（層状）形態で自己集合し得る。固有周期LoおよびL'oは、同じであっても異なってもよい。特定の実施形態では、LoおよびL'oはそれぞれ独立して10ナノメートルから100ナノメートルであり得る。第一および第二のブロック共重合体は同じであっても異なってもよい。第一および第二のブロック共重合体のうち、いくつかの実施形態では少なくとも一方が、特定の実施形態では両方が、ほぼ対称なジブロック共重合体であり得る。
【００１２】
基板をパターニングするための方法はさらに以下を含む。厚さY以下の層を形成するために基板表面上に第一のブロック共重合体を堆積するステップ；第一のブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致し得るラメラの第一のセットを各トレンチ内に形成するために、第一のブロック共重合体層をアニールするステップ；自己集合した第一のブロック共重合体の第一のブロックを含むラメラの第一のセットの部分を架橋するステップ；深さY'の少なくとも一つの開口部を形成するために、堰を形成する材料の少なくとも一部を除去するステップ。少なくとも一つの開口部は、第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面と、第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁と、幅mL'oを持ち、mは1から15であり得る。方法はさらに以下を含む。厚さY'以下の層を形成するために基板表面上に第二のブロック共重合体を堆積するステップ；第二のブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致し得るラメラの第二のセットを少なくとも一つの開口部内に形成するために、第二のブロック共重合体層をアニールするステップ。特定の実施形態では、方法は、ラメラの第二のセットの第一の部分を架橋するステップをさらに含んでよく、架橋ラメラは自己集合した第二のブロック共重合体の第一のブロックを含む。さらに、ラメラの第一および／または第二のセットの第二の部分、および特定の実施形態ではその両方は、随意に選択的に除去されてもよく、除去されたラメラは自己集合した第一および／または第二のブロック共重合体の第二のブロックを含む。結果として得られる構造は、例えばエッチングマスクおよび／または堆積マスクとして使用され得る。あるいは、架橋ラメラの少なくとも一部が金属含有ラメラである実施形態では、結果として得られる構造は導電性ラインを含んでもよい。
【００１３】
特定の実施形態では、本明細書に記載の方法は、高スループット製造法にとって費用がかかる、および／または非実用的であり得る、干渉法、e-ビームリソグラフィー、もしくはEUVリソグラフィーなどの技術を必要とすることなく、基板のサブリソグラフィックパターニングのために使用され得る。例えば、米国特許No. 6,746,825 B2 (Nealey et al.)および6,926,953 B2 (Nealey et al.)を参照のこと。さらに特定の実施形態では、本明細書に開示の方法は、ブロック共重合体の自己集合を用いる従来の既知のパターニング法と比較して、基板のより広い領域のサブリソグラフィックパターニングのために使用され得る。
【００１４】
本明細書で使用される“金属含有”という用語は、全て金属から構成され得る、もしくは金属に加えて他の要素を含み得る、典型的には化合物もしくは層の材料をあらわすために用いられる。典型的な金属含有化合物は、金属、金属・配位子錯体、金属塩、有機金属化合物、およびそれらの組み合わせを含むが、限定はされない。典型的な金属含有層は、金属、金属酸化物、金属ケイ酸塩、およびそれらの組み合わせを含むが、限定はされない。
【００１５】
本明細書で使用される“（メタ）アクリレート”という用語は、アクリレート、メタクリレート、もしくはそれらの組み合わせをあらわす省略表現である。
【００１６】
本明細書で使用される“サブリソグラフィック”という用語は、最小フォトリソグラフィーフィーチャサイズ未満のサイズもしくは寸法を一つ以上有する構造をあらわすために使用される。例えば、“サブリソグラフィックライン”とは、本明細書では57.5 nm以下の幅を持つラインをあらわすために使用される。
【００１７】
本明細書で使用される“一つ（a, an, the）”および“少なくとも一つ”という用語は互換的に使用され、一つもしくは一つよりも多くを意味する。
【００１８】
本明細書で使用される“もしくは（or）”という用語は、文脈で他の用法が明示されない限り、概して“および／または”を含む意味で使用される。
【００１９】
また本明細書において、端点による数値域の列挙は、範囲内に包含される全ての数を含む（例えば、1から5は1、1.5、2、2.75、3、3.80、4、5などを含む）。
【００２０】
本明細書で使用される、“including”もしくは“containing”と同義である“含む（comprising）”という用語は、包括的でオープンエンドであり、列挙されていない追加の要素もしくは方法ステップを除外しない。
【００２１】
本明細書に記載の方法の様々な実施形態の上記の簡単な説明は、そのような方法の各実施形態もしくは全ての実装を説明することを意図しない。むしろ、本明細書に記載の方法のより完全な理解は、添付の図面を考慮の上、以下の説明および請求項を参照することによって、明白となり充分理解されるだろう。さらに、当然のことながら他の実施形態が利用されてもよく、本開示の範囲から逸脱することなく構造的変更がなされてもよい。
【００２２】
本明細書に記載の方法は、例えば異なる単量体単位（群）を含む、異なる種類の一以上の長い配列（すなわち“ブロック”）に共有結合した、同じ単量体単位（群）の一以上の長い配列（すなわち“ブロック”）を含む高分子である、ブロック共重合体を含む。ブロック共重合体は、一般的には各単量体単位を区別するために“-ブロック-”もしくは“-b-”という単語を用いて名づけられ、一方ランダム共重合体は、一般的には各単量体単位を区別するために“-ランダム-”もしくは“-r-”という単語を用いて名づけられる。本明細書に記載の方法では幅広いブロック共重合体が使用され得る。例えば、本明細書で使用されるブロック共重合体は、ジブロック共重合体（すなわち二ブロックを持つ共重合体）、トリブロック共重合体（すなわち三ブロックを持つ共重合体）、マルチブロック共重合体（すなわち三より多くのブロックを持つ共重合体）、およびそれらの組み合わせを含んでもよい。第一および第二のブロック共重合体を含む方法では、第一のブロック共重合体は第二のブロック共重合体と同じであっても異なってもよい。
【００２３】
本明細書に記載の方法の特定の実施形態ではジブロック共重合体が使用され得る。ジブロック共重合体はほぼ対称（すなわち第一のブロックの体積分率が第二のブロックの体積分率とほぼ同じ）であっても非対称（すなわち第一のブロックの体積分率が第二のブロックの体積分率と実質的に異なる）であってもよい。本明細書で使用されるように、ほぼ対称なジブロック共重合体の各ブロックは、0.4から0.6の体積分率を持つ。本明細書で使用されるように、非対称なジブロック共重合体の各ブロックは、0.4未満もしくは0.6よりも大きい体積分率を持つ。ほぼ対称なジブロック共重合体は、ジブロック共重合体が自己集合してラメラ（すなわち一つの材料が別の材料と交互になったシート）を形成する実施形態で使用され得る。非対称なジブロック共重合体は、ジブロック共重合体が自己集合して、例えば球、円筒、らせん（gyroid）、もしくはそれらの組み合わせを含む他の構造を形成する実施形態で使用され得る。第一および第二のブロック共重合体を含む方法では、第一および第二のブロック共重合体の両方がほぼ対称なジブロック共重合体であってもよい。
【００２４】
ブロック共重合体の各ブロックは、自己集合の最中、ドメインに集合し得る。例えば、ほぼ対称なジブロック共重合体は、交互ラメラが各々ジブロック共重合体の一ブロックを含むドメインをあらわす、ラメラ構造に自己集合し得る。さらに、同じ種類の第一のラメラの中央と次のラメラの中央の間の距離（ただしいずれのラメラも一連のラメラの境界にないとする）は固有周期（“Lo”）であり、これは各ブロック毎に高分子鎖の長さおよび／または分子量に依存し得る。従って、ラメラ形態に対して各ブロックの体積分率が0.4から0.6のままであるならば、ジブロック共重合体の一方もしくは両方のブロックの高分子鎖の長さおよび／または分子量を増加することによって、固有周期が増加し得る。同様に、ジブロック共重合体の一方もしくは両方のブロックの高分子鎖の長さおよび／または分子量を減少することによって、固有周期が減少し得る。本明細書に記載の方法で使用されるジブロック共重合体は、一般的に10ナノメートルから100ナノメートルの固有周期（Lo）を持つ。第一および第二のブロック共重合体を含む方法では、ラメラ形態に対して各ブロックの体積分率が0.4から0.6のままであるならば、第一のブロック共重合体の固有周期は、第二のブロック共重合体の固有周期と同じであっても異なってもよい。
【００２５】
特定の実施形態では、本明細書に記載の方法で使用されるブロック共重合体の各ブロックは、ブロックを形成する単量体単位の構造においてだけでなく、例えば物理的特性（例えば機械的強度、表面張力、湿潤性、および／または溶解性）および化学的特性（例えば溶解性、化学反応性、除去技術に対する脆弱性、および／または架橋反応に対する脆弱性）を含む他の特性においても、共重合体中の他のブロックと異なってもよい。いくつかの実施形態では、ブロックは架橋性単量体から形成される単位のごく一部（例えば5モル%以下）を含んでもよい。特定の実施形態では、非架橋性および架橋性の単位は同じ物理的特性および化学的特性を持ってもよい。
【００２６】
ジブロック共重合体の例としては、ポリスチレン-b-ポリメチルメタクリレートブロック共重合体、ポリエチレンオキシド-b-ポリイソプレンブロック共重合体、ポリエチレンオキシド-b-ポリブタジエンブロック共重合体、ポリエチレンオキシド-b-ポリスチレンブロック共重合体、ポリエチレンオキシド-b-ポリメチルメタクリレートブロック共重合体、ポリスチレン-b-ポリビニルピリジンブロック共重合体、ポリスチレン-b-ポリイソプレンブロック共重合体、ポリスチレン-b-ポリブタジエンブロック共重合体、ポリブタジエン-b-ポリビニルピリジンブロック共重合体、ポリイソプレン-b-ポリメチルメタクリレートブロック共重合体、およびそれらの組み合わせを含む。本明細書に記載の方法のいくつかの実施形態では、ポリスチレン-b-ポリメチルメタクリレートジブロック共重合体が、本方法で使用されるブロック共重合体の一部もしくは全てに使用され得る。
【００２７】
トリブロックおよび／またはマルチブロック共重合体の例としては、ポリスチレン、ポリアルキル（メタ）アクリレート（例えばポリメチルメタクリレート）、ポリアルキレンオキシド（例えばポリエチレンオキシド）、ポリオレフィン（例えばポリイソプレンおよびポリブタジエン）、ポリビニルピリジン、およびそれらの組み合わせからなる群から選択される三以上のブロックを持つブロック共重合体を含む。
【００２８】
ブロック共重合体は、当業者に周知の方法によって表面（例えば基板表面）上に堆積され得る。本明細書で使用される表面上に“堆積される”という用語は、例えば堆積法、コーティング法、転写法、および／または他の有効な適用法を含む、表面にブロック共重合体を適用する任意の適切な手段を含むように広義に解釈されることを意図する。堆積法の例としては、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせを含むが限定はされない。そうした方法では、一般的にブロック共重合体を媒体（例えば溶媒）中に溶解、分散、もしくは懸濁してもよい。つまり溶液、分散液、もしくは懸濁液を表面上に堆積してもよく、媒体を堆積中もしくは堆積後に随意に（例えば大気温度もしくは高温、および大気圧もしくは減圧下での蒸発を通して）除去してもよい。
【００２９】
一旦ブロック共重合体が表面上に堆積されると、任意の既存ドメインを壊してブロック共重合体を自己集合させるために、ブロック共重合体がアニールされ得る。有用なアニーリング法は、熱アニーリング、溶媒アニーリング、およびそれらの組み合わせを含む。アニーリングは、0℃から250℃の温度に最大で24時間かそれ以上にわたって、および特定の実施形態では真空および／または無酸素環境下に、ブロック共重合体を晒すことを含んでもよい。熱アニーリングは一般的に、ブロック共重合体を高温（例えばガラス転移温度以上）に晒すことを含み、温度を下げることで、自己集合したブロック共重合体を硬化させる。溶媒アニーリングは、ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気にブロック共重合体を晒すこと；ブロック共重合体を膨張させること（および特定の実施形態では可塑化させること）；その後例えば蒸発を通して溶媒の少なくとも一部を除去すること（特定の実施形態では、ブロックが相分離する際に可塑剤を分離させ、分離した可塑剤の少なくとも一部を除去すること）を含んでもよい。
【００３０】
以下の実施例は、本開示の様々な具体的な実施形態と技術をさらに説明するために提供される。しかし当然のことながら、本開示の範囲内にとどまりながら、当業者に理解される多くの変更および変形がなされてもよい。従って、本開示の範囲は以下の実施例によって制限されることを意図しない。
【００３１】
本明細書に記載の特定の実施形態では、一以上のトレンチもしくは開口部内にブロック共重合体の層を形成するために、一以上のトレンチもしくは開口部を持つ表面上にブロック共重合体が堆積され得る。デバイス例5を図１に図示する。デバイスは、基板10、堰30、およびトレンチ40を含み、堰とトレンチの地形を形成している。
【００３２】
一以上のトレンチもしくは開口部は、ブロック共重合体が一以上のトレンチもしくは開口部内で自己集合するためのガイドとして使用され得る。各トレンチもしくは開口部は、例えば、リソグラフィーで画定されるかもしくは自己集合共重合体で画定されてもよく、その両方について以下さらに詳細に記載する。一方もしくは両方の側壁が表面に垂直ではないトレンチもしくは開口部では、本明細書に記載の通り、トレンチもしくは開口部の幅は、トレンチもしくは開口部の底面における幅（すなわち床幅）とトレンチもしくは開口部の上面における幅の平均としてみなされ得る。いくつかの実施形態では、トレンチもしくは開口部の幅は、ブロック共重合体の固有周期（Lo）の倍数（もしくは倍数付近）nであってよく、nは1から15、特定の実施形態では1から15の整数であり得る。トレンチ幅がLoの倍数から著しく変化すると、一般的にラメラ形態の欠陥の増加が観察される。
【００３３】
特定の実施形態では、各トレンチもしくは開口部40の床面50は、ブロック共重合体の各ブロックについてニュートラルウェッティングであってよい（すなわちウェッティングに実質的な差がない）。特定の実施形態では、各トレンチもしくは開口部40の両側壁60は、ブロック共重合体の一ブロックによって選択的にウェッティングされ得る。選択的ウェッティングは、側壁表面とブロック共重合体の各ブロックの間の界面エネルギーの差に由来する。この界面エネルギーの差は、各材料の化学組成（たとえば水素結合性の構造）に起因し得る。
【００３４】
図１および２を参照すると、特定の実施形態では、Loの固有周期を持つほぼ対称なジブロック共重合体100がトレンチもしくは開口部40内に堆積され得る（例えば共重合体層はトレンチもしくは開口部の深さ以下である）。トレンチもしくは開口部40の床面50はブロック共重合体100の各ブロックについてニュートラルウェッティングであり、トレンチもしくは開口部40の両側壁60はブロック共重合体100の一ブロックによって選択的にウェッティングされる。
【００３５】
図３を参照すると、ジブロック共重合体を自己集合させ、表面にほぼ垂直で、かつ各トレンチ側壁とほぼ一致する交互ラメラ110および120のセットを各トレンチ内に形成するために、堆積された共重合体100がその後アニールされ得る。本明細書で使用される“ほぼ垂直な”ラメラという用語は、平均して表面に垂直なラメラのセットをあらわす。本明細書で使用されるトレンチ側壁に“ほぼ一致する”ラメラとは、少なくとも10マイクロメートルのトレンチ長にわたって側壁に平行な（すなわち側壁から一定距離に位置する）ラメラをあらわす。図１から３はn=4（すなわち各トレンチ40の幅が4Lo）である実施形態を図示し、従って4周期のラメラが示される。しかしながら上記のように、nは1から15であってよく、従って1から15周期のラメラがこれらの実施形態にもたらされる。
【００３６】
特定の実施形態では、自己集合ブロック共重合体の第一のブロックを含むラメラ110は、例えば紫外線（UV）放射などの放射に晒すことによって、随意に架橋され得る。いくつかの実施形態では、架橋されるブロック共重合体のブロックは、架橋剤を加えなくても架橋を起こしやすい可能性がある。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ポリスチレンブロックはUV放射に晒すことによって架橋され得る。さらに例えば、ブロック共重合体の一ブロックは、共重合体のブロック中に、少量（例えば0.1から5モル%）の熱架橋性単量体（例えばベンゾシクロブタン含有単量体）を含むことによって熱架橋性にしてもよく、および／または少量（例えば0.1から5モル%）の光化学架橋性単量体（例えばジビニルベンゼン）を含むことによって光化学架橋性にしてもよい。特定の他の実施例では、ブロック共重合体の一ブロックは、少量（0.1から5モル%）の熱および／または光化学架橋性単量体（例えばパラ‐アジドメチルスチレン）を含むことによって熱架橋性および／または光化学架橋性にされ得る。あるいは、もしくは加えて、いくつかの実施形態では、架橋されるラメラに架橋剤を加えてもよい。幅広い架橋剤が当該技術分野で知られており、例えば、架橋剤（例えば1,3,5-トリメチル-2,4,6-(トリアセトキシメチル)ベンゼン）と熱酸発生剤（例えばシクロヘキシルメチル(2-オキソシクロヘキシル)スルホニウムトリフルオロメタンスルホン酸）の組み合わせを含む。架橋ラメラは、例えば機械的特性が改良されたり、除去に対する脆弱性が低下する可能性がある。
【００３７】
残存する非架橋ラメラ120は、特定の実施形態では架橋後、随意に選択的に除去され（図３には不図示）、表面上に架橋ラメラ110を残すが、この段階における非架橋ラメラの除去は、特定の実施形態では、そうして新たに形成されたトレンチを、後に第二のブロック共重合体が堆積される際に第二のブロック共重合体で充填することになり得る。非架橋ラメラを除去するための幅広い方法が当該技術分野で知られており、例えば放射（例えばUVもしくは電子ビーム）、オゾン処理、溶媒浸漬などの湿式化学処理法、および／または反応性イオンエッチングやイオンビームエッチングなどのエッチング法を含む。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体であるときは、ポリスチレンブロックを含むラメラは架橋され、非架橋ポリメチルメタクリレートブロックを含む残存ラメラは、例えば酢酸現像によって、特定の実施形態では紫外線（UV）放射へのブランケット露光後に、選択的に除去され得る。
【００３８】
本明細書に記載の方法の特定の実施形態では、基板はリソグラフィー由来の複数のトレンチを含んでよく、その各々は各トレンチ内でのブロック共重合体の自己集合のためのガイドとして機能し得る。リソグラフィー由来のトレンチを含む基板（例えば半導体基板もしくは基板アセンブリ）は、例えばレジスト技術やエッチング技術を含む当該技術分野で周知の方法によって作成され得る。本明細書で使用される“半導体基板”もしくは“基板アセンブリ”という用語は、ベース半導体層などの半導体基板、もしくはその上に一以上の層、構造、もしくは領域を持つ半導体基板をあらわす。ベース半導体層は、一般的に、ウェハ上のシリコン材料の最下位層、もしくは、サファイア上のシリコンなど、別の材料上に堆積されたシリコン層であってよい。基板アセンブリについて言及する際は、領域、接合、様々な構造もしくはフィーチャ、および開口部（トランジスタ、活性領域、拡散、埋め込み領域、ビア、コンタクト開口部、高アスペクト比開口部、キャパシタプレート、キャパシタ用障壁など）を形成もしくは画定するために、様々な処理ステップが事前に使用されていてもよい。
【００３９】
図１を参照すると、特定の実施形態では、基板表面上に高分子マットもしくはブラシ20を堆積し、高分子マットを架橋することによって、基板表面が変更され得る。高分子マットは、ブロック共重合体の少なくとも一ブロックを架橋するために使用される方法と同じかもしくは異なる方法を用いて架橋され得る。特定の実施形態では、高分子マットとブロック共重合体の少なくとも一ブロックを架橋するために同じ方法が使用され得る。特定の実施形態では、高分子マットは、下記のように基板表面上に厚さYの層を堆積する前に基板表面上に堆積され得る。架橋高分子マットは、例えば、トレンチもしくは開口部の床面となる基板表面を、基板表面上で自己集合するブロック共重合体の各ブロックについてニュートラルウェッティングにするために使用され得る。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、架橋性ポリスチレン-r-ポリメチルメタクリレートランダム共重合体が高分子マットとして使用され得る。
【００４０】
特定の実施形態では、高分子マット20は例えば紫外線（UV）放射などの放射に晒すことによって架橋され得る。いくつかの実施形態では、架橋される高分子マットは架橋剤を加えなくても架橋を起こしやすい可能性がある。例えば、高分子マットがポリスチレン-r-ポリメチルメタクリレートランダム共重合体である場合、ランダム共重合体中のポリスチレンはUV放射に晒されると架橋部位となり得る。さらに例えば、高分子マットは少量（例えば0.1から5モル%）の熱架橋性単量体（例えばベンゾシクロブタン含有単量体）もしくは光化学架橋性単量体（例えばジビニルベンゼンおよび／またはパラ‐アジドメチルスチレン）を高分子マット中に含むことによって架橋性にされ得る。特定の他の実施例では、高分子マットは少量（例えば0.1から5モル%）の熱および／または光化学架橋性単量体（例えばパラ‐アジドメチルスチレン）を含むことによって、熱および／または光化学架橋性にされ得る。あるいは、もしくは加えて、いくつかの実施形態では、架橋剤を高分子マットに加えてもよい。幅広い架橋剤が当該技術分野で知られており、例えば架橋剤（例えば1,3,5-トリメチル-2,4,6-(トリアセトキシメチル)ベンゼン）と熱酸発生剤（例えばシクロヘキシルメチル(2-オキソシクロヘキシル)スルホニウムトリフルオロメタンスルホン酸）の組み合わせを含む。特定の実施形態では、架橋高分子マットは、ブロック共重合体自己集合プロセスの最中に受けるさらなる処理ステップに耐えるために充分な抵抗性を持ち得る。
【００４１】
あるいは、特定の実施形態では、水素終端シリコン表面を作成することによって基板表面が変更され得る。例えば、その上に厚さYの酸化物層を持つシリコン基板を（例えばプラズマエッチングで）エッチングして、Y未満の深さY'を持つトレンチを形成してもよい。シリコン基板上の厚さYマイナスY'の残存酸化物は（例えば、シリコン基板上の自然酸化物も除去するフッ化物イオンエッチングで）除去されてもよく、水素終端シリコン表面を残す。水素終端シリコン表面は、例えばトレンチもしくは開口部の床面となる基板表面を、基板表面上に自己集合するブロック共重合体の各ブロックについてニュートラルウェッティングにするために使用され得る。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、水素終端シリコン表面はブロック共重合体の両ブロックについてニュートラルウェッティングであり得る。
【００４２】
別の実施形態では、ニュートラルウェッティングランダム共重合体が、水素終端シリコン表面（例えば基板表面）からin situに成長しグラフトされ得る。例えば、単量体（例えばそれぞれ58:42:<5の割合でスチレン、メチルメタクリレート、ジビニルベンゼン）を含む溶液とラジカル開始剤（例えば過酸化ベンゾイル）を水素終端シリコン表面の上に置き、フリーラジカル重合を開始するために加熱して、シリコン表面にニュートラルウェッティング高分子をグラフトしてもよい。
【００４３】
特定の実施形態では、リソグラフィー由来の複数のトレンチを含む基板は、レジスト技術を用いて作成され得る。例えば図１を参照すると、複数の堰30とトレンチ40を含む表面を持つ基板は、次の方法によって作成され得る。厚さYの層を形成するためにレジスト（例えばポジレジストもしくはネガレジスト）が基板表面上に堆積され、ラインのパターンを形成するために暴露され得る。堰30とトレンチ40の地形を形成するために、レジストの暴露部分もしくは非暴露部分のいずれかが選択的に除去され得る。特定の実施形態では、基板はブロック共重合体の各ブロックについてニュートラルウェッティングである表面50を持つ。特定の実施形態では、基板表面上に残存するレジスト（すなわち堰30）は、ブロック共重合体の一ブロックによって選択的にウェッティングされる。レジストは例えばフォトレジストもしくは電子ビーム（e-ビーム）レジストであってよい。
【００４４】
例えばポリスチレンベースレジスト、ポリ（メタ）アクリレートベースレジスト、およびそれらの組み合わせを含む、幅広いフォトレジストが使用され得る。例えば、トレンチ内で自己集合するブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ブロック共重合体のポリスチレンブロックによって選択的にウェッティングされる側壁を持つトレンチを作るために、ポリスチレンベースレジストが使用され得る。もしくは、ブロック共重合体のポリメチルメタクリレートブロックによって選択的にウェッティングされる側壁を持つトレンチを作るためにポリ（メタ）アクリレートベースレジストが使用され得る。
【００４５】
当該技術分野で既知のe-ビームレジストは、例えば水素シルセスキオキサンベースレジスト、ポリメチルメタクリレートベースレジスト、ポリスチレンベースレジスト（例えば誘導体化ポリスチレンベースレジストを含む）、およびそれらの組み合わせを含む。
【００４６】
特定の実施形態では、レジストは金属含有層（例えば窒化アルミニウム層）を形成し得る。他の特定の実施形態では、レジストはシリコン含有層を形成し得、トレンチはシリコン含有表面を持つ側壁を含むことになる。シリコン含有層もしくは表面は、酸化シリコン（SiO2）層、窒化シリコン（Si3N4）層、シリコンオキシカーバイド（SiO4C）層、もしくはそれらの組み合わせであってよい。随意に、ブロック共重合体の一ブロックの単独重合体を両側壁のシリコン含有表面にグラフトして、側壁上のグラフト単独重合体と同一もしくは同様のブロック共重合体のブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。例えば、トレンチ内で自己集合するブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ポリスチレン単独重合体を両側壁のシリコン含有表面にグラフトし、ブロック共重合体のポリスチレンブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。もしくは、ポリメチルメタクリレート単独重合体を両側壁のシリコン含有表面にグラフトし、ブロック共重合体のポリメチルメタクリレートブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。単独重合体は当該技術分野で既知の幅広い方法によってグラフトされてよく、例えば、末端基（例えばヒドロキシル基）を持つ単独重合体を作成すること、および／または少量（例えば0.1から5モル%）のヒドロキシル官能基を持つ単量体（例えば2-ヒドロキシエチルメタクリレートおよび／またはパラ‐ヒドロキシスチレン）を単独重合体に含むことで、ヒドロキシル基がシリコン含有表面と（例えば水素結合および／または共有結合を形成することによって）相互作用し得るようにすることを含む。
【００４７】
特定の実施形態では、リソグラフィー由来の複数のトレンチを含む基板はエッチング技術を用いて作成され得る。例えば、複数の堰を含む表面を持つ基板は、次の方法によって作成され得る。厚さYの層を基板表面上に堆積し、堰とトレンチの地形を形成するためにリソグラフィー技術を用いて層が選択的にエッチングされ得る。
【００４８】
図１を参照すると、高さYの複数の堰30を持つ基板10は、幅nLoの堰30とトレンチ40の表面地形を形成し、nは1から15であり得る。複数のトレンチ40（例えばリソグラフィー由来のトレンチ）は、本明細書に記載のようにブロック共重合体の自己集合のためのガイドとして使用され得る。図２を参照すると、複数のトレンチ40内に厚さY以下の層を形成するために、Loの固有周期を持つブロック共重合体100が堆積され得る。図３を参照すると、ブロック共重合体100はその後アニールされ、ブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁60にほぼ一致する交互ラメラ110および120のセットを各トレンチ内に形成する。自己集合ブロック共重合体の第一のブロックを含むラメラ110は架橋され得る。図３および４を参照すると、深さY'の少なくとも一つの開口部240を形成するために、堰30を形成する材料の少なくとも一部が（例えば湿式および／または乾式エッチング法を用いて）除去され得る。そのような開口部240は、本明細書では“自己集合共重合体”画定開口部もしくはトレンチと称される。
【００４９】
自己集合共重合体画定開口部もしくはトレンチ240は、その後本明細書に記載のようにブロック共重合体の自己集合のためのガイドとして使用され得る。そのような自己集合共重合体画定開口部240の側壁260は、開口部を画定するために使用されるブロック共重合体100の架橋ブロックを含むラメラ110から形成され得る。図４および５を参照すると、開口部を画定するために使用されるブロック共重合体100と同じであっても異なってもよい、第二のブロック共重合体300が、その後本明細書に記載の通り堆積され、アニールされ得る。特定の実施形態では、自己集合共重合体画定開口部は、第二のブロック共重合体300の各ブロックについてニュートラルウェッティングである床面250を持ってよく、自己集合共重合体画定開口部は、第二のブロック共重合体300の一ブロックによって選択的にウェッティングされる二つの側壁260を持ち（例えば第二の共重合体300の一ブロックは自己集合共重合体画定開口部240の側壁260を形成する第一の共重合体100の架橋ブロックと同一もしくは同様である）、自己集合共重合体画定開口部240はmL'oの幅を持ち、mは1から15であり得、L'oは第二のブロック共重合体300の固有周期である。図５および６を参照すると、そのような実施形態では、第二のブロック共重合体300はアニールされ、第二のブロック共重合体300を自己集合させ、基板表面にほぼ垂直で、かつ各開口部側壁260にほぼ一致し得る交互ラメラ310および320の第二のセットを、各自己集合共重合体画定開口部240内に形成し得る。図４から６はm=4（すなわち各トレンチ240の幅が4L'o）である実施形態を図示し、従って4周期のラメラが示される。しかしながら上記のように、mは1から15であってよく、従って1から15周期のラメラがこれらの実施形態にもたらされる。自己集合した第二のブロック共重合体300の第一のブロックを含むラメラ310は随意に架橋され得る。
【００５０】
図６および７を参照すると、非架橋ラメラ120（すなわちラメラの第一のセットから）、非架橋ラメラ320（すなわちラメラの第二のセットから）、もしくは特定の実施形態ではその両方が、図７に図示されるように、本明細書に記載の方法などによって除去され得る。さらに、残存する高分子材料は随意に基板から除去され、サブリソグラフィックトレンチ340がもたらされ得る。
【００５１】
図７を参照すると、結果として得られる架橋ラメラ110および310を含むパターンは、例えばサブリソグラフィックトレンチ340と一致するサブリソグラフィックトレンチを基板内に形成するためのエッチングマスクとして使用され得る。サブリソグラフィック導電性ラインを形成するために、導電性材料がサブリソグラフィックトレンチ340内に随意に堆積され得る。導電性材料は、例えば化学蒸着（CVD）もしくは原子層堆積（ALD）法などの蒸着法によって堆積され得る金属含有材料であってよい。あるいは、導電性材料は例えばスピンコーティング、浸漬コーティング、スプレーコーティング、もしくはそれらの組み合わせによって堆積され得る導電性高分子および／または金属含有高分子複合材料であってもよい。あるいは、もしくは加えて、結果として得られる架橋ラメラを含むパターンは、例えば基板表面上に材料（例えば導電性もしくは非導電性材料）を堆積するための堆積マスクとして使用され得る。いくつかの実施形態では、結果として得られる架橋ラメラを含むパターンは、導電性ラインを形成する金属含有ラメラを含んでもよい。
【００５２】
図８は図７に図示されたデバイス5の上面図であり、その上に高分子マットもしくはブラシ20を随意に有する基板10のパターン化表面を俯瞰する。架橋ラメラ110および310はトレンチ340への開口部を形成する。従って、結果として得られる架橋ラメラを含むパターンは、例えば基板表面上に材料（例えば導電性もしくは非導電性材料）を堆積するための堆積マスクとして使用され得る。あるいは、もしくは加えて、架橋ラメラ110および310は、例えば上記のようにトレンチ340への開口部と一致する基板10の表面をエッチングするためのエッチングマスクとして使用され得る。例えば一実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、サブリソグラフィック導電性ラインを形成するために、導電性材料（例えば金属含有材料、導電性高分子、および／または金属含有高分子複合材料）をサブリソグラフィックトレンチ内に堆積してもよい。別の実施形態では、架橋ラメラをエッチングマスクとして用いて基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、例えば活性領域を互いに分離するために、絶縁材料（例えば高誘電率もしくは低誘電率の非導電性材料、および特定の実施形態では容量性カップリングを最小化するために低誘電率の非導電性材料）をサブリソグラフィックトレンチ内に堆積してもよい。あるいは、架橋ラメラが金属含有ラメラである実施形態では、結果として得られる構造が導電性ラインを含んでもよい。導電性ラインが例えばトランジスタゲートであるデバイスを形成するために、一以上の追加層が随意に提供されてもよい。
【００５３】
デバイスを形成するために一以上の追加層を堆積してもよく、例えば本明細書に記載のサブリソグラフィック導電性ラインはトランジスタゲートであってもよい。
【００５４】
本明細書で引用した特許、特許文献、および出版物の完全な開示は、それぞれが独立に組み込まれるかのようにその全容が引用により組み込まれる。本明細書に記載の実施形態への様々な変更および変形は、本開示の範囲と趣旨から逸脱することなく当業者に明らかとなるだろう。当然のことながら、本開示は本明細書に記載の例示的な実施形態と実施例によって不当に限定されることを意図せず、そうした実施例と実施形態は例として示されるに過ぎない。本開示の範囲は以下のように本明細書に記載の請求項によってのみ限定されることを意図する。
【技術分野】
【０００１】
本出願は2007年2月8日出願の米国特許出願No. 11/703,911の優先権を主張し、その全容は引用により本明細書に組み込まれる。
【背景技術】
【０００２】
メモリデバイスは通常、コンピュータもしくは他の電子デバイス内の内部半導体集積回路として提供される。ランダムアクセスメモリ（RAM）、リードオンリーメモリ（ROM）、ダイナミックランダムアクセスメモリ（DRAM）、同期ダイナミックランダムアクセスメモリ（SDRAM）、およびフラッシュメモリを含む、様々な種類のメモリがある。フラッシュメモリデバイスは、幅広い電子応用のための不揮発性メモリのよく知られた供給源へと発展してきた。フラッシュメモリデバイスは一般的に1トランジスタメモリセルを使用するため、高メモリ密度、高信頼性、低電力消費を可能にする。フラッシュメモリの一般的用法は、パーソナルコンピュータ、携帯情報端末（PDA）、デジタルカメラ、携帯電話を含む。パーソナルコンピュータシステムで使用するために、通常、基本入出力システム（BIOS）などのプログラムコードとシステムデータがフラッシュメモリデバイスに記録される。
【０００３】
コンピュータシステムの性能が向上するにつれ、フラッシュメモリトランジスタの性能と密度の向上が必要になっている。密度と性能の向上を実現するため、トランジスタが縮小化されてきた結果、所要電力は削減され高速化がもたらされた。しかしながら、さらなる縮小化は、リソグラフィー法を用いて実現可能な寸法の下限によって制限されることが多い。例えば、57.5ナノメートル（nm）以下のフィーチャ（例えばライン幅）を持つ導電性ラインなどの構造は、標準的なリソグラフィー法によって作り出すことは難しく、本明細書では“サブリソグラフィック（sub-lithographic）”フィーチャと称する。
【０００４】
当該技術分野で既知の他の方法によってサブリソグラフィックフィーチャを作成しようという試みがなされてきた。例えば電子ビーム（e-ビーム）リソグラフィーおよび極紫外線（EUV）リソグラフィーが、そうしたサブリソグラフィックフィーチャを作成するための試みで使用されてきた。そうした方法はサブリソグラフィックフィーチャを作成することはできるが、そのような方法の普及は、例えば高コストおよび／または高スループット製造法との不適合性を含む問題によって妨げられてきた。
【発明の概要】
【０００５】
上記の理由、および本明細書を読んで理解することで当業者に明らかとなるであろう下記の他の理由から、サブリソグラフィックフィーチャを作成するための方法が当該技術分野で必要とされている。
【図面の簡単な説明】
【０００６】
【図１】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図２】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図３】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図４】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図５】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図６】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図７】デバイスもしくはデバイス構成部品の例の側面図であり、本明細書に記載のブロック共重合体自己集合を含む方法の実施形態を使用するデバイスもしくはデバイス構成部品の作成を図示する。
【図８】図７に図示されるパターン化表面を図示する、デバイスもしくはデバイス構成部品の例の上面図である。
【発明を実施するための形態】
【０００７】
ブロック共重合体の自己集合は、基板上にフィーチャを作成するために使用されてきた。例えば米国特許No. 7,045,851 B2 (Black et al.)；米国特許出願Pub. No. 2004/0124092 A1 (Black et al.), 2004/0142578 A1 (Wiesner et al.), 2006/0134556 A1 (Nealey et al.), 2006/0163646 A1 (Black et al.), および2006/0249784 (Black et al.)；Black, IEEE Transactions on Nanotechnology, 3:412-415 (2004)；Black, Applied Physics Letters, 87:163116, 1-3 (2005)；およびYamaguchi et al., Journal of Photopolymer Science and Technology, 19:385-388 (2006)を参照のこと。例えば、リソグラフィー由来のトレンチは、サブリソグラフィックフィーチャを提供するためのブロック共重合体の自己集合のためのガイドとして使用されている。しかしながら、各リソグラフィー由来のトレンチの最大幅は、一般的にブロック共重合体の固有周期（Lo）の倍数（例えば特定の実施形態では整数乗数）に制限され、通常は最大でも3Loから15Loに制限される。従って、この各トレンチの最大幅への制限は、事実上、ブロック共重合体の自己集合を用いるそうした既知の方法によってパターニング可能な基板の領域を制限する。本開示の特定の実施形態に記載の方法は、ブロック共重合体の自己集合を用いる従来の既知のパターニング法と比較して、基板のより広い領域のサブリソグラフィックパターニングのために使用することができる。
【０００８】
本発明の特定の実施形態は、基板のサブリソグラフィックパターニングのための方法を提供する。一実施形態では、方法は以下を含む。Loの固有周期を持つブロック共重合体を提供するステップ；複数（例えば二以上）の自己集合共重合体画定トレンチを含む基板を提供し、複数のトレンチの各トレンチはnLoの幅を持ち、nは1から15であり得るステップ；基板表面上にブロック共重合体を堆積するステップ；ブロック共重合体を自己集合させるためにブロック共重合体をアニールするステップ（例えば熱アニーリングおよび／または溶媒アニーリング）。特定の実施形態では、アニールするステップは、ブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致し得るラメラのセットを各トレンチ内に形成することを可能にする。そのような実施形態では、ラメラのセットの第一の部分は随意に（例えば紫外線放射に晒すことによって）架橋されてもよく、架橋ラメラは自己集合ブロック共重合体の第一のブロックを含む。さらに、ラメラのセットの第二の部分は随意に選択的に除去されてもよく、除去されたラメラは自己集合ブロック共重合体の第二のブロックを含む。結果として得られる構造は、例えばエッチングマスクおよび／または堆積マスクとして使用され得る。例えば一実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、サブリソグラフィック導電性ラインを形成するために、導電性材料（例えば金属含有材料、導電性高分子、および／または金属含有高分子複合材料）をサブリソグラフィックトレンチの中に堆積してもよい。別の実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、例えば活性領域を互いに分離するために、絶縁材料（例えば、高誘電率もしくは低誘電率の非導電性材料、および特定の実施形態では容量性カップリングを最小化するために低誘電率の非導電性材料）をサブリソグラフィックトレンチの中に堆積してもよい。本明細書で使用されるように、高誘電率（high-k）材料は二酸化シリコンの誘電率（すなわちk=3.9）よりも大きな誘電率を持つとみなされ、低誘電率（low-k）材料は二酸化シリコンの誘電率（すなわちk=3.9）以下の誘電率を持つとみなされる。あるいは、架橋ラメラが金属含有ラメラである実施形態では、結果として得られる構造は導電性ラインを含んでもよい。導電性ラインが例えばトランジスタゲートであるデバイスを形成するために、一以上の追加層が随意に提供されてもよい。
【０００９】
本発明の特定の実施形態は、基板をパターニングするための方法を提供する。一実施形態では、方法は以下を含む。堰とトレンチの表面地形を形成するために、高さYの複数のスペーサー（もしくは以下“堰”）を含む表面を持つ基板を提供するステップ；Loの固有周期を持つ第一のブロック共重合体を提供するステップ；L'oの固有周期を持つ第二のブロック共重合体を提供するステップ。
【００１０】
そのような表面地形を持つ基板は、例えばリソグラフィー法を用いて作成され得る。特定の実施形態では、そのような表面地形を持つ基板は、例えば以下を含む方法によって作成され得る。厚さYの層を形成するために基板表面上にレジスト（例えばe-ビームレジストおよび／またはフォトレジスト）を堆積し、基板は、第一のブロック共重合体の各ブロックについてニュートラルウェッティングである（neutral-wetting、すなわちウェッティングに実質的な差がない）表面（例えば水素終端シリコン、架橋高分子マット、および／またはグラフト高分子）を持つステップ；ラインのパターンを形成するためにレジストを暴露するステップ；幅nLoの複数のトレンチを形成するために、レジストの暴露部分もしくは非暴露部分のいずれかを選択的に除去し、nは1から15であり得るステップ。基板表面上に残存するレジストは、第一のブロック共重合体の一ブロックによって選択的にウェッティングされ得る（すなわち一ブロックによってウェッティングされ、他のブロックによってはほとんどウェッティングされない）。従って、そのような実施形態では、各トレンチは、第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面と、第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持つ。別の実施形態では、そのような表面地形を持つ基板は、例えば以下を含む方法によって作成され得る。表面を持つ基板（例えば半導体基板もしくは基板アセンブリ）を提供するステップ；基板表面上に厚さYの層（例えばシリコン含有層）を堆積するステップ；幅nLoの堰とトレンチの地形を形成するために層を選択的にエッチングし、nは1から15であり得るステップ。随意に、方法は、基板表面上に厚さYの層を堆積する前もしくは後のいずれかにおいて（特定の実施形態では堆積前）、基板表面上にニュートラルウェティング高分子マットを堆積し、高分子マットを架橋するステップをさらに含んでもよい。随意に、方法は、基板表面上に厚さYの層を堆積する前に基板表面にニュートラルウェッティング高分子をグラフトするステップ、および／または特定の実施形態では、基板表面上に厚さYの層を堆積した後に基板表面にニュートラルウェッティング高分子を選択的にグラフトする（例えば、トレンチの床面にニュートラルウェッティング高分子を選択的にグラフトする）ステップをさらに含んでもよい。
【００１１】
Loの固有周期を持つ第一のブロック共重合体と、L'oの固有周期を持つ第二のブロック共重合体は、それぞれ独立してジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、もしくはそれらの組み合わせであってよく、特定の実施形態では、それら全てはラメラ（層状）形態で自己集合し得る。固有周期LoおよびL'oは、同じであっても異なってもよい。特定の実施形態では、LoおよびL'oはそれぞれ独立して10ナノメートルから100ナノメートルであり得る。第一および第二のブロック共重合体は同じであっても異なってもよい。第一および第二のブロック共重合体のうち、いくつかの実施形態では少なくとも一方が、特定の実施形態では両方が、ほぼ対称なジブロック共重合体であり得る。
【００１２】
基板をパターニングするための方法はさらに以下を含む。厚さY以下の層を形成するために基板表面上に第一のブロック共重合体を堆積するステップ；第一のブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致し得るラメラの第一のセットを各トレンチ内に形成するために、第一のブロック共重合体層をアニールするステップ；自己集合した第一のブロック共重合体の第一のブロックを含むラメラの第一のセットの部分を架橋するステップ；深さY'の少なくとも一つの開口部を形成するために、堰を形成する材料の少なくとも一部を除去するステップ。少なくとも一つの開口部は、第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面と、第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁と、幅mL'oを持ち、mは1から15であり得る。方法はさらに以下を含む。厚さY'以下の層を形成するために基板表面上に第二のブロック共重合体を堆積するステップ；第二のブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致し得るラメラの第二のセットを少なくとも一つの開口部内に形成するために、第二のブロック共重合体層をアニールするステップ。特定の実施形態では、方法は、ラメラの第二のセットの第一の部分を架橋するステップをさらに含んでよく、架橋ラメラは自己集合した第二のブロック共重合体の第一のブロックを含む。さらに、ラメラの第一および／または第二のセットの第二の部分、および特定の実施形態ではその両方は、随意に選択的に除去されてもよく、除去されたラメラは自己集合した第一および／または第二のブロック共重合体の第二のブロックを含む。結果として得られる構造は、例えばエッチングマスクおよび／または堆積マスクとして使用され得る。あるいは、架橋ラメラの少なくとも一部が金属含有ラメラである実施形態では、結果として得られる構造は導電性ラインを含んでもよい。
【００１３】
特定の実施形態では、本明細書に記載の方法は、高スループット製造法にとって費用がかかる、および／または非実用的であり得る、干渉法、e-ビームリソグラフィー、もしくはEUVリソグラフィーなどの技術を必要とすることなく、基板のサブリソグラフィックパターニングのために使用され得る。例えば、米国特許No. 6,746,825 B2 (Nealey et al.)および6,926,953 B2 (Nealey et al.)を参照のこと。さらに特定の実施形態では、本明細書に開示の方法は、ブロック共重合体の自己集合を用いる従来の既知のパターニング法と比較して、基板のより広い領域のサブリソグラフィックパターニングのために使用され得る。
【００１４】
本明細書で使用される“金属含有”という用語は、全て金属から構成され得る、もしくは金属に加えて他の要素を含み得る、典型的には化合物もしくは層の材料をあらわすために用いられる。典型的な金属含有化合物は、金属、金属・配位子錯体、金属塩、有機金属化合物、およびそれらの組み合わせを含むが、限定はされない。典型的な金属含有層は、金属、金属酸化物、金属ケイ酸塩、およびそれらの組み合わせを含むが、限定はされない。
【００１５】
本明細書で使用される“（メタ）アクリレート”という用語は、アクリレート、メタクリレート、もしくはそれらの組み合わせをあらわす省略表現である。
【００１６】
本明細書で使用される“サブリソグラフィック”という用語は、最小フォトリソグラフィーフィーチャサイズ未満のサイズもしくは寸法を一つ以上有する構造をあらわすために使用される。例えば、“サブリソグラフィックライン”とは、本明細書では57.5 nm以下の幅を持つラインをあらわすために使用される。
【００１７】
本明細書で使用される“一つ（a, an, the）”および“少なくとも一つ”という用語は互換的に使用され、一つもしくは一つよりも多くを意味する。
【００１８】
本明細書で使用される“もしくは（or）”という用語は、文脈で他の用法が明示されない限り、概して“および／または”を含む意味で使用される。
【００１９】
また本明細書において、端点による数値域の列挙は、範囲内に包含される全ての数を含む（例えば、1から5は1、1.5、2、2.75、3、3.80、4、5などを含む）。
【００２０】
本明細書で使用される、“including”もしくは“containing”と同義である“含む（comprising）”という用語は、包括的でオープンエンドであり、列挙されていない追加の要素もしくは方法ステップを除外しない。
【００２１】
本明細書に記載の方法の様々な実施形態の上記の簡単な説明は、そのような方法の各実施形態もしくは全ての実装を説明することを意図しない。むしろ、本明細書に記載の方法のより完全な理解は、添付の図面を考慮の上、以下の説明および請求項を参照することによって、明白となり充分理解されるだろう。さらに、当然のことながら他の実施形態が利用されてもよく、本開示の範囲から逸脱することなく構造的変更がなされてもよい。
【００２２】
本明細書に記載の方法は、例えば異なる単量体単位（群）を含む、異なる種類の一以上の長い配列（すなわち“ブロック”）に共有結合した、同じ単量体単位（群）の一以上の長い配列（すなわち“ブロック”）を含む高分子である、ブロック共重合体を含む。ブロック共重合体は、一般的には各単量体単位を区別するために“-ブロック-”もしくは“-b-”という単語を用いて名づけられ、一方ランダム共重合体は、一般的には各単量体単位を区別するために“-ランダム-”もしくは“-r-”という単語を用いて名づけられる。本明細書に記載の方法では幅広いブロック共重合体が使用され得る。例えば、本明細書で使用されるブロック共重合体は、ジブロック共重合体（すなわち二ブロックを持つ共重合体）、トリブロック共重合体（すなわち三ブロックを持つ共重合体）、マルチブロック共重合体（すなわち三より多くのブロックを持つ共重合体）、およびそれらの組み合わせを含んでもよい。第一および第二のブロック共重合体を含む方法では、第一のブロック共重合体は第二のブロック共重合体と同じであっても異なってもよい。
【００２３】
本明細書に記載の方法の特定の実施形態ではジブロック共重合体が使用され得る。ジブロック共重合体はほぼ対称（すなわち第一のブロックの体積分率が第二のブロックの体積分率とほぼ同じ）であっても非対称（すなわち第一のブロックの体積分率が第二のブロックの体積分率と実質的に異なる）であってもよい。本明細書で使用されるように、ほぼ対称なジブロック共重合体の各ブロックは、0.4から0.6の体積分率を持つ。本明細書で使用されるように、非対称なジブロック共重合体の各ブロックは、0.4未満もしくは0.6よりも大きい体積分率を持つ。ほぼ対称なジブロック共重合体は、ジブロック共重合体が自己集合してラメラ（すなわち一つの材料が別の材料と交互になったシート）を形成する実施形態で使用され得る。非対称なジブロック共重合体は、ジブロック共重合体が自己集合して、例えば球、円筒、らせん（gyroid）、もしくはそれらの組み合わせを含む他の構造を形成する実施形態で使用され得る。第一および第二のブロック共重合体を含む方法では、第一および第二のブロック共重合体の両方がほぼ対称なジブロック共重合体であってもよい。
【００２４】
ブロック共重合体の各ブロックは、自己集合の最中、ドメインに集合し得る。例えば、ほぼ対称なジブロック共重合体は、交互ラメラが各々ジブロック共重合体の一ブロックを含むドメインをあらわす、ラメラ構造に自己集合し得る。さらに、同じ種類の第一のラメラの中央と次のラメラの中央の間の距離（ただしいずれのラメラも一連のラメラの境界にないとする）は固有周期（“Lo”）であり、これは各ブロック毎に高分子鎖の長さおよび／または分子量に依存し得る。従って、ラメラ形態に対して各ブロックの体積分率が0.4から0.6のままであるならば、ジブロック共重合体の一方もしくは両方のブロックの高分子鎖の長さおよび／または分子量を増加することによって、固有周期が増加し得る。同様に、ジブロック共重合体の一方もしくは両方のブロックの高分子鎖の長さおよび／または分子量を減少することによって、固有周期が減少し得る。本明細書に記載の方法で使用されるジブロック共重合体は、一般的に10ナノメートルから100ナノメートルの固有周期（Lo）を持つ。第一および第二のブロック共重合体を含む方法では、ラメラ形態に対して各ブロックの体積分率が0.4から0.6のままであるならば、第一のブロック共重合体の固有周期は、第二のブロック共重合体の固有周期と同じであっても異なってもよい。
【００２５】
特定の実施形態では、本明細書に記載の方法で使用されるブロック共重合体の各ブロックは、ブロックを形成する単量体単位の構造においてだけでなく、例えば物理的特性（例えば機械的強度、表面張力、湿潤性、および／または溶解性）および化学的特性（例えば溶解性、化学反応性、除去技術に対する脆弱性、および／または架橋反応に対する脆弱性）を含む他の特性においても、共重合体中の他のブロックと異なってもよい。いくつかの実施形態では、ブロックは架橋性単量体から形成される単位のごく一部（例えば5モル%以下）を含んでもよい。特定の実施形態では、非架橋性および架橋性の単位は同じ物理的特性および化学的特性を持ってもよい。
【００２６】
ジブロック共重合体の例としては、ポリスチレン-b-ポリメチルメタクリレートブロック共重合体、ポリエチレンオキシド-b-ポリイソプレンブロック共重合体、ポリエチレンオキシド-b-ポリブタジエンブロック共重合体、ポリエチレンオキシド-b-ポリスチレンブロック共重合体、ポリエチレンオキシド-b-ポリメチルメタクリレートブロック共重合体、ポリスチレン-b-ポリビニルピリジンブロック共重合体、ポリスチレン-b-ポリイソプレンブロック共重合体、ポリスチレン-b-ポリブタジエンブロック共重合体、ポリブタジエン-b-ポリビニルピリジンブロック共重合体、ポリイソプレン-b-ポリメチルメタクリレートブロック共重合体、およびそれらの組み合わせを含む。本明細書に記載の方法のいくつかの実施形態では、ポリスチレン-b-ポリメチルメタクリレートジブロック共重合体が、本方法で使用されるブロック共重合体の一部もしくは全てに使用され得る。
【００２７】
トリブロックおよび／またはマルチブロック共重合体の例としては、ポリスチレン、ポリアルキル（メタ）アクリレート（例えばポリメチルメタクリレート）、ポリアルキレンオキシド（例えばポリエチレンオキシド）、ポリオレフィン（例えばポリイソプレンおよびポリブタジエン）、ポリビニルピリジン、およびそれらの組み合わせからなる群から選択される三以上のブロックを持つブロック共重合体を含む。
【００２８】
ブロック共重合体は、当業者に周知の方法によって表面（例えば基板表面）上に堆積され得る。本明細書で使用される表面上に“堆積される”という用語は、例えば堆積法、コーティング法、転写法、および／または他の有効な適用法を含む、表面にブロック共重合体を適用する任意の適切な手段を含むように広義に解釈されることを意図する。堆積法の例としては、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせを含むが限定はされない。そうした方法では、一般的にブロック共重合体を媒体（例えば溶媒）中に溶解、分散、もしくは懸濁してもよい。つまり溶液、分散液、もしくは懸濁液を表面上に堆積してもよく、媒体を堆積中もしくは堆積後に随意に（例えば大気温度もしくは高温、および大気圧もしくは減圧下での蒸発を通して）除去してもよい。
【００２９】
一旦ブロック共重合体が表面上に堆積されると、任意の既存ドメインを壊してブロック共重合体を自己集合させるために、ブロック共重合体がアニールされ得る。有用なアニーリング法は、熱アニーリング、溶媒アニーリング、およびそれらの組み合わせを含む。アニーリングは、0℃から250℃の温度に最大で24時間かそれ以上にわたって、および特定の実施形態では真空および／または無酸素環境下に、ブロック共重合体を晒すことを含んでもよい。熱アニーリングは一般的に、ブロック共重合体を高温（例えばガラス転移温度以上）に晒すことを含み、温度を下げることで、自己集合したブロック共重合体を硬化させる。溶媒アニーリングは、ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気にブロック共重合体を晒すこと；ブロック共重合体を膨張させること（および特定の実施形態では可塑化させること）；その後例えば蒸発を通して溶媒の少なくとも一部を除去すること（特定の実施形態では、ブロックが相分離する際に可塑剤を分離させ、分離した可塑剤の少なくとも一部を除去すること）を含んでもよい。
【００３０】
以下の実施例は、本開示の様々な具体的な実施形態と技術をさらに説明するために提供される。しかし当然のことながら、本開示の範囲内にとどまりながら、当業者に理解される多くの変更および変形がなされてもよい。従って、本開示の範囲は以下の実施例によって制限されることを意図しない。
【００３１】
本明細書に記載の特定の実施形態では、一以上のトレンチもしくは開口部内にブロック共重合体の層を形成するために、一以上のトレンチもしくは開口部を持つ表面上にブロック共重合体が堆積され得る。デバイス例5を図１に図示する。デバイスは、基板10、堰30、およびトレンチ40を含み、堰とトレンチの地形を形成している。
【００３２】
一以上のトレンチもしくは開口部は、ブロック共重合体が一以上のトレンチもしくは開口部内で自己集合するためのガイドとして使用され得る。各トレンチもしくは開口部は、例えば、リソグラフィーで画定されるかもしくは自己集合共重合体で画定されてもよく、その両方について以下さらに詳細に記載する。一方もしくは両方の側壁が表面に垂直ではないトレンチもしくは開口部では、本明細書に記載の通り、トレンチもしくは開口部の幅は、トレンチもしくは開口部の底面における幅（すなわち床幅）とトレンチもしくは開口部の上面における幅の平均としてみなされ得る。いくつかの実施形態では、トレンチもしくは開口部の幅は、ブロック共重合体の固有周期（Lo）の倍数（もしくは倍数付近）nであってよく、nは1から15、特定の実施形態では1から15の整数であり得る。トレンチ幅がLoの倍数から著しく変化すると、一般的にラメラ形態の欠陥の増加が観察される。
【００３３】
特定の実施形態では、各トレンチもしくは開口部40の床面50は、ブロック共重合体の各ブロックについてニュートラルウェッティングであってよい（すなわちウェッティングに実質的な差がない）。特定の実施形態では、各トレンチもしくは開口部40の両側壁60は、ブロック共重合体の一ブロックによって選択的にウェッティングされ得る。選択的ウェッティングは、側壁表面とブロック共重合体の各ブロックの間の界面エネルギーの差に由来する。この界面エネルギーの差は、各材料の化学組成（たとえば水素結合性の構造）に起因し得る。
【００３４】
図１および２を参照すると、特定の実施形態では、Loの固有周期を持つほぼ対称なジブロック共重合体100がトレンチもしくは開口部40内に堆積され得る（例えば共重合体層はトレンチもしくは開口部の深さ以下である）。トレンチもしくは開口部40の床面50はブロック共重合体100の各ブロックについてニュートラルウェッティングであり、トレンチもしくは開口部40の両側壁60はブロック共重合体100の一ブロックによって選択的にウェッティングされる。
【００３５】
図３を参照すると、ジブロック共重合体を自己集合させ、表面にほぼ垂直で、かつ各トレンチ側壁とほぼ一致する交互ラメラ110および120のセットを各トレンチ内に形成するために、堆積された共重合体100がその後アニールされ得る。本明細書で使用される“ほぼ垂直な”ラメラという用語は、平均して表面に垂直なラメラのセットをあらわす。本明細書で使用されるトレンチ側壁に“ほぼ一致する”ラメラとは、少なくとも10マイクロメートルのトレンチ長にわたって側壁に平行な（すなわち側壁から一定距離に位置する）ラメラをあらわす。図１から３はn=4（すなわち各トレンチ40の幅が4Lo）である実施形態を図示し、従って4周期のラメラが示される。しかしながら上記のように、nは1から15であってよく、従って1から15周期のラメラがこれらの実施形態にもたらされる。
【００３６】
特定の実施形態では、自己集合ブロック共重合体の第一のブロックを含むラメラ110は、例えば紫外線（UV）放射などの放射に晒すことによって、随意に架橋され得る。いくつかの実施形態では、架橋されるブロック共重合体のブロックは、架橋剤を加えなくても架橋を起こしやすい可能性がある。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ポリスチレンブロックはUV放射に晒すことによって架橋され得る。さらに例えば、ブロック共重合体の一ブロックは、共重合体のブロック中に、少量（例えば0.1から5モル%）の熱架橋性単量体（例えばベンゾシクロブタン含有単量体）を含むことによって熱架橋性にしてもよく、および／または少量（例えば0.1から5モル%）の光化学架橋性単量体（例えばジビニルベンゼン）を含むことによって光化学架橋性にしてもよい。特定の他の実施例では、ブロック共重合体の一ブロックは、少量（0.1から5モル%）の熱および／または光化学架橋性単量体（例えばパラ‐アジドメチルスチレン）を含むことによって熱架橋性および／または光化学架橋性にされ得る。あるいは、もしくは加えて、いくつかの実施形態では、架橋されるラメラに架橋剤を加えてもよい。幅広い架橋剤が当該技術分野で知られており、例えば、架橋剤（例えば1,3,5-トリメチル-2,4,6-(トリアセトキシメチル)ベンゼン）と熱酸発生剤（例えばシクロヘキシルメチル(2-オキソシクロヘキシル)スルホニウムトリフルオロメタンスルホン酸）の組み合わせを含む。架橋ラメラは、例えば機械的特性が改良されたり、除去に対する脆弱性が低下する可能性がある。
【００３７】
残存する非架橋ラメラ120は、特定の実施形態では架橋後、随意に選択的に除去され（図３には不図示）、表面上に架橋ラメラ110を残すが、この段階における非架橋ラメラの除去は、特定の実施形態では、そうして新たに形成されたトレンチを、後に第二のブロック共重合体が堆積される際に第二のブロック共重合体で充填することになり得る。非架橋ラメラを除去するための幅広い方法が当該技術分野で知られており、例えば放射（例えばUVもしくは電子ビーム）、オゾン処理、溶媒浸漬などの湿式化学処理法、および／または反応性イオンエッチングやイオンビームエッチングなどのエッチング法を含む。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体であるときは、ポリスチレンブロックを含むラメラは架橋され、非架橋ポリメチルメタクリレートブロックを含む残存ラメラは、例えば酢酸現像によって、特定の実施形態では紫外線（UV）放射へのブランケット露光後に、選択的に除去され得る。
【００３８】
本明細書に記載の方法の特定の実施形態では、基板はリソグラフィー由来の複数のトレンチを含んでよく、その各々は各トレンチ内でのブロック共重合体の自己集合のためのガイドとして機能し得る。リソグラフィー由来のトレンチを含む基板（例えば半導体基板もしくは基板アセンブリ）は、例えばレジスト技術やエッチング技術を含む当該技術分野で周知の方法によって作成され得る。本明細書で使用される“半導体基板”もしくは“基板アセンブリ”という用語は、ベース半導体層などの半導体基板、もしくはその上に一以上の層、構造、もしくは領域を持つ半導体基板をあらわす。ベース半導体層は、一般的に、ウェハ上のシリコン材料の最下位層、もしくは、サファイア上のシリコンなど、別の材料上に堆積されたシリコン層であってよい。基板アセンブリについて言及する際は、領域、接合、様々な構造もしくはフィーチャ、および開口部（トランジスタ、活性領域、拡散、埋め込み領域、ビア、コンタクト開口部、高アスペクト比開口部、キャパシタプレート、キャパシタ用障壁など）を形成もしくは画定するために、様々な処理ステップが事前に使用されていてもよい。
【００３９】
図１を参照すると、特定の実施形態では、基板表面上に高分子マットもしくはブラシ20を堆積し、高分子マットを架橋することによって、基板表面が変更され得る。高分子マットは、ブロック共重合体の少なくとも一ブロックを架橋するために使用される方法と同じかもしくは異なる方法を用いて架橋され得る。特定の実施形態では、高分子マットとブロック共重合体の少なくとも一ブロックを架橋するために同じ方法が使用され得る。特定の実施形態では、高分子マットは、下記のように基板表面上に厚さYの層を堆積する前に基板表面上に堆積され得る。架橋高分子マットは、例えば、トレンチもしくは開口部の床面となる基板表面を、基板表面上で自己集合するブロック共重合体の各ブロックについてニュートラルウェッティングにするために使用され得る。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、架橋性ポリスチレン-r-ポリメチルメタクリレートランダム共重合体が高分子マットとして使用され得る。
【００４０】
特定の実施形態では、高分子マット20は例えば紫外線（UV）放射などの放射に晒すことによって架橋され得る。いくつかの実施形態では、架橋される高分子マットは架橋剤を加えなくても架橋を起こしやすい可能性がある。例えば、高分子マットがポリスチレン-r-ポリメチルメタクリレートランダム共重合体である場合、ランダム共重合体中のポリスチレンはUV放射に晒されると架橋部位となり得る。さらに例えば、高分子マットは少量（例えば0.1から5モル%）の熱架橋性単量体（例えばベンゾシクロブタン含有単量体）もしくは光化学架橋性単量体（例えばジビニルベンゼンおよび／またはパラ‐アジドメチルスチレン）を高分子マット中に含むことによって架橋性にされ得る。特定の他の実施例では、高分子マットは少量（例えば0.1から5モル%）の熱および／または光化学架橋性単量体（例えばパラ‐アジドメチルスチレン）を含むことによって、熱および／または光化学架橋性にされ得る。あるいは、もしくは加えて、いくつかの実施形態では、架橋剤を高分子マットに加えてもよい。幅広い架橋剤が当該技術分野で知られており、例えば架橋剤（例えば1,3,5-トリメチル-2,4,6-(トリアセトキシメチル)ベンゼン）と熱酸発生剤（例えばシクロヘキシルメチル(2-オキソシクロヘキシル)スルホニウムトリフルオロメタンスルホン酸）の組み合わせを含む。特定の実施形態では、架橋高分子マットは、ブロック共重合体自己集合プロセスの最中に受けるさらなる処理ステップに耐えるために充分な抵抗性を持ち得る。
【００４１】
あるいは、特定の実施形態では、水素終端シリコン表面を作成することによって基板表面が変更され得る。例えば、その上に厚さYの酸化物層を持つシリコン基板を（例えばプラズマエッチングで）エッチングして、Y未満の深さY'を持つトレンチを形成してもよい。シリコン基板上の厚さYマイナスY'の残存酸化物は（例えば、シリコン基板上の自然酸化物も除去するフッ化物イオンエッチングで）除去されてもよく、水素終端シリコン表面を残す。水素終端シリコン表面は、例えばトレンチもしくは開口部の床面となる基板表面を、基板表面上に自己集合するブロック共重合体の各ブロックについてニュートラルウェッティングにするために使用され得る。例えば、ブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、水素終端シリコン表面はブロック共重合体の両ブロックについてニュートラルウェッティングであり得る。
【００４２】
別の実施形態では、ニュートラルウェッティングランダム共重合体が、水素終端シリコン表面（例えば基板表面）からin situに成長しグラフトされ得る。例えば、単量体（例えばそれぞれ58:42:<5の割合でスチレン、メチルメタクリレート、ジビニルベンゼン）を含む溶液とラジカル開始剤（例えば過酸化ベンゾイル）を水素終端シリコン表面の上に置き、フリーラジカル重合を開始するために加熱して、シリコン表面にニュートラルウェッティング高分子をグラフトしてもよい。
【００４３】
特定の実施形態では、リソグラフィー由来の複数のトレンチを含む基板は、レジスト技術を用いて作成され得る。例えば図１を参照すると、複数の堰30とトレンチ40を含む表面を持つ基板は、次の方法によって作成され得る。厚さYの層を形成するためにレジスト（例えばポジレジストもしくはネガレジスト）が基板表面上に堆積され、ラインのパターンを形成するために暴露され得る。堰30とトレンチ40の地形を形成するために、レジストの暴露部分もしくは非暴露部分のいずれかが選択的に除去され得る。特定の実施形態では、基板はブロック共重合体の各ブロックについてニュートラルウェッティングである表面50を持つ。特定の実施形態では、基板表面上に残存するレジスト（すなわち堰30）は、ブロック共重合体の一ブロックによって選択的にウェッティングされる。レジストは例えばフォトレジストもしくは電子ビーム（e-ビーム）レジストであってよい。
【００４４】
例えばポリスチレンベースレジスト、ポリ（メタ）アクリレートベースレジスト、およびそれらの組み合わせを含む、幅広いフォトレジストが使用され得る。例えば、トレンチ内で自己集合するブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ブロック共重合体のポリスチレンブロックによって選択的にウェッティングされる側壁を持つトレンチを作るために、ポリスチレンベースレジストが使用され得る。もしくは、ブロック共重合体のポリメチルメタクリレートブロックによって選択的にウェッティングされる側壁を持つトレンチを作るためにポリ（メタ）アクリレートベースレジストが使用され得る。
【００４５】
当該技術分野で既知のe-ビームレジストは、例えば水素シルセスキオキサンベースレジスト、ポリメチルメタクリレートベースレジスト、ポリスチレンベースレジスト（例えば誘導体化ポリスチレンベースレジストを含む）、およびそれらの組み合わせを含む。
【００４６】
特定の実施形態では、レジストは金属含有層（例えば窒化アルミニウム層）を形成し得る。他の特定の実施形態では、レジストはシリコン含有層を形成し得、トレンチはシリコン含有表面を持つ側壁を含むことになる。シリコン含有層もしくは表面は、酸化シリコン（SiO2）層、窒化シリコン（Si3N4）層、シリコンオキシカーバイド（SiO4C）層、もしくはそれらの組み合わせであってよい。随意に、ブロック共重合体の一ブロックの単独重合体を両側壁のシリコン含有表面にグラフトして、側壁上のグラフト単独重合体と同一もしくは同様のブロック共重合体のブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。例えば、トレンチ内で自己集合するブロック共重合体がポリスチレン-b-ポリメチルメタクリレートジブロック共重合体である場合、ポリスチレン単独重合体を両側壁のシリコン含有表面にグラフトし、ブロック共重合体のポリスチレンブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。もしくは、ポリメチルメタクリレート単独重合体を両側壁のシリコン含有表面にグラフトし、ブロック共重合体のポリメチルメタクリレートブロックによって選択的にウェッティングされる側壁をトレンチにもたらしてもよい。単独重合体は当該技術分野で既知の幅広い方法によってグラフトされてよく、例えば、末端基（例えばヒドロキシル基）を持つ単独重合体を作成すること、および／または少量（例えば0.1から5モル%）のヒドロキシル官能基を持つ単量体（例えば2-ヒドロキシエチルメタクリレートおよび／またはパラ‐ヒドロキシスチレン）を単独重合体に含むことで、ヒドロキシル基がシリコン含有表面と（例えば水素結合および／または共有結合を形成することによって）相互作用し得るようにすることを含む。
【００４７】
特定の実施形態では、リソグラフィー由来の複数のトレンチを含む基板はエッチング技術を用いて作成され得る。例えば、複数の堰を含む表面を持つ基板は、次の方法によって作成され得る。厚さYの層を基板表面上に堆積し、堰とトレンチの地形を形成するためにリソグラフィー技術を用いて層が選択的にエッチングされ得る。
【００４８】
図１を参照すると、高さYの複数の堰30を持つ基板10は、幅nLoの堰30とトレンチ40の表面地形を形成し、nは1から15であり得る。複数のトレンチ40（例えばリソグラフィー由来のトレンチ）は、本明細書に記載のようにブロック共重合体の自己集合のためのガイドとして使用され得る。図２を参照すると、複数のトレンチ40内に厚さY以下の層を形成するために、Loの固有周期を持つブロック共重合体100が堆積され得る。図３を参照すると、ブロック共重合体100はその後アニールされ、ブロック共重合体を自己集合させ、基板表面にほぼ垂直で、かつ各トレンチ側壁60にほぼ一致する交互ラメラ110および120のセットを各トレンチ内に形成する。自己集合ブロック共重合体の第一のブロックを含むラメラ110は架橋され得る。図３および４を参照すると、深さY'の少なくとも一つの開口部240を形成するために、堰30を形成する材料の少なくとも一部が（例えば湿式および／または乾式エッチング法を用いて）除去され得る。そのような開口部240は、本明細書では“自己集合共重合体”画定開口部もしくはトレンチと称される。
【００４９】
自己集合共重合体画定開口部もしくはトレンチ240は、その後本明細書に記載のようにブロック共重合体の自己集合のためのガイドとして使用され得る。そのような自己集合共重合体画定開口部240の側壁260は、開口部を画定するために使用されるブロック共重合体100の架橋ブロックを含むラメラ110から形成され得る。図４および５を参照すると、開口部を画定するために使用されるブロック共重合体100と同じであっても異なってもよい、第二のブロック共重合体300が、その後本明細書に記載の通り堆積され、アニールされ得る。特定の実施形態では、自己集合共重合体画定開口部は、第二のブロック共重合体300の各ブロックについてニュートラルウェッティングである床面250を持ってよく、自己集合共重合体画定開口部は、第二のブロック共重合体300の一ブロックによって選択的にウェッティングされる二つの側壁260を持ち（例えば第二の共重合体300の一ブロックは自己集合共重合体画定開口部240の側壁260を形成する第一の共重合体100の架橋ブロックと同一もしくは同様である）、自己集合共重合体画定開口部240はmL'oの幅を持ち、mは1から15であり得、L'oは第二のブロック共重合体300の固有周期である。図５および６を参照すると、そのような実施形態では、第二のブロック共重合体300はアニールされ、第二のブロック共重合体300を自己集合させ、基板表面にほぼ垂直で、かつ各開口部側壁260にほぼ一致し得る交互ラメラ310および320の第二のセットを、各自己集合共重合体画定開口部240内に形成し得る。図４から６はm=4（すなわち各トレンチ240の幅が4L'o）である実施形態を図示し、従って4周期のラメラが示される。しかしながら上記のように、mは1から15であってよく、従って1から15周期のラメラがこれらの実施形態にもたらされる。自己集合した第二のブロック共重合体300の第一のブロックを含むラメラ310は随意に架橋され得る。
【００５０】
図６および７を参照すると、非架橋ラメラ120（すなわちラメラの第一のセットから）、非架橋ラメラ320（すなわちラメラの第二のセットから）、もしくは特定の実施形態ではその両方が、図７に図示されるように、本明細書に記載の方法などによって除去され得る。さらに、残存する高分子材料は随意に基板から除去され、サブリソグラフィックトレンチ340がもたらされ得る。
【００５１】
図７を参照すると、結果として得られる架橋ラメラ110および310を含むパターンは、例えばサブリソグラフィックトレンチ340と一致するサブリソグラフィックトレンチを基板内に形成するためのエッチングマスクとして使用され得る。サブリソグラフィック導電性ラインを形成するために、導電性材料がサブリソグラフィックトレンチ340内に随意に堆積され得る。導電性材料は、例えば化学蒸着（CVD）もしくは原子層堆積（ALD）法などの蒸着法によって堆積され得る金属含有材料であってよい。あるいは、導電性材料は例えばスピンコーティング、浸漬コーティング、スプレーコーティング、もしくはそれらの組み合わせによって堆積され得る導電性高分子および／または金属含有高分子複合材料であってもよい。あるいは、もしくは加えて、結果として得られる架橋ラメラを含むパターンは、例えば基板表面上に材料（例えば導電性もしくは非導電性材料）を堆積するための堆積マスクとして使用され得る。いくつかの実施形態では、結果として得られる架橋ラメラを含むパターンは、導電性ラインを形成する金属含有ラメラを含んでもよい。
【００５２】
図８は図７に図示されたデバイス5の上面図であり、その上に高分子マットもしくはブラシ20を随意に有する基板10のパターン化表面を俯瞰する。架橋ラメラ110および310はトレンチ340への開口部を形成する。従って、結果として得られる架橋ラメラを含むパターンは、例えば基板表面上に材料（例えば導電性もしくは非導電性材料）を堆積するための堆積マスクとして使用され得る。あるいは、もしくは加えて、架橋ラメラ110および310は、例えば上記のようにトレンチ340への開口部と一致する基板10の表面をエッチングするためのエッチングマスクとして使用され得る。例えば一実施形態では、架橋ラメラをエッチングマスクとして使用して基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、サブリソグラフィック導電性ラインを形成するために、導電性材料（例えば金属含有材料、導電性高分子、および／または金属含有高分子複合材料）をサブリソグラフィックトレンチ内に堆積してもよい。別の実施形態では、架橋ラメラをエッチングマスクとして用いて基板表面をエッチングしてもよく、残存する高分子材料を随意に除去してもよく、例えば活性領域を互いに分離するために、絶縁材料（例えば高誘電率もしくは低誘電率の非導電性材料、および特定の実施形態では容量性カップリングを最小化するために低誘電率の非導電性材料）をサブリソグラフィックトレンチ内に堆積してもよい。あるいは、架橋ラメラが金属含有ラメラである実施形態では、結果として得られる構造が導電性ラインを含んでもよい。導電性ラインが例えばトランジスタゲートであるデバイスを形成するために、一以上の追加層が随意に提供されてもよい。
【００５３】
デバイスを形成するために一以上の追加層を堆積してもよく、例えば本明細書に記載のサブリソグラフィック導電性ラインはトランジスタゲートであってもよい。
【００５４】
本明細書で引用した特許、特許文献、および出版物の完全な開示は、それぞれが独立に組み込まれるかのようにその全容が引用により組み込まれる。本明細書に記載の実施形態への様々な変更および変形は、本開示の範囲と趣旨から逸脱することなく当業者に明らかとなるだろう。当然のことながら、本開示は本明細書に記載の例示的な実施形態と実施例によって不当に限定されることを意図せず、そうした実施例と実施形態は例として示されるに過ぎない。本開示の範囲は以下のように本明細書に記載の請求項によってのみ限定されることを意図する。
【特許請求の範囲】
【請求項１】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチはnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させるために前記ブロック共重合体をアニールするステップと、
を含む、基板のサブリソグラフィックパターニングのための方法。
【請求項２】
前記複数のトレンチの各トレンチは二つの側壁を持ち、両側壁は前記ブロック共重合体の一ブロックによって選択的にウェッティングされる、請求項１記載の方法。
【請求項３】
前記複数のトレンチの各トレンチは、前記ブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持つ、請求項１記載の方法。
【請求項４】
アニールするステップは、熱アニーリング、溶媒アニーリング、もしくはそれらの組み合わせを含む、請求項１記載の方法。
【請求項５】
アニールするステップは、前記ブロック共重合体を0℃から250℃の温度に晒すステップを含む、請求項４記載の方法。
【請求項６】
アニールするステップは、
前記ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気に前記ブロック共重合体を晒すステップと、
前記ブロック共重合体を膨張させるステップと、
前記溶媒の少なくとも一部を除去するステップと、
を含む、請求項４記載の方法。
【請求項７】
前記溶媒の少なくとも一部を除去するステップは、前記溶媒の少なくとも一部を蒸発させるステップを含む、請求項６記載の方法。
【請求項８】
アニールするステップは、前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成する、請求項１記載の方法。
【請求項９】
前記ラメラのセットの第一の部分を架橋するステップをさらに含み、前記第一の部分は、前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、請求項８記載の方法。
【請求項１０】
前記ラメラのセットの第二の部分を選択的に除去するステップをさらに含み、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、請求項９記載の方法。
【請求項１１】
前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップをさらに含む、請求項１０記載の方法。
【請求項１２】
前記架橋ラメラを堆積マスクとして使用して前記基板表面上に材料を堆積するステップをさらに含む、請求項１０記載の方法。
【請求項１３】
前記架橋ラメラは金属含有ラメラである、請求項１０記載の方法。
【請求項１４】
Loの固有周期を持つ第一のブロック共重合体を提供するステップと、
L'oの固有周期を持つ第二のブロック共重合体を提供するステップと、
堰とトレンチの表面地形を形成するために高さYの複数の堰を含む表面を持つ基板を提供し、ここで、
各トレンチは前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
各トレンチは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
各トレンチはnLoの幅を持ち、nは1から15であり、堰幅／トレンチ幅の比=mL'o/nLoであり、mは1から15である、ステップと、
厚さY以下の層を形成するために前記基板表面上に前記第一のブロック共重合体を堆積するステップと、
前記第一のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁とほぼ一致するラメラの第一のセットを各トレンチ内に形成するために、前記第一のブロック共重合体層をアニールするステップと、
前記自己集合した第一のブロック共重合体の第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップと、
深さY'の少なくとも一つの開口部を形成するために前記堰を形成する材料の少なくとも一部を除去し、ここで、
前記少なくとも一つの開口部は前記第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
前記少なくとも一つの開口部は前記第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
前記少なくとも一つの開口部はmL'oの幅を持ち、mは1から15である、ステップと、
厚さY'以下の層を形成するために前記基板表面上に前記第二のブロック共重合体を堆積するステップと、
前記第二のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致するラメラの第二のセットを前記少なくとも一つの開口部内に形成するために、前記第二のブロック共重合体をアニールするステップと、
を含む、基板をパターニングするための方法。
【請求項１５】
前記ラメラの第二のセットの第一の部分を架橋するステップをさらに含み、
前記ラメラの第二のセットの前記第一の部分は、前記自己集合した第二のブロック共重合体の第一のブロックを含むラメラを含む、
請求項１４記載の方法。
【請求項１６】
前記ラメラの第二のセットの前記第一の部分を架橋するステップは、少なくとも前記自己集合した第二のブロック共重合体の前記第一のブロックを紫外線放射に晒すステップを含む、請求項１５記載の方法。
【請求項１７】
前記ラメラの第一のセットの第二の部分を選択的に除去するステップをさらに含み、
前記ラメラの第一のセットの前記第二の部分は、前記自己集合した第一のブロック共重合体の第二のブロックを含むラメラを含む、
請求項１５記載の方法。
【請求項１８】
前記ラメラの第二のセットの第二の部分を選択的に除去するステップをさらに含み、
前記ラメラの第二のセットの前記第二の部分は、前記自己集合した第二のブロック共重合体の第二のブロックを含むラメラを含む、
請求項１５記載の方法。
【請求項１９】
複数の堰を含む表面を持つ基板を提供するステップは、
厚さYの層を形成するために基板表面上にレジストを堆積し、前記基板は前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである表面を持つ、ステップと、
ラインのパターンを形成するために前記レジストを暴露するステップと、
前記レジストの暴露部分もしくは非暴露部分のいずれかを選択的に除去し、前記基板表面上に残存する前記レジストは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる、ステップと、
を含む、請求項１４記載の方法。
【請求項２０】
ニュートラルウェッティングである前記表面は水素終端シリコン表面である、請求項１９記載の方法。
【請求項２１】
ニュートラルウェッティングである前記表面は架橋高分子マットである、請求項１９記載の方法。
【請求項２２】
ニュートラルウェッティングである前記表面はグラフト高分子である、請求項１９記載の方法。
【請求項２３】
前記レジストは、水素シルセスキオキサンベースレジスト、ポリメチルメタクリレートベースレジスト、ポリスチレンベースレジスト、およびそれらの組み合わせからなる群から選択されるe-ビームレジストである、請求項１９記載の方法。
【請求項２４】
前記レジストはポリスチレンベースレジスト、ポリ（メタ）アクリレートベースレジスト、およびそれらの組み合わせからなる群から選択されるフォトレジストである、請求項１９記載の方法。
【請求項２５】
前記レジストを堆積するステップは金属含有層を形成する、請求項１９記載の方法。
【請求項２６】
前記金属含有層は窒化アルミニウム層である、請求項２５記載の方法。
【請求項２７】
前記レジストを堆積するステップはシリコン含有層を形成する、請求項１９記載の方法。
【請求項２８】
前記シリコン含有層は、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、シリコンオキシカーバイド（SiO4C）、およびそれらの組み合わせからなる群から選択される、請求項２７記載の方法。
【請求項２９】
前記レジストは、前記シリコン含有層の前記表面にグラフトされた前記第一のブロック共重合体の一ブロックの単独共重合体をさらに含む、請求項２８記載の方法。
【請求項３０】
複数の堰を含む表面を持つ基板を提供するステップは、
表面を持つ基板を提供するステップと、
前記基板表面上に厚さYの層を堆積するステップと、
堰とトレンチの地形を形成するために前記層を選択的にエッチングするステップと、
を含む、請求項１４記載の方法。
【請求項３１】
前記層は金属含有層である、請求項３０記載の方法。
【請求項３２】
前記金属含有層は窒化アルミニウム層である、請求項３１記載の方法。
【請求項３３】
前記層はシリコン含有層である、請求項３０記載の方法。
【請求項３４】
前記シリコン含有層は、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、シリコンオキシカーバイド（SiO4C）、およびそれらの組み合わせからなる群から選択される、請求項３３記載の方法。
【請求項３５】
前記基板表面上に厚さYの層を堆積する前に、前記基板表面に前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである高分子をグラフトするステップをさらに含む、請求項３０記載の方法。
【請求項３６】
前記基板表面上に前記厚さYの層を堆積した後に、前記基板表面に前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである高分子を選択的にグラフトするステップをさらに含む、請求項３０記載の方法。
【請求項３７】
前記基板表面上に高分子マットを堆積し、前記高分子マットを架橋するステップをさらに含む、請求項３０記載の方法。
【請求項３８】
前記高分子マットは前記基板表面上に前記厚さYの層を堆積する前もしくは後に堆積される、請求項３７記載の方法。
【請求項３９】
前記基板は半導体基板もしくは基板アセンブリである、請求項３７記載の方法。
【請求項４０】
前記基板はシリコンウェハである、請求項３７記載の方法。
【請求項４１】
前記第一のブロック共重合体を前記基板表面上に堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項１４記載の方法。
【請求項４２】
アニールするステップは、熱アニーリング、溶媒アニーリング、もしくはそれらの組み合わせを含む、請求項１４記載の方法。
【請求項４３】
アニールするステップは、前記ブロック共重合体を0℃から250℃の温度に晒すステップを含む、請求項４２記載の方法。
【請求項４４】
アニールするステップは、
前記ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気に前記ブロック共重合体を晒すステップと、
前記ブロック共重合体を膨張させるステップと、
前記溶媒の少なくとも一部を除去するステップと、
を含む、請求項４２記載の方法。
【請求項４５】
前記自己集合した第一のブロック共重合体の前記第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップは、少なくとも前記自己集合した第一のブロック共重合体の前記第一のブロックを紫外線放射に晒すステップを含む、請求項１４記載の方法。
【請求項４６】
前記堰を形成する材料の少なくとも一部を除去するステップは、湿式もしくは乾式エッチング法を含む、請求項１４記載の方法。
【請求項４７】
Loの固有周期を持つ第一のブロック共重合体を提供するステップと、
L'oの固有周期を持つ第二のブロック共重合体を提供するステップと、
表面を持つ基板を提供するステップと、
前記基板表面上に厚さYの層を堆積するステップと、
堰とトレンチの表面地形を形成するために高さYの複数の堰を形成するために前記層を選択的にエッチングし、ここで、
各トレンチは前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
各トレンチは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
各トレンチはnLoの幅を持ち、nは1から15であり、堰幅／トレンチ幅の比=mL'o/nLoであり、mは1から15である、ステップと、
厚さY以下の層を形成するために前記基板表面上に前記第一のブロック共重合体を堆積するステップと、
前記第一のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラの第一のセットを各トレンチ内に形成するために、前記第一のブロック共重合体層をアニールするステップと、
前記自己集合した第一のブロック共重合体の第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップと、
深さY'の少なくとも一つの開口部を形成するために、前記堰を形成する材料の少なくとも一部を除去し、ここで、
前記少なくとも一つの開口部は前記第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
前記少なくとも一つの開口部は前記第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
前記少なくとも一つの開口部はmL'oの幅を持ち、mは1から15である、ステップと、
厚さY'以下の層を形成するために前記基板表面上に前記第二のブロック共重合体を堆積するステップと、
前記第二のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致するラメラの第二のセットを前記少なくとも一つの開口部内に形成するために、前記第二のブロック共重合体層をアニールするステップと、
を含む、基板をパターニングするための方法。
【請求項４８】
前記ブロック共重合体の各々は、ジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、およびそれらの組み合わせからなる群から独立に選択される、請求項４７記載の方法。
【請求項４９】
Lo=L'oである請求項４７記載の方法。
【請求項５０】
Loは10ナノメートルから100ナノメートルである、請求項４９記載の方法。
【請求項５１】
前記第一のブロック共重合体は前記第二のブロック共重合体と同じである、請求項４７記載の方法。
【請求項５２】
前記第一および第二のブロック共重合体はほぼ対称なジブロック共重合体である、請求項５１記載の方法。
【請求項５３】
前記第一および第二のブロック共重合体の少なくとも一方は、ポリスチレン-b-ポリメチルメタクリレートブロック共重合体、ポリエチレンオキシド-b-ポリイソプレンブロック共重合体、ポリエチレンオキシド-b-ポリブタジエンブロック共重合体、ポリエチレンオキシド-b-ポリスチレンブロック共重合体、ポリエチレンオキシド-b-ポリメチルメタクリレートブロック共重合体、ポリスチレン-b-ポリビニルピリジンブロック共重合体、ポリスチレン-b-ポリイソプレンブロック共重合体、ポリスチレン-b-ポリブタジエンブロック共重合体、ポリブタジエン-b-ポリビニルピリジンブロック共重合体、ポリイソプレン-b-ポリメチルメタクリレートブロック共重合体、およびそれらの組み合わせからなる群から選択されるジブロック共重合体である、請求項４７記載の方法。
【請求項５４】
前記第一および第二のブロック共重合体は共にポリスチレン-b-ポリメチルメタクリレートブロック共重合体である、請求項５１記載の方法。
【請求項５５】
前記第一および第二のブロック共重合体の少なくとも一方は、ポリスチレン、ポリメチルメタクリレート、ポリエチレンオキシド、ポリイソプレン、ポリブタジエン、ポリビニルピリジン、およびそれらの組み合わせからなる群から選択される三以上のブロックを持つトリブロックもしくはマルチブロック共重合体である、請求項４７記載の方法。
【請求項５６】
前記基板表面上に高分子マットを堆積し、前記高分子マットを架橋するステップをさらに含む、請求項４７記載の方法。
【請求項５７】
前記高分子マットは前記基板表面上に前記厚さYの層を堆積する前もしくは後に堆積される、請求項５６記載の方法。
【請求項５８】
前記第一および第二のブロック共重合体の少なくとも一方はポリスチレン-b-ポリメチルメタクリレートブロック共重合体である、請求項５６記載の方法。
【請求項５９】
前記高分子マットは架橋性ポリスチレン-r-ポリメチルメタクリレートランダム共重合体である、請求項５８記載の方法。
【請求項６０】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
サブリソグラフィック導電性ラインを形成するために前記サブリソグラフィックトレンチの中に導電性材料を堆積するステップと、
を含む、サブリソグラフィック導電性ラインを形成するための方法。
【請求項６１】
前記導電性材料は金属含有材料である、請求項６０記載の方法。
【請求項６２】
前記導電性材料を堆積するステップは蒸着法によって金属含有材料を堆積するステップを含む、請求項６０記載の方法。
【請求項６３】
前記導電性材料を堆積するステップは、化学蒸着（CVD）もしくは原子層堆積（ALD）法によって金属含有材料を堆積するステップを含む、請求項６２記載の方法。
【請求項６４】
前記導電性材料は導電性高分子および／または金属含有高分子複合材料である、請求項６０記載の方法。
【請求項６５】
前記導電性材料を堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項６４記載の方法。
【請求項６６】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
サブリソグラフィック導電性ラインを形成するために前記サブリソグラフィックトレンチの中に導電性材料を堆積するステップと、
デバイスを形成するために一以上の追加層を堆積するステップと、
を含む、デバイスを形成するための方法。
【請求項６７】
前記サブリソグラフィック導電性ラインはトランジスタゲートである、請求項６６記載の方法。
【請求項６８】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
活性領域を分離するために前記サブリソグラフィックトレンチの中に絶縁材料を堆積するステップと、
を含む、活性領域を分離するための方法。
【請求項６９】
前記絶縁材料を堆積するステップは、蒸着法を用いて堆積するステップを含む、請求項６８記載の方法。
【請求項７０】
前記絶縁材料を堆積するステップは、化学蒸着（CVD）もしくは原子層堆積（ALD）法を用いて堆積するステップを含む、請求項６９記載の方法。
【請求項７１】
前記絶縁材料を堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項６８記載の方法。
【請求項７２】
前記絶縁材料は低誘電率を持つ、請求項６８記載の方法。
【請求項７３】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
活性領域を分離するために前記サブリソグラフィックトレンチの中に絶縁材料を堆積するステップと、
デバイスを形成するために一以上の追加層を堆積するステップと、
を含む、デバイスを形成するための方法。
【請求項７４】
前記絶縁材料は低誘電率を持つ、請求項７３記載の方法。
【請求項１】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチはnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させるために前記ブロック共重合体をアニールするステップと、
を含む、基板のサブリソグラフィックパターニングのための方法。
【請求項２】
前記複数のトレンチの各トレンチは二つの側壁を持ち、両側壁は前記ブロック共重合体の一ブロックによって選択的にウェッティングされる、請求項１記載の方法。
【請求項３】
前記複数のトレンチの各トレンチは、前記ブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持つ、請求項１記載の方法。
【請求項４】
アニールするステップは、熱アニーリング、溶媒アニーリング、もしくはそれらの組み合わせを含む、請求項１記載の方法。
【請求項５】
アニールするステップは、前記ブロック共重合体を0℃から250℃の温度に晒すステップを含む、請求項４記載の方法。
【請求項６】
アニールするステップは、
前記ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気に前記ブロック共重合体を晒すステップと、
前記ブロック共重合体を膨張させるステップと、
前記溶媒の少なくとも一部を除去するステップと、
を含む、請求項４記載の方法。
【請求項７】
前記溶媒の少なくとも一部を除去するステップは、前記溶媒の少なくとも一部を蒸発させるステップを含む、請求項６記載の方法。
【請求項８】
アニールするステップは、前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成する、請求項１記載の方法。
【請求項９】
前記ラメラのセットの第一の部分を架橋するステップをさらに含み、前記第一の部分は、前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、請求項８記載の方法。
【請求項１０】
前記ラメラのセットの第二の部分を選択的に除去するステップをさらに含み、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、請求項９記載の方法。
【請求項１１】
前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップをさらに含む、請求項１０記載の方法。
【請求項１２】
前記架橋ラメラを堆積マスクとして使用して前記基板表面上に材料を堆積するステップをさらに含む、請求項１０記載の方法。
【請求項１３】
前記架橋ラメラは金属含有ラメラである、請求項１０記載の方法。
【請求項１４】
Loの固有周期を持つ第一のブロック共重合体を提供するステップと、
L'oの固有周期を持つ第二のブロック共重合体を提供するステップと、
堰とトレンチの表面地形を形成するために高さYの複数の堰を含む表面を持つ基板を提供し、ここで、
各トレンチは前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
各トレンチは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
各トレンチはnLoの幅を持ち、nは1から15であり、堰幅／トレンチ幅の比=mL'o/nLoであり、mは1から15である、ステップと、
厚さY以下の層を形成するために前記基板表面上に前記第一のブロック共重合体を堆積するステップと、
前記第一のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁とほぼ一致するラメラの第一のセットを各トレンチ内に形成するために、前記第一のブロック共重合体層をアニールするステップと、
前記自己集合した第一のブロック共重合体の第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップと、
深さY'の少なくとも一つの開口部を形成するために前記堰を形成する材料の少なくとも一部を除去し、ここで、
前記少なくとも一つの開口部は前記第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
前記少なくとも一つの開口部は前記第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
前記少なくとも一つの開口部はmL'oの幅を持ち、mは1から15である、ステップと、
厚さY'以下の層を形成するために前記基板表面上に前記第二のブロック共重合体を堆積するステップと、
前記第二のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致するラメラの第二のセットを前記少なくとも一つの開口部内に形成するために、前記第二のブロック共重合体をアニールするステップと、
を含む、基板をパターニングするための方法。
【請求項１５】
前記ラメラの第二のセットの第一の部分を架橋するステップをさらに含み、
前記ラメラの第二のセットの前記第一の部分は、前記自己集合した第二のブロック共重合体の第一のブロックを含むラメラを含む、
請求項１４記載の方法。
【請求項１６】
前記ラメラの第二のセットの前記第一の部分を架橋するステップは、少なくとも前記自己集合した第二のブロック共重合体の前記第一のブロックを紫外線放射に晒すステップを含む、請求項１５記載の方法。
【請求項１７】
前記ラメラの第一のセットの第二の部分を選択的に除去するステップをさらに含み、
前記ラメラの第一のセットの前記第二の部分は、前記自己集合した第一のブロック共重合体の第二のブロックを含むラメラを含む、
請求項１５記載の方法。
【請求項１８】
前記ラメラの第二のセットの第二の部分を選択的に除去するステップをさらに含み、
前記ラメラの第二のセットの前記第二の部分は、前記自己集合した第二のブロック共重合体の第二のブロックを含むラメラを含む、
請求項１５記載の方法。
【請求項１９】
複数の堰を含む表面を持つ基板を提供するステップは、
厚さYの層を形成するために基板表面上にレジストを堆積し、前記基板は前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである表面を持つ、ステップと、
ラインのパターンを形成するために前記レジストを暴露するステップと、
前記レジストの暴露部分もしくは非暴露部分のいずれかを選択的に除去し、前記基板表面上に残存する前記レジストは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる、ステップと、
を含む、請求項１４記載の方法。
【請求項２０】
ニュートラルウェッティングである前記表面は水素終端シリコン表面である、請求項１９記載の方法。
【請求項２１】
ニュートラルウェッティングである前記表面は架橋高分子マットである、請求項１９記載の方法。
【請求項２２】
ニュートラルウェッティングである前記表面はグラフト高分子である、請求項１９記載の方法。
【請求項２３】
前記レジストは、水素シルセスキオキサンベースレジスト、ポリメチルメタクリレートベースレジスト、ポリスチレンベースレジスト、およびそれらの組み合わせからなる群から選択されるe-ビームレジストである、請求項１９記載の方法。
【請求項２４】
前記レジストはポリスチレンベースレジスト、ポリ（メタ）アクリレートベースレジスト、およびそれらの組み合わせからなる群から選択されるフォトレジストである、請求項１９記載の方法。
【請求項２５】
前記レジストを堆積するステップは金属含有層を形成する、請求項１９記載の方法。
【請求項２６】
前記金属含有層は窒化アルミニウム層である、請求項２５記載の方法。
【請求項２７】
前記レジストを堆積するステップはシリコン含有層を形成する、請求項１９記載の方法。
【請求項２８】
前記シリコン含有層は、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、シリコンオキシカーバイド（SiO4C）、およびそれらの組み合わせからなる群から選択される、請求項２７記載の方法。
【請求項２９】
前記レジストは、前記シリコン含有層の前記表面にグラフトされた前記第一のブロック共重合体の一ブロックの単独共重合体をさらに含む、請求項２８記載の方法。
【請求項３０】
複数の堰を含む表面を持つ基板を提供するステップは、
表面を持つ基板を提供するステップと、
前記基板表面上に厚さYの層を堆積するステップと、
堰とトレンチの地形を形成するために前記層を選択的にエッチングするステップと、
を含む、請求項１４記載の方法。
【請求項３１】
前記層は金属含有層である、請求項３０記載の方法。
【請求項３２】
前記金属含有層は窒化アルミニウム層である、請求項３１記載の方法。
【請求項３３】
前記層はシリコン含有層である、請求項３０記載の方法。
【請求項３４】
前記シリコン含有層は、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、シリコンオキシカーバイド（SiO4C）、およびそれらの組み合わせからなる群から選択される、請求項３３記載の方法。
【請求項３５】
前記基板表面上に厚さYの層を堆積する前に、前記基板表面に前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである高分子をグラフトするステップをさらに含む、請求項３０記載の方法。
【請求項３６】
前記基板表面上に前記厚さYの層を堆積した後に、前記基板表面に前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである高分子を選択的にグラフトするステップをさらに含む、請求項３０記載の方法。
【請求項３７】
前記基板表面上に高分子マットを堆積し、前記高分子マットを架橋するステップをさらに含む、請求項３０記載の方法。
【請求項３８】
前記高分子マットは前記基板表面上に前記厚さYの層を堆積する前もしくは後に堆積される、請求項３７記載の方法。
【請求項３９】
前記基板は半導体基板もしくは基板アセンブリである、請求項３７記載の方法。
【請求項４０】
前記基板はシリコンウェハである、請求項３７記載の方法。
【請求項４１】
前記第一のブロック共重合体を前記基板表面上に堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項１４記載の方法。
【請求項４２】
アニールするステップは、熱アニーリング、溶媒アニーリング、もしくはそれらの組み合わせを含む、請求項１４記載の方法。
【請求項４３】
アニールするステップは、前記ブロック共重合体を0℃から250℃の温度に晒すステップを含む、請求項４２記載の方法。
【請求項４４】
アニールするステップは、
前記ブロック共重合体の各ブロックを溶媒和する溶媒の蒸気に前記ブロック共重合体を晒すステップと、
前記ブロック共重合体を膨張させるステップと、
前記溶媒の少なくとも一部を除去するステップと、
を含む、請求項４２記載の方法。
【請求項４５】
前記自己集合した第一のブロック共重合体の前記第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップは、少なくとも前記自己集合した第一のブロック共重合体の前記第一のブロックを紫外線放射に晒すステップを含む、請求項１４記載の方法。
【請求項４６】
前記堰を形成する材料の少なくとも一部を除去するステップは、湿式もしくは乾式エッチング法を含む、請求項１４記載の方法。
【請求項４７】
Loの固有周期を持つ第一のブロック共重合体を提供するステップと、
L'oの固有周期を持つ第二のブロック共重合体を提供するステップと、
表面を持つ基板を提供するステップと、
前記基板表面上に厚さYの層を堆積するステップと、
堰とトレンチの表面地形を形成するために高さYの複数の堰を形成するために前記層を選択的にエッチングし、ここで、
各トレンチは前記第一のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
各トレンチは前記第一のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
各トレンチはnLoの幅を持ち、nは1から15であり、堰幅／トレンチ幅の比=mL'o/nLoであり、mは1から15である、ステップと、
厚さY以下の層を形成するために前記基板表面上に前記第一のブロック共重合体を堆積するステップと、
前記第一のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラの第一のセットを各トレンチ内に形成するために、前記第一のブロック共重合体層をアニールするステップと、
前記自己集合した第一のブロック共重合体の第一のブロックを含む前記ラメラの第一のセットの部分を架橋するステップと、
深さY'の少なくとも一つの開口部を形成するために、前記堰を形成する材料の少なくとも一部を除去し、ここで、
前記少なくとも一つの開口部は前記第二のブロック共重合体の各ブロックについてニュートラルウェッティングである床面を持ち、
前記少なくとも一つの開口部は前記第二のブロック共重合体の一ブロックによって選択的にウェッティングされる二つの側壁を持ち、
前記少なくとも一つの開口部はmL'oの幅を持ち、mは1から15である、ステップと、
厚さY'以下の層を形成するために前記基板表面上に前記第二のブロック共重合体を堆積するステップと、
前記第二のブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各開口部側壁にほぼ一致するラメラの第二のセットを前記少なくとも一つの開口部内に形成するために、前記第二のブロック共重合体層をアニールするステップと、
を含む、基板をパターニングするための方法。
【請求項４８】
前記ブロック共重合体の各々は、ジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、およびそれらの組み合わせからなる群から独立に選択される、請求項４７記載の方法。
【請求項４９】
Lo=L'oである請求項４７記載の方法。
【請求項５０】
Loは10ナノメートルから100ナノメートルである、請求項４９記載の方法。
【請求項５１】
前記第一のブロック共重合体は前記第二のブロック共重合体と同じである、請求項４７記載の方法。
【請求項５２】
前記第一および第二のブロック共重合体はほぼ対称なジブロック共重合体である、請求項５１記載の方法。
【請求項５３】
前記第一および第二のブロック共重合体の少なくとも一方は、ポリスチレン-b-ポリメチルメタクリレートブロック共重合体、ポリエチレンオキシド-b-ポリイソプレンブロック共重合体、ポリエチレンオキシド-b-ポリブタジエンブロック共重合体、ポリエチレンオキシド-b-ポリスチレンブロック共重合体、ポリエチレンオキシド-b-ポリメチルメタクリレートブロック共重合体、ポリスチレン-b-ポリビニルピリジンブロック共重合体、ポリスチレン-b-ポリイソプレンブロック共重合体、ポリスチレン-b-ポリブタジエンブロック共重合体、ポリブタジエン-b-ポリビニルピリジンブロック共重合体、ポリイソプレン-b-ポリメチルメタクリレートブロック共重合体、およびそれらの組み合わせからなる群から選択されるジブロック共重合体である、請求項４７記載の方法。
【請求項５４】
前記第一および第二のブロック共重合体は共にポリスチレン-b-ポリメチルメタクリレートブロック共重合体である、請求項５１記載の方法。
【請求項５５】
前記第一および第二のブロック共重合体の少なくとも一方は、ポリスチレン、ポリメチルメタクリレート、ポリエチレンオキシド、ポリイソプレン、ポリブタジエン、ポリビニルピリジン、およびそれらの組み合わせからなる群から選択される三以上のブロックを持つトリブロックもしくはマルチブロック共重合体である、請求項４７記載の方法。
【請求項５６】
前記基板表面上に高分子マットを堆積し、前記高分子マットを架橋するステップをさらに含む、請求項４７記載の方法。
【請求項５７】
前記高分子マットは前記基板表面上に前記厚さYの層を堆積する前もしくは後に堆積される、請求項５６記載の方法。
【請求項５８】
前記第一および第二のブロック共重合体の少なくとも一方はポリスチレン-b-ポリメチルメタクリレートブロック共重合体である、請求項５６記載の方法。
【請求項５９】
前記高分子マットは架橋性ポリスチレン-r-ポリメチルメタクリレートランダム共重合体である、請求項５８記載の方法。
【請求項６０】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
サブリソグラフィック導電性ラインを形成するために前記サブリソグラフィックトレンチの中に導電性材料を堆積するステップと、
を含む、サブリソグラフィック導電性ラインを形成するための方法。
【請求項６１】
前記導電性材料は金属含有材料である、請求項６０記載の方法。
【請求項６２】
前記導電性材料を堆積するステップは蒸着法によって金属含有材料を堆積するステップを含む、請求項６０記載の方法。
【請求項６３】
前記導電性材料を堆積するステップは、化学蒸着（CVD）もしくは原子層堆積（ALD）法によって金属含有材料を堆積するステップを含む、請求項６２記載の方法。
【請求項６４】
前記導電性材料は導電性高分子および／または金属含有高分子複合材料である、請求項６０記載の方法。
【請求項６５】
前記導電性材料を堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項６４記載の方法。
【請求項６６】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
サブリソグラフィック導電性ラインを形成するために前記サブリソグラフィックトレンチの中に導電性材料を堆積するステップと、
デバイスを形成するために一以上の追加層を堆積するステップと、
を含む、デバイスを形成するための方法。
【請求項６７】
前記サブリソグラフィック導電性ラインはトランジスタゲートである、請求項６６記載の方法。
【請求項６８】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
活性領域を分離するために前記サブリソグラフィックトレンチの中に絶縁材料を堆積するステップと、
を含む、活性領域を分離するための方法。
【請求項６９】
前記絶縁材料を堆積するステップは、蒸着法を用いて堆積するステップを含む、請求項６８記載の方法。
【請求項７０】
前記絶縁材料を堆積するステップは、化学蒸着（CVD）もしくは原子層堆積（ALD）法を用いて堆積するステップを含む、請求項６９記載の方法。
【請求項７１】
前記絶縁材料を堆積するステップは、スピンコーティング、浸漬コーティング、スプレーコーティング、およびそれらの組み合わせからなる群から選択される方法を含む、請求項６８記載の方法。
【請求項７２】
前記絶縁材料は低誘電率を持つ、請求項６８記載の方法。
【請求項７３】
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチは二つの側壁とnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させ、前記基板表面にほぼ垂直で、かつ各トレンチ側壁にほぼ一致するラメラのセットを各トレンチ内に形成するために、前記ブロック共重合体をアニールするステップと、
前記ラメラのセットの第一の部分を架橋し、前記第一の部分は前記自己集合ブロック共重合体の第一のブロックを含むラメラを含む、ステップと、
前記ラメラのセットの第二の部分を選択的に除去し、前記第二の部分は前記自己集合ブロック共重合体の第二のブロックを含むラメラを含む、ステップと、
サブリソグラフィックトレンチを形成するために前記架橋ラメラをエッチングマスクとして使用して前記基板表面をエッチングするステップと、
残存する高分子材料を随意に除去するステップと、
活性領域を分離するために前記サブリソグラフィックトレンチの中に絶縁材料を堆積するステップと、
デバイスを形成するために一以上の追加層を堆積するステップと、
を含む、デバイスを形成するための方法。
【請求項７４】
前記絶縁材料は低誘電率を持つ、請求項７３記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５２２６４３（Ｐ２０１０−５２２６４３Ａ）
【公表日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００９−５４９１６３（Ｐ２００９−５４９１６３）
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５２０２２
【国際公開番号】ＷＯ２００８／０９７７３６
【国際公開日】平成２０年８月１４日（２００８．８．１４）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公表日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５２０２２
【国際公開番号】ＷＯ２００８／０９７７３６
【国際公開日】平成２０年８月１４日（２００８．８．１４）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]