【課題】貫通ビアを形成する工程の効率化を図り、製造コストの抑制を図ることのできる半導体記憶装置を提供すること。
【解決手段】実施の形態の半導体装置１は、半導体基板１１と、第１絶縁層２０と、電極パッド１４と、貫通孔２１と、支持絶縁層１２と、を備える。半導体基板は、配線層が設けられるとともに上下に貫通する貫通溝が形成される。第１絶縁層は、貫通溝に充填される。電極パッドは、配線層に含まれる配線と一体的に形成される。貫通孔は、電極パッドと第１絶縁層の間に設けられて電極パッドを支持する。 （もっと読む）

【課題】コンタクトホールを、生産性良く、低コストで、且つ信頼性良く製造する配線基板の製造方法を提供する。
【解決手段】基板１に第１電極３及び第２電極７が形成される。第１電極３及び第２電極７を連通するように形成された微細穴の側壁部及び底部に、導電膜９を形成してコンタクトホール２を形成する。この配線基板１００の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第１溝領域４が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第２溝領域５が形成される。このように区分けした溝領域４，５のうち、第２溝領域５に導電性材料を含有する液体を付与して、導電膜９を形成する。 （もっと読む）

【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。
【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。 （もっと読む）

【課題】ダイシング等で半導体装置を個片化する際に加工のダメージ又は膜の残留応力などに起因して発生する、基板上の膜の剥離を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０１，１０２の周辺すなわち個片化のための加工ラインの近傍の基板１上に溝６を形成する。その溝の内部では基板上に成膜される薄膜が少なくとも１部で不連続となることにより、万一、半導体装置の端部から膜剥がれが発生したとしても、この溝部でその進行を阻止する。 （もっと読む）

【課題】実装基板に信頼性よく実装できる多層構造の再配線を備えた半導体装置を提供する。
【解決手段】バンプ電極１８を備えた半導体基板１０ａと、半導体基板１０ａの上に形成され、バンプ電極１８の横方向に配置された第１絶縁層２０と、第１絶縁層２０の上に形成され、バンプ電極１８に接続された第１配線層３０と、第１配線層３０の上に形成された第２絶縁層２２と、第２絶縁層２２に形成され、第１配線層３０に到達するビアホールＶＨと、第２絶縁層２２の上に形成され、ビアホールＶＨに形成されたビア導体４０を介して第１配線層３０に接続される第２配線層３２と、第２配線層３２に接続された外部接続端子３４とを含み、第２絶縁層２２の弾性率は第１絶縁層２０の弾性率より低く設定されている。 （もっと読む）

【解決課題】 複数の微細な貫通孔が存在するシリコン基板において、半導体プロセスに依らない簡素な技術により平坦部のみならず貫通孔内部にも密着性が良好な金属膜を成膜して、高密度実装用途に好適なシリコン基板を提供する。
【解決手段】 めっき前処理によりシリコン基板の平坦部と貫通孔内部の清浄シリコン表面を現出させ、ニッケル置換めっき・無電解銅めっき（Ｓ４）を順に行うことにより、シリコン基板の全ての貫通孔の内壁全面ならびに主面の全面もしくは一部の面を直接被覆し、密着性に優れ良好な導電性を示す膜を有するめっき層付シリコン基板を作製することができる。 （もっと読む）

【課題】貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供すること。
【解決手段】半導体装置１は、孔１１１が形成された絶縁性あるいは半導体の層１１と、層１１の孔１１１内に設けられた貫通電極１２と、を備える。貫通電極１２は、シード層１２１と、めっき層１２２と、を備える。シード層１２１は、孔１１１の底面１１１Ａを覆う。また、シード層１２１は、孔１１１の側面１１１Ｂのうち、孔１１１の開口から、孔１１１の開口と孔１１１の底面１１１Ａとの間の所定の位置までの第１の領域を未被覆とし、この第１の領域（未被覆領域）１１１Ｂ１を除いた第二の領域を被覆している。めっき層１２２は、シード層１２１と、未被覆領域１１１Ｂ１の少なくとも一部を覆う。 （もっと読む）

【課題】 ウエーハの表面から補強プレートを容易に剥離可能なウエーハの加工方法を提供することである。
【解決手段】 表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを有するウエーハの加工方法であって、ウエーハの表面に耐熱性ボンド剤を塗布するとともに外周余剰領域に対応する補強リングを該外周余剰領域に貼着して該耐熱性ボンド剤を固化させて、該耐熱性ボンド剤と該補強リングとで補強プレートを形成する補強プレート形成工程と、該補強プレートをチャックテーブルで保持してウエーハの裏面を研削砥石で研削する裏面研削工程と、該補強プレートに配設されたウエーハの裏面からウエーハの表面に形成されたデバイスの電極に接続する貫通電極を形成する貫通電極形成工程と、該補強プレートに該耐熱性ボンド剤を溶融する溶剤を供給して該補強プレートを溶融するとともに該補強リングを除去する補強プレート除去工程と、を具備したことを特徴とする。 （もっと読む）

【課題】ウエーハの表面から補強プレートが容易に剥離可能なウエーハの加工方法を提供する。
【解決手段】表面に格子状に形成された複数の分割予定ラインで区画された各領域にデバイスを有するウエーハの加工方法で、ウエーハの表面に耐熱性ボンド剤で補強プレートを配設して、該補強プレートをチャックテーブルで保持してウエーハの裏面を研削し、該補強プレートに配設されたウエーハの裏面からウエーハの表面に形成されたデバイスの電極に接続する貫通電極を形成する。ウエーハの裏面をチャックテーブルで保持し該補強プレートを切削して耐熱性ボンド剤に至る深さの複数の溝を形成し、該補強プレートを複数のペレットに分割して、該補強プレート側から該耐熱性ボンド剤を溶融する溶剤を供給して該溝内に浸透させて、該耐熱性ボンド剤を溶融するようにしたので、ウエーハの表面からペレットに分割された該補強プレートを容易に除去することができる。 （もっと読む）

【課題】ウエーハの表面から補強プレートを容易に剥離可能なウエーハの加工方法を提供する。
【解決手段】表面に格子状に形成された複数の分割予定ラインによって区画された各領域にデバイスを有するウエーハの加工方法であって、外周に至る複数の溝が支持面に形成された補強プレートの該支持面にウエーハの表面を対面させ、耐熱性ボンド剤を介して該補強プレートにウエーハを配設する補強プレート配設工程と、該補強プレートをチャックテーブルで保持したウエーハの裏面研削工程と、該補強プレートに配設されたウエーハの裏面からウエーハの表面に形成されたデバイスの電極に接続する貫通電極形成工程と、該補強プレートの外周に露出した溝から耐熱性ボンド剤を溶融する溶剤を供給し該溝内に浸透させて、該耐熱性ボンド剤を溶融する耐熱性ボンド剤溶融工程と、ウエーハの表面から該補強プレートを除去する補強プレート除去工程と、を具備したことを特徴とする。 （もっと読む）

【課題】ＴＳＶを形成した後の工程においては、Ｃｕの拡散防止膜である絶縁膜形成後に、当該絶縁膜に割れが発生し、その後のエッチングやアッシングなどのパターン加工を行う工程において、露出したＣｕが変色する問題が発生する場合がある。これは、拡散防止膜の成膜工程における熱履歴によりＣｕが体積膨張したことが問題の要因と考えられる。このような、膜割れが発生した場合には、Ｃｕ拡散防止膜の機能破壊、ＴＳＶ上部のＣｕの酸化による上部配線との導通不良等の種々の問題を誘発する。
【解決手段】本願の一つの発明は、貫通電極を有する半導体集積回路装置において、プリメタル配線層形成よりも後に貫通ビアを形成する場合において、貫通電極の上端に当たる層間絶縁膜の界面に、メタル拡散防止絶縁膜として、窒化シリコン系絶縁膜を使用し、それ以外の層間絶縁膜の界面に、メタル拡散防止絶縁膜として、炭化シリコン系の絶縁膜を使用するものである。 （もっと読む）

【課題】積層される半導体ウェハのそれぞれの性能を十分に発揮して高性能化を図り、且つ量産性、コスト低減を図った、固体撮像装置等の半導体装置とその製造方法を提供する。また、固体撮像装置を備えたカメラ等の電子機器を提供する。
【解決手段】第１の半導体ウェハ３１と、第２の半導体ウェハ４５とを、基板間配線６８で接続する構成とする。基板間配線は、第１の半導体ウェハ３１表面の第１の多層配線層に形成される接続孔６６と、第２の半導体ウェハ４５表面の第２の多層配線層に形成された貫通接続孔６５とに、導電材料が埋め込まれて形成されている。そして、貫通接続孔６５は接続孔６６の直径よりも大きく形成されている。これにより、貫通接続孔６５の構内に導電材料を埋め込む際のボイドの発生を防ぐ。 （もっと読む）

【課題】長期にわたって信頼性に優れた半導体素子及びその製造方法を提供する。
【解決手段】基板の一方の面に第１表面電極２を形成し、第１表面電極２が形成された基板１の表面にレジスト組成物を塗布し、プリベークしてレジスト膜１０を形成し、該レジスト膜１０を貫通して第１表面電極１上にコンタクトホールを形成し、このコンタクトホール内にコンタクト電極４を形成し、第１表面電極２が形成された基板の表面に、熱膨張率が２ｐｐｍ／℃以上７ｐｐｍ／℃未満の第１絶縁膜３ａを形成し、次いで、該第１絶縁膜３ａ上に熱膨張率が７ｐｐｍ／℃以上２４ｐｐｍ／℃以下の第２絶縁膜３ｂを積層して絶縁膜３を形成し、コンタクト電極４を介して絶縁膜上に第２表面電極５を形成し、第１表面電極２、第２表面電極５及び絶縁膜３が形成された基板の裏面側を支持体に固定し、第１表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。 （もっと読む）

【課題】貫通孔となるべきアスペクト比が２０以上の深孔を埋め込む貫通電極金属としては、埋め込み特性が良好なタングステンが使用されることが多いが、通常のドライエッチングによる深孔は、ボッシュプロセスによるものに比べて寸法の大きなものとなる。この比較的大きな深孔を埋め込むためには、必然的にウエハの表面に成膜すべきタングステン膜の膜厚も厚くなり、その結果、ウエハの反りが、プロセスを正常に実行できる限界を超える程度にまで増加する。また、このような問題が許容できる限度内である場合にも、タングステン膜を堆積する際に、ウエハの周辺で下地膜の剥がれが発生する等の問題がある。
【解決手段】本願発明は、貫通ビアを形成するための非貫通孔をタングステン部材で埋め込むに当たり、ウエハの周辺部において、下地のバリアメタル膜の外延部より内側に、タングステン部材の外延部を位置させるように成膜を実行するものである。 （もっと読む）

【課題】基板を薄板化しても基板の反りを抑制でき、耐熱性、機械特性に優れた絶縁膜で保護された半導体素子及びその製造方法を提供する。
【解決手段】基板１の一方の面に第１表面電極２を形成し、第１表面電極２が形成された基板の表面に、芳香族テトラカルボン酸及び芳香族テトラカルボン酸二無水物から選ばれる１種以上のアシル化合物を、前記芳香族ジアミンよりも１モル％以上多く反応して得られるポリアミド酸を含むポリイミド前駆体組成物を塗布し、イミド化して絶縁膜３を形成し、第１表面電極２及び絶縁膜３が少なくとも形成された基板１を、第１表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。 （もっと読む）

【課題】貫通配線の端部に電極を形成された電極部の構造において、その電極部における断線を防止する。
【解決手段】基板１２に上下に貫通した貫通孔１６を設け、貫通孔１６内に貫通電極１５を設ける。貫通電極１５は基板１２の上面から曲面状に突出させる。基板１２の上面を絶縁膜１８で覆い、貫通電極１５に対応させて絶縁膜１８にコンタクト孔１９をあける。コンタクト孔１９の開口径は貫通電極１５の断面直径よりも小さく、貫通電極１５の上面の周囲はコンタクト孔１９により覆われる。コンタクト孔１９の開口縁における貫通電極１５の基板上面からの突出長Ｄｐは、絶縁膜１８の膜厚Ｄdielよりも大きくない。しかも、貫通電極１５の頂部の基板上面からの突出長（最大突出長）をＤtsvとすると、この突出長Ｄtsvは、
０≦Ｄtsv≦Ｄdiel＋Ｄp （Ｄp ＞ ０）
となるように調整されている。 （もっと読む）

【課題】貫通電極を有する半導体装置の信頼性を向上させる。
【解決手段】半導体基板１は、素子形成面である第１の面１ａ及びその反対側の第２の面１ｂを有する。第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。貫通孔２０の内壁上に絶縁膜２１及びバリア膜２２が順次形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように導電部２３が形成されている。貫通孔２０の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。 （もっと読む）

【課題】製造工程を増加させることなく、基板構造物及び半導体装置の反りを調整することのできる基板構造物の製造方法、及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の裏面１１ｂ側から半導体基板１１に、貫通電極接続用配線パターン３８を露出する貫通孔１５を形成し、次いで、半導体基板１１の裏面１１ｂ及び貫通孔１５を覆うと共に、第１及び第２のシード層７８，７９により構成された裏面シード層１６を形成し、次いで、第１のシード層７８が形成された貫通孔１５に、めっき法により貫通電極１７を形成し、次いで、第１のシード層７８と、貫通電極１７が形成されていない第２のシード層７９とを絶縁するように、エッチングにより、第１のシード層７８の周囲に位置する部分の裏面シード層１６を除去して、反り調整部材として機能する第２のシード層７９を残す。 （もっと読む）

【課題】複数の基板を貼り合わせる積層半導体装置を効率よく製造できる方法を提供する。
【解決手段】複数の基板を貼り合わせて積層半導体装置を製造する半導体装置製造方法であって、回路が形成された複数の基板のうちの一の基板に凹部を形成する凹部形成ステップと、一の基板を複数の基板のうちの他の基板に重ね合わせる重ね合わせステップと、重ね合わせステップの後に、一の基板の凹部に導電性材料を導入することにより、一の基板の回路と他の基板の回路との間の電気的な導通路を形成する導通形成ステップとを備える半導体装置製造方法が提供される。 （もっと読む）