【課題】高い温度が必要な工程間に、応力と変形の無い基板の２つの面間の電気的接続とそのような接続の製造方法を提供する。
【解決手段】接続は、少なくとも一つの電気的に絶縁トレンチ３６、４４によって完全に囲まれた導体または半導体基板２０の部分４６を有する。接続パッド４２は背面４０上に形成され、ストリップ導体３８は表面上に形成される。接続は基板自身によって行われる。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、主面に複数の埋込導電部（埋込導電部１０６）が設けられたシリコンウエハ１０２と、シリコンウエハ１０２の主面に配置された、埋込導電部１０６に電気的に接続する複数の第１の半導体素子（半導体チップ１０８）と、を備える構造体を用意する工程と、半導体封止用樹脂組成物を用いて、シリコンウエハ１０２の主面上の複数の半導体チップ１０８を封止する封止材層１１０を形成する工程と、シリコンウエハ１０２の裏面を研削して、裏面に埋込導電部１０６を露出させて、貫通プラグ１０５とする工程と、を含む。 （もっと読む）

【課題】ウェハハンドリングが容易であり、高精度の位置合わせを必要とせず、ビアホールとして機能する開口部を浅く形成でき、さらに開口部を埋め込む第１電極と基板との界面の割れを防止できる電極構造、及びその製造方法を提供することにある。
【解決手段】基板に、第１主表面側から、深さが基板の厚さよりも小さい開口部３３を形成する。次に、開口部を埋め込む第１電極３５を形成する。次に、第１主表面と対向する基板を第２主表面側から薄層化して、開口部の深さよりも大きい厚さとする。次に、第２主表面側１１１ｂから開口部の底面３３ｂへ向けて、基板１１１に切り込みを入れる３９ことによって、第２主表面側から第１電極を露出させる。次に、切り込みを埋め込む第２電極４４を形成する。 （もっと読む）

【課題】電極を被覆している二酸化珪素膜をエッチングすることなく、また電極をエッチングすることなくシリコン基板の裏面から電極を露出させることができる加工方法を提供する。
【解決手段】ウエーハの表面に保護部材を貼着する保護部材貼着工程と、シリコン基板２１の裏面を電極２１４を露出させることなく研削する工程と、シリコン基板の裏面をエッチング液によってエッチングしシリコン基板の裏面に電極を露出させる工程とを含み、エッチング工程は、シリコンに対してエッチングレートが高いエッチング液を用いてシリコン基板をエッチングして二酸化珪素２１５膜が被覆された電極をシリコン基板の裏面に不完全に露出させる工程と、シリコンをエッチングするとともに二酸化珪素に対してエッチングレートが低いエッチング液を用いてシリコン基板をエッチングして二酸化珪素膜で被覆された電極をシリコン基板の裏面から突出させる工程とを含んでいる。 （もっと読む）

【課題】半導体基板と貫通電極との絶縁を確実とする半導体装置を提供する。
【解決手段】半導体装置１０の一方の面１４から他方の面１６に形成された電極パッド２４の裏面に到達する貫通電極１３を形成した半導体装置１０であって、他方の面１６側には第１の絶縁膜２０を介して電極パッド２４が設けられ、貫通電極１３を構成する貫通孔２１と第１の絶縁膜２０との境界面に、一方の面１４側の開口よりも大きい開口を有し、貫通電極１３を形成する際、他方の面１６側の貫通孔２１開口部内周に貫通電極１３を構成する導電材料と電極パッド２４との間に第２の絶縁膜２３を備え、貫通孔２１内壁面および第２の絶縁膜上に第３の絶縁膜２２が設けられる。 （もっと読む）

【課題】ダイシング工程で発生し得る裏面側のチッピングが、貫通電極が存在するアクティブエリアにまで侵入することを防止する。
【解決手段】メモリチップ１Ａは、スクライブセンターＳＣ側から、スクライブエリアＳＡ、ガードリングエリアＧＡ、及びアクティブエリアＡＡという領域に区分けされる。スクライブエリアＳＡの層間絶縁膜内には、メモリチップ１Ａの表面側のチッピングを防止するための第１、第２クラックストップ３ａ，３ｂが設けられている。ガードリングエリアＧＡの表面側には、ガードリング４が設けられている。一方、ガードリングエリアＧＡの半導体基板１０側（メモリチップ１Ａの裏面側）には、裏面側のチッピングを防止するための溝５Ａが設けられている。この裏面チッピング防止溝５Ａによって、チッピングがサポート貫通電極２ａ及び信号等用貫通電極が形成されている領域に侵入することを防ぐことができる。 （もっと読む）

【課題】マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を有する素子付き基板、赤外線センサーおよび貫通電極形成方法を提供する。
【解決手段】予め、素子回路形成前のベース基板にビアホールを形成し、前記ベース基板の素子回路形成面と前記ビアホールの内面に熱酸化により絶縁膜を形成する熱酸化を行なう。前記熱酸化工程後に前記ビアホール形成部に導電部を有する素子回路を形成した後、前記素子回路形成工程後に前記ビアホールに導電体を埋め込み形成するようにしている。 （もっと読む）

【課題】 密着性を低下させることなく切削性を向上させることが可能な半導体装置及びその配線の形成方法を提供する。
【解決手段】 基板１上に開口部を形成するように絶縁樹脂４を形成する工程と、前記絶縁樹脂４上と、前記開口部の側壁面５ａと底面とに第１配線層７を形成する工程と、前記第１配線層７上に第２配線層８を設ける工程と、前記開口部の前記側壁面５ａ上に形成された前記第１配線層７を露出するように切削して平坦化する工程とを含み、前記第１配線層７を形成する工程では、前記開口部の前記側壁面５ａに形成される前記第１配線層７の厚さより前記底面に形成される前記第１配線層７の厚さの方が厚くなるように形成することを特徴としている。 （もっと読む）

【課題】基板を貫通するトレンチによって複数の部分領域に分割されてなる領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法であって、部分領域の側壁に導電層を形成するメリットだけを享受して、該導電層の形成に伴う悪影響を排除することのできる領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法を提供する。
【解決手段】基板３０の第１表面Ｓ１から第２表面Ｓ２に亘って、当該基板３０を貫通するように形成されたトレンチ３１ａによって、当該基板３０が複数の部分領域Ｃｅ，Ｃｅａ〜Ｃｅｄ，Ｃｅｋ，Ｃｅｌに分割され、前記複数の部分領域のうち、一部の部分領域Ｃｅａ〜Ｃｅｄの側壁に、第１表面Ｓ１の側から第２表面Ｓ２の側に亘って、当該基板３０より高い導電率を有する導電層３５が形成され、トレンチ３１ａに絶縁体３１ｂが埋め込まれてなる領域分割基板Ａ２０とする。 （もっと読む）

【課題】ウェハ貫通ビア（ＴＷＶ）を使用した相互接続において、ダイ区域の消費を低減し、ダイ区域を利用可能とする、バッチ製作された３Ｄ相互接続を提供する。
【解決手段】１つまたは複数の垂直相互接続を製作する。ウェハ積層体を形成するために複数のウェハをパターニングおよび積層するステップを含む。ウェハ積層体の１つまたは複数の切断刃の通り道内でウェハ積層体に複数の開口を形成し、導電性材料を複数の開口の側壁に堆積させる。ウェハ積層体は、側壁の導電性材料が、結果として得られる積層ダイの縁部部分に露出されるように、１つまたは複数の切断刃の通り道に沿い、複数の開口を通ってダイシングする。 （もっと読む）

【課題】貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供すること。
【解決手段】半導体装置１は、孔１１１が形成された絶縁性あるいは半導体の層１１と、層１１の孔１１１内に設けられた貫通電極１２と、を備える。貫通電極１２は、シード層１２１と、めっき層１２２と、を備える。シード層１２１は、孔１１１の底面１１１Ａを覆う。また、シード層１２１は、孔１１１の側面１１１Ｂのうち、孔１１１の開口から、孔１１１の開口と孔１１１の底面１１１Ａとの間の所定の位置までの第１の領域を未被覆とし、この第１の領域（未被覆領域）１１１Ｂ１を除いた第二の領域を被覆している。めっき層１２２は、シード層１２１と、未被覆領域１１１Ｂ１の少なくとも一部を覆う。 （もっと読む）

【課題】より小さな径の基板貫通ヴィアが形成できるようにする。
【解決手段】基板１０１の回路が形成されている主表面１０１ａ側から所望の孔径の範囲で形成可能な深さに形成された第１孔部１０２と、基板１０１の裏面側から形成されて第１孔部１０２に接続する第２孔部１０３と、第１孔部１０２の内部に形成された第１孔部配線１０４と、第１孔部配線１０４に接続して基板１０１の主表面１０１ａ側に形成された表面配線層１０５と、第２孔部１０３の内部に第１孔部配線１０４に接続して形成された第２孔部配線１０６と、第２孔部配線１０６に接続して基板１０１の裏面側に形成された裏面配線層１０７とを備える。 （もっと読む）

【課題】半導体装置の強度低下を抑制する。
【解決手段】（ａ）表面３ａ、表面３ａに形成された複数のチップ領域１０ｃ、チップ領域１０ｃ間に形成されたダイシング領域、および表面３ａとは反対側の裏面を有するウエハ（半導体ウエハ）１０の表面３ａを支持部材１５に固定する。（ｂ）ウエハ１０が支持部材１５に固定された状態で、ウエハ１０の裏面を研削し、裏面３ｂを露出させる。（ｃ）ウエハ１０が支持部材１５に固定された状態で、ウエハ１０をチップ領域１０ｃ毎に分割する。（ｄ）チップ領域１０ｃの側面３ｃをエッチングし、（ｃ）工程により側面３ｃに形成された破砕層を除去し、複数の半導体チップをする工程を有する。また、（ｅ）（ｄ）工程の後、分割された複数のチップ領域１０ｃを支持部材１５から剥離させて、複数の半導体チップを取得する。 （もっと読む）

【課題】 半導体集積回路チップを実装基板に封止樹脂を用いて接合させた時などに、チップを構成する半導体基板に印加される応力を緩和し、応力による半導体素子特性のバラツキを低減させ、また回路動作中に効率的に放熱できるようにする。
【解決手段】 半導体装置は、半導体基板１の表面上に形成された半導体回路形成層２、
半導体回路形成層２内に形成され、半導体回路を構成するトランジスタ、半導体回路形成層２上に形成され、半導体回路と電気的に接続された電極５とを有する。さらにこの半導体装置において、半導体基板１の裏面側には凹部７が形成され、凹部７を含む裏面上に金属膜６が形成される。一例として半導体装置はその電極５と配線基板本体８のパッド電極９とが熱圧着されると共に封止樹脂１０で配線基板に接合される。 （もっと読む）

【課題】レーザー光の照射による滓の発生を抑えるようにするとともに、分断後の低誘電率膜にダメージを与えないようにする。
【解決手段】半導体ウエハ６１の一方の面６１ａの上に形成された低誘電率膜２１をドライエッチングすることにより低誘電率膜２１に溝２１ａを形成し、低誘電率膜２１の上に封止層４１を形成するとともに、低誘電率膜２１の溝２１ａ内に封止層４１の一部を埋め込み、半導体ウエハ６１及び封止層４１を低誘電率膜２１の溝２１ａに沿って分割する。 （もっと読む）

【課題】３次元的に積層された複数の半導体チップを有する半導体装置の製造歩留まりを向上できる技術を提供する。
【解決手段】半導体基板１の第２面１ｂからパッド３に達する貫通電極１７が形成されている。貫通電極１７の内部にある貫通空間は、第１孔７および第１孔７よりも孔径の小さい第２孔１１によって構成されている。半導体基板１の第２面１ｂから半導体基板１を貫通して層間絶縁膜２の途中まで第１孔７が形成されている。そして、第１孔７の底部から層間絶縁膜２を貫通してパッド３に達する第２孔１１が形成されている。このとき、半導体基板１の第１面１ａに形成されている層間絶縁膜２は、第１孔７の底面と半導体基板１の第１面１ａとの段差を反映して段差形状になっている。すなわち、第１孔７の底面とパッド３間に存在する層間絶縁膜２の膜厚がその他の場所の層間絶縁膜２の膜厚よりも薄くなっている。 （もっと読む）

【課題】 三次元積層構造を持つ半導体装置において、積層された半導体回路層間の積層方向の電気的接続を、埋込配線を使用して容易に実現する半導体装置の製造方法を提供する。
【解決手段】 第１半導体回路層１ａの半導体基板１１の表面に、絶縁膜１４で内壁面が覆われたトレンチ１３を形成し、トレンチ１３の内部に導電性材料を充填して導電性プラグ１５を形成する。次に、トレンチ１３とは重ならないように所望の半導体素子を基板１１の表面または内部に形成し、その上に層間絶縁膜１９を介して多層配線構造３０を形成してから、多層配線構造３０の表面にプラグ１５に電気的に接続されたバンプ電極３７を形成する。そして、電極３７を用いて基板１１を支持基板４０に固定してから基板１１をその裏面側から選択的に除去し、絶縁膜１４を基板１１の裏面側に露出させる。基板１１の裏面側に露出せしめられた絶縁膜１４を選択的に除去してプラグ１５を露出させ、その端に電極４２を形成する。 （もっと読む）

【課題】電子部品の貫通電極において、基板の両面から貫通電極に接触することが必要であることに起因して高度な検査技術が必要である貫通電極の検査を容易にすることができる、マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器を提供する。
【解決手段】電子部品の製造方法は、マザー基板に区画形成された電子部品の製造方法であって、基板の第１面における複数の区画領域に回路を形成する回路形成工程と、区画領域にて、第１面と第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、互いに異なる区画領域に位置する貫通電極を第１面にて連結配線で電気的に接続する連結配線形成工程と、第２面にて、連結配線形成工程で電気的に接続された複数の貫通電極に検査プローブを電気的に接続させることによって、貫通電極の機能を検査する機能検査工程と、を有する。 （もっと読む）

【課題】テーパー部を有する溝を備えた半導体装置を容易に形成する。溝内に空洞が形成されるのを防止すると共に、製造歩留まりの低下を抑制する。
【解決手段】半導体装置は、第１の面を有する材料層と、材料層内に設けられ、第１の面に開口部を有する溝を備える。溝は、開口部に接し１以上のスキャロップ形成溝を有するテーパー部と、おおむね垂直な側壁を有する垂直部を有する。スキャロップ形成溝の幅は、垂直部の溝幅よりも大きくなっている。 （もっと読む）

【課題】半導体基板の裏面研削後にスパッタリング法を含む方法で導電膜を形成する際に、研削時に半導体基板を支持体に固定する接着剤の基板外周部のはみ出した部分から放電現象の発生を防止する。
【解決手段】半導体基板１の裏面研削後、導電膜の成膜を実施する前に、基板端部Ｅ１と接着剤との隙間ｄ１を所定値以上にするために、基板端部又は接着剤の少なくとも一方を除去する。 （もっと読む）