【課題】耐湿性をさらに向上させる。
【解決手段】半導体基板２０には、中央領域２４と、中央領域の周囲に周辺領域２６が設定されている。半導体基板の一方の主表面である第１主面２０ａ側の中央領域に、素子４０が形成されている。半導体基板の中央領域に、第１主面から、第１主面の反対側の主表面である第２主面２０ｂに渡って貫通分離部３４が形成されている。貫通分離部内に、第１主面から第２主面にわたって貫通電極５４ａが形成されている。半導体基板の第１主面上に、配線絶縁膜１００が形成されている。配線絶縁膜は、中央領域に素子及び貫通電極と電気的に接続された導電プラグ、及び、周辺領域に、中央領域を取り囲む周辺プラグを有している。配線絶縁膜上に、配線パターンと、配線パターンを覆う上層絶縁膜とを備えている。配線パターンは、導電プラグ間を接続する層配線、及び、周辺プラグを覆い、かつ中央領域を取り囲む周辺配線を有している。 （もっと読む）

【課題】システムインパッケージ及びその製造方法を提供する。
【解決手段】金属配線の形成された半導体基板上に、パシベーション膜２０、２２を形成する段階と、パシベーション膜をパターニングし、第１及び第２開口部２４を形成する段階と、第１及び第２開口部を覆い、第１開口部を通じて金属配線と接続されるパッド３２を形成する段階と、パッドの形成されたパシベーション膜上にフォトレジストを形成する段階と、第２開口部と重なる領域に、フォトレジストからパッドを貫通して半導体基板の一部まで延在する深いトレンチを形成する段階と、深いトレンチの内部にパッドとサイドコンタクトされるビアコンダクタ４２を形成する段階と、フォトレジストを除去し、ビアコンダクタの一側端を第１バンプ４２Ａとして突出させる段階と、第１バンプを他の半導体チップまたは印刷回路基板と電気的に連結させる段階と、を含む方法とした。 （もっと読む）

【課題】 より簡単な方法（プロセス）で且つより低い製造コストで製造できる、貫通導電体を有する半導体装置とその製造方法を提供する。
【解決手段】
ＳｉＯ₂膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ₂膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。 （もっと読む）

【課題】ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供する。
【解決手段】能動素子２を有する基体１の第１の面１Ａに溝５を形成する工程と、溝５内に導電層９を形成して、能動素子２の電極３に接続する工程と、基体１上に光透過性基体２０を搭載する工程と、基体１を第１の面１Ａとは反対側の裏面側から溝５の底部５ｂまで薄化して、基体１の第２の面１Ｂに導電層９の表面９Ｓを露出する工程と、基体１を反転させ第２の面１Ｂ上に再配線を行って第１及び第２の面１Ａ、１Ｂに貫通する配線部１を形成する工程と、第２の面１Ｂ側の配線部２１上に電極１６を形成する工程とを有する。 （もっと読む）

【課題】 本発明は、支持体と接着層との間の耐湿性を向上させることで、半導体装置の信頼性を向上させる。
【解決手段】 本発明の半導体装置は、半導体素子上に形成された第１の絶縁膜２と、前記第１の絶縁膜２上に形成された第１の配線３と、前記半導体素子上に接着層７を介して接着された支持体８と、前記半導体素子の裏面から側面及び前記接着層７の側面を覆う第３の絶縁膜１１と、前記第１の配線３に接続され、前記第３の絶縁膜１１を介して前記半導体素子の裏面に延在する第２の配線１２と、前記第２の配線１２上に形成された保護膜１３と、を有することを特徴とする。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴの出力電力および負荷効率を向上させる。
【解決手段】相対的に上層のソース配線である配線２９Ａは、ＲＦパワーモジュールの電流容量を満たすために厚い膜厚で形成し、１層目のソース配線である配線２４Ａは、配線２９Ａの膜厚の半分以下の膜厚で形成し、相対的に膜厚の厚い配線２９Ａではゲート電極７上を覆わずに、相対的に膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造としてソース、ドレイン間の寄生容量（Ｃｄｓ）を低減する。 （もっと読む）

【課題】非感光性のシロキサン樹脂を用いて、ウェットエッチング法で所望の形状に形成された絶縁膜を形成することができる、絶縁膜の作製方法を提供する。
【解決手段】有機溶媒中にシロキサン樹脂またはシロキサン系材料を有する懸濁液を用いて薄膜を形成し、薄膜に第１の加熱処理を施し、第１の加熱処理後の薄膜上にマスクを形成し、有機溶媒を用いてウェットエッチングすることで、第１の加熱処理後の薄膜の形状を加工し、加工された薄膜に第２の加熱処理を施す。 （もっと読む）

【課題】生産性を低下することなく、接続信頼性の高い貫通電極を備えた半導体装置とその製造方法、および電子機器提供する。
【解決手段】基体２の能動面３上に形成された電極パッド５，６と、基体２の裏面７から電極パッド５，６に向けて形成された貫通電極８，９とが、電極パッド５，６から貫通電極８，９に向けて立設された先細形状のプラグ１５，１６を介して電気的に接続されている。 （もっと読む）

マイクロ電子アセンブリを形成する方法は、第１の表面（２２）でアクセスできる接点を有する半導体ウエハ（２０）を設け、第１の表面（２２）上にわたってコンプライアントバンプ（３２）を形成し、コンプライアントバンプ（３２）上にわたって犠牲層（３４）を堆積させることを含む。この方法は、犠牲層（３４）およびコンプライアントバンプ（３２）を研削して、コンプライアントバンプ（３２）の上面（３６）を平坦化することを含むことにより、平坦化された上面（３６）が前記犠牲層（３４）を通じてアクセスできるようにする。犠牲層（３４）は、コンプライアントバンプ（３２）および接点（３８）を露出させるために除去される。コンプライアントバンプ（３２）上にわたってシリコン層（４０）が堆積され、半導体ウエハ（２０）の第１の表面（２２）でアクセスできる接点（３８）を露出させるために、シリコン層（４０）の一部が除去される。接点（３８）と電気的に接続される第１の端部とコンプライアントバンプ（３２）上に位置する第２の端部とを有する導電トレース（４２）が形成され、トレース（４２）の第２の端部上に導電要素が設けられる。
（もっと読む）

【課題】 基板を積層する際に、基板の反りを抑制し、基板の取り扱いを容易にすることが可能な基板積層方法を提供する。
【解決手段】 （ａ）主表面に電子回路が形成された第１及び第２の基板(10,40)を準備する。（ｂ）第１及び第２の基板の各々の主表面に複数の凹部(20,41)を形成する。第１及び第２の基板を、その主表面同士が対向するように配置したとき、一方の基板の凹部と、他方の基板の凹部とが対向するように、該凹部が形成されている。（ｃ）第１及び第２の基板の各々の凹部内に導電材料を充填することにより、該導電材料からなる貫通電極(15,46)を形成する。（ｄ）第１及び第２の基板を、その主表面同士が対向するように配置し、相互に対向する凹部内の貫通電極同士を電気的に接続し、第２の基板を第１の基板に装着する。（ｅ）第２の基板を、その主表面とは反対側の背面から、該第２の基板に形成された凹部内の貫通電極が露出するまで削って薄化する。 （もっと読む）

【課題】半導体装置の製造工程において、フォトレジストを用いたリソグラフィー工程を簡略化する半導体装置の製造技術を提供して、製造コストを低減し、スループットを向上させる。
【解決手段】基板上に第１材料層、第２材料層を順次積層して被照射体を形成する。当該被照射体に、第１材料層に吸収される第１のレーザビームと、第２材料層に吸収される第２のレーザビームを重畳するように照射し、該重畳するようにレーザビームが照射された領域の一部或いは全部をアブレーションさせ、開口を形成する。 （もっと読む）

半導体素子（１０，２０）を形成する方法は、第１の主要表面と第２の主要表面とを有する半導体基板（１２）上に第１の能動回路（１４）を形成する工程を含む。第１の能動回路（１４）は第１の主要表面上に形成される。第１の半導体基板内には、第１の能動回路から第１の半導体基板の第２の主要表面まで延びるビア（１６，１８）が形成される。第２の主要表面上には第１のビアに隣接して誘電体層（２４）が形成される。誘電体層（２４）は窒素とシリコンを含んでよく、低圧プラズマ、低温プラズマ、または両方のプラズマプロセスにより形成され得る。
（もっと読む）

【課題】ウエハレベルＣＳＰ化された半導体装置において、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、半導体装置及び製造方法、並びにこの半導体装置を用いた電子部品を提供する。
【解決手段】本発明の半導体装置１０は、一方の面に電極３を備える半導体からなる基板２、前記基板の一方の面に配された絶縁部４、前記基板の他方の面に配された第一保護部６、を少なくとも備えた構造体１１を有する。また、半導体装置１０は、前記構造体の側面部の一部又は全部を被覆する第二保護部７を有することにより構成され、前記第一保護部及び前記第二保護部は何れも、遮光性を有することを特徴とする。 （もっと読む）

【課題】積層されたときに電極間の接触不良が生じるおそれのない貫通電極を備えるＩＣチップを提供する。
【解決手段】本発明に係るＩＣチップ１０は、基板表面１４ａの回路部Ｅの配線１８の接続端部であるパッド２０と電気的に接続され、パッド２０から基板１４を貫通して基板裏面１４ｂから突出して形成された貫通電極１１を備え、パッド２０から基板裏面１４ｂに至る貫通孔１４ｃの内周面に、貫通孔１４ｃの内周面と貫通電極１１との間の絶縁を行う絶縁膜２６が形成されていることを特徴とする。 （もっと読む）

【課題】個片化時に切断部分が欠けてしまうことを防止できる半導体装置の製造方法を提供する。
【解決手段】複数の素子領域と複数の素子領域を区画する区画領域とを具える上面（第１面）と、上面（第１面）の反対側の裏面（第２面）とを有する半導体ウエハ１０１Ａを準備する工程と、上面（第１面）の各素子領域上に、上層配線１０２をそれぞれ形成する工程と、裏面（第２面）側から半導体ウエハ１０１Ａを例えばＤｅｅｐ−ＲＩＥなどによりエッチングすることで、上層配線１０２を露出する貫通孔Ａ２を形成すると共に、上面（第１面）の区画領域に対応する裏面（第２面）の領域に溝Ｂ２を形成する工程と、半導体ウエハ１０１Ａを素子領域ごとに個片化する工程とを有する。 （もっと読む）

【課題】最上層に銅の層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止する。
【解決手段】シリコン基板１０１上の層間絶縁膜１０９に、シールリング１１０の最上層となる銅の配線層１１４を形成し、その上面を覆うアルミ配線層１４１を形成する。そして層間絶縁膜１０９及びアルミ配線層１４１上にプラズマ窒化膜層１２１を形成し、ダイシング領域とシールリングとの間に、プラズマ窒化膜層１２１を貫通する開口部１２３を設ける。アルミ配線層１４１の幅は配線層１１４の幅よりも大きく形成される。 （もっと読む）

【課題】低比誘電率の熱ビアを提供し、もって層間絶縁の低誘電率化と高熱伝導率化を同時に実現することができる多層配線基板および半導体装置を提供する。
【解決手段】多層配線構造の第１の配線層１０１と第２の配線層１０２との間に比誘電率が平均して２．５以下の気体または絶縁物を介在させるとともに、第１の配線層１０１における配線と第２の配線層１０２における配線との間に所望の導電接続体を設け、さらに第１の配線層１０１における所定の配線と第２の配線層１０２における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設ける。 （もっと読む）

【課題】半導体ウェハの端部に形成された膜を除去することにより発生した異物を、洗浄工程において、半導体ウェハ上から充分に除去することができる技術を提供する。
【解決手段】半導体ウェハ１上に酸化シリコン膜よりも誘電率の低い疎水性のＳｉＯＣ膜８を形成する。そして、ＳｉＯＣ膜８上に親水性の酸化シリコン膜９を形成する。酸化シリコン膜９は、ＴＥＯＳを原料としたＣＶＤ法で形成することができる。次に、半導体ウェハ１の端部１Ａに形成されている積層膜を、たとえば研磨ドラムを用いた研磨によって除去する。続いて、半導体ウェハ１の端部１Ａに形成されている膜を除去することにより発生した異物を洗浄液１５で除去する。このとき、異物は、親水性の酸化シリコン膜上に付着しているため、洗浄液１５によって充分に除去される。 （もっと読む）

【課題】支持体を用いた半導体装置の製造方法において、製造工程を複雑化させることなく、信頼性及び歩留まりの向上を図る。
【解決手段】支持体８と半導体基板１とを貼りつける工程の前に、半導体基板１の表面を一部除去し、ダイシングラインＤＬに対応する位置に沿って溝部５を形成する。一連の加工をした後、ダイシングブレードやドライエッチングによって保護層２０，第２の絶縁膜１１，半導体基板１を順に除去して開口部２２（溶解剤供給経路）を形成する。開口部２２はその底部で溝部５と連通し、接着層７が当該開口部２２内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、開口部２２を介して溶解剤（例えばアルコールやアセトン）を露出された接着層７に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体８を剥離除去する。 （もっと読む）

【課題】密着性の低い層間絶縁膜を使用する半導体装置の製造過程において、ウエハ端縁部で層間絶縁膜を含む積層膜が剥離することを防止した半導体装置の製造方法および半導体基板を得る。
【解決手段】ベベル部ＢＶ１上に形成された層間絶縁膜４を除去する際には、ラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去するものとする。ラインＬ１が半導体基板１の主面となす角度αは０°よりも大きく３０°以下に設定され、半導体基板１のベベル部ＢＶ１の角度に合わせて適宜設定される。研磨ドラムＲＤは、円筒状のドラムの側面に研磨布を貼り付けて構成され、ドラムを中心軸の回りに回転させるとともに半導体基板１も面内回転させながら、研磨ドラムＲＤを半導体基板１の端縁部に押し当てることで研磨を行う。 （もっと読む）