貫通導電体を有する半導体装置およびその製造方法
【課題】 より簡単な方法（プロセス）で且つより低い製造コストで製造できる、貫通導電体を有する半導体装置とその製造方法を提供する。
【解決手段】
ＳｉＯ2膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ2膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。
【解決手段】
ＳｉＯ2膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ2膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、さらに言えば、半導体基板をその厚さ方向に貫通して延在する導電体（以下、貫通導電体という）を有する半導体装置（例えば固体撮像装置）と、その製造方法に関する。
【背景技術】
【０００２】
固体撮像装置は近年、いっそうの小型化・高機能化が進んでいるが、それに伴って携帯電話機、携帯型コンピュータ等の携帯機器、さらには自動車等への搭載が進んでおり、利用分野がますます広がりつつある。
【０００３】
固体撮像装置は一般に、透明カバー（ガラスカバー）を含む合成樹脂製パッケージ中にチップ状の固体撮像素子を封止して構成され、前記透明カバーを通って当該固体撮像素子の内部に入射した光が前記固体撮像素子の表面側に設けられた撮像面（受光面）に照射されるようにしている。前記固体撮像素子の出力端子は、当該パッケージに設けられた複数の外部電極に電気的に接続されており、入射光に応じて前記固体撮像素子で生成された電気信号は、前記外部電極を通じて当該固体撮像装置の外部の回路に供給される。このような構成のパッケージは、チップ状の固体撮像素子とほぼ同じ大きさであることから、チップサイズパッケージ（Chip-Size Package,ＣＳＰ）と呼ばれている。
【０００４】
ところで、この種の固体撮像装置において、前記外部電極を前記固体撮像素子（あるいはパッケージ）の裏面側に配置する場合、当該固体撮像装置を小型化するために、前記固体撮像素子を構成する半導体基板をその厚さ方向に貫通して延在する導電体（貫通導電体）が使用されることがある。これは、前記固体撮像素子（前記半導体基板）の表面側にある前記出力端子と、その裏面側にある前記外部電極とを電気的に接続する配線を、前記固体撮像素子の外部に配置すると、当該固体撮像装置のサイズがそれだけ大きくなるが、前記貫通導電体を利用すればそれが不要となり、当該固体撮像装置をいっそう小型化できるからである。なお、前記貫通導電体は、貫通電極、埋込配線、導電性プラグなどとも呼ばれる。
【０００５】
このような貫通導電体を有する固体撮像装置の例は、例えば、非特許文献１（「日経エレクトロニクス」２００５年１１月２１日号、「ワイヤ接続にこだわらず代替パッケージで価値向上」、１０５頁〜１０９頁）に開示されている。非特許文献１の１０８頁の図３に記載されている固体撮像装置（株式会社ザイキューブ製）は、固体撮像素子（ベアチップ）をその厚さ方向に貫通する貫通導電体を有しており、それら貫通導電体を介して、前記固体撮像素子の表面側にある電極（パッド）を固体撮像素子の裏面側にあるプリント回路基板の配線に電気的に接続している。
【０００６】
このような貫通導電体の一般的形成方法は、次のようなものである。まず、半導体基板の裏面側からエッチングして、半導体基板の表面側にあるパッド（表面電極または配線膜）までそれぞれ達する複数の貫通孔を形成する。次に、それら貫通孔の内側面を絶縁膜で覆ってから、それら貫通孔の内部に充填されるように導電材を堆積した後、これをパターニングし、一端が対応する前記パッドに接触せしめられた導電性プラグ（貫通導電体）を得る。これら導電性プラグが貫通導電体である。その後、シリコン基板の裏面側に絶縁膜を介して所定パターンの配線膜を形成する。これらの配線膜は、対応する前記導電性プラグの他端に接触している。最後に、前記配線膜上の所望の位置に外部電極をそれぞれ形成する。こうして、前記外部電極の各々を、前記配線膜および前記導電性プラグを介して対応する前記パッド（表面電極または配線膜）に電気的に接続することができる。
【０００７】
このような貫通導電体の公知の形成方法としては、特許文献１に開示されたものがある。これは、三次元積層構造を持つ半導体装置に使用される貫通電極について述べたものである（第４実施形態、図１７〜図２０、段落０１８２〜０１８７を参照）。
【非特許文献１】「日経エレクトロニクス」２００５年１１月２１日号 （１０５頁〜１０９頁）
【特許文献１】ＷＯ２００６／０１９１５６Ａ１（第４実施形態、図１７〜図２０、段落０１８２〜０１８７）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述した貫通導電体の一般的形成方法では、半導体基板のエッチングによる貫通孔の形成、貫通孔の内側面への絶縁膜の被覆、貫通孔への導電材の充填、導電材のパターニングによる導電性プラグ（貫通導電体）の形成、半導体基板の裏面への絶縁膜の被覆、半導体基板の裏面の絶縁膜上への配線膜の形成、配線膜上への外部電極の形成といった多くの工程が必要であるため、製造工程が煩雑であり、したがって製造コストが高いという難点がある。よって、より少ない工程数で且つ実施が簡単な方法（プロセス）で貫通導電体と外部電極を形成できるようにして製造コストを低減させることが望まれる。
【０００９】
このようにして製造コストを下げることは、固体撮像装置だけではなく、固体撮像装置以外の貫通導電体を有する各種半導体装置にとっても必要なことである。
【００１０】
本発明はこのような点を考慮してなされたものであり、その目的とするところは、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで貫通導電体を形成することができる半導体装置と、その製造方法を提供することにある。
【００１１】
本発明の他の目的は、貫通導電体と外部電極を含む経路の電気抵抗を低くすることができる半導体装置と、その製造方法を提供することにある。
【００１２】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
（１） 本発明の第１の観点による半導体装置は、
半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第１絶縁膜と、
前記第１絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とするものである。
【００１４】
本発明の第１の観点による半導体装置では、前記半導体基板の貫通孔の内側面および前記半導体基板の裏面は、前記第１絶縁膜で覆われているが、前記第１絶縁膜上に形成された前記配線膜は、前記貫通孔の内部において前記第１絶縁膜の透孔を介して前記表面電極の裏面に接触せしめられている。また、前記配線膜上に形成された前記外部電極は、前記充填部を有していて、その充填部により、前記貫通孔の内部において前記配線膜の内側に残存する前記空隙を充填している。そして、前記配線膜の前記貫通孔の内部にある部分と前記充填部が、前記貫通導電体として機能する。このため、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材（ポリシリコン等）を堆積した後、その導電材をパターニングして導電性プラグ（貫通導電体）を形成するという工程が不要である。
【００１５】
また、前記貫通孔の内部で前記第１絶縁膜の透孔を介して前記表面電極に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ（Physical Vapor Deposition）法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。
【００１６】
よって、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。
【００１７】
さらに、本発明の第１の観点による半導体装置では、前記第１絶縁膜上に前記配線膜が形成され、その配線膜上に前記外部電極が形成されている。また、前記貫通孔の内部において、前記第１絶縁膜の透孔を介して前記配線膜が前記表面電極の裏面に接触している。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、構造的にポリシリコン等の他の導電材を介在させる必要がない。また、前記配線膜と前記外部電極に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。
【００１８】
（２） 本発明の第１の観点による半導体装置の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される。
【００１９】
この例では、前記半導体基板の裏面と前記配線膜の間に前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第２絶縁膜が存在しない場合に比べて前記第１絶縁膜を薄くすることができるという利点がある。
【００２０】
（３） 本発明の第１の観点による半導体装置の他の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される。
【００２１】
この例では、前記第１絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第１絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第１絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。
【００２２】
（４） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される。
【００２３】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第１絶縁膜と前記第２絶縁膜は同じ材質（例えばいずれもＳｉＯ2）であってもよいし、異なる材質（例えば一方がＳｉＯ2で他方がＳｉＮx）であってもよい。
【００２４】
（５） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される。
【００２５】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。
【００２６】
（６） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記外部電極がメッキ金属により形成される。
【００２７】
この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。
【００２８】
（７） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記第１絶縁膜の前記貫通孔の内側面上における厚さが、前記第１絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定される。
【００２９】
この例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔を形成することが可能となるので、前記第１絶縁膜の形成が容易であるという利点がある。
【００３０】
（８） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。
【００３１】
（９） 本発明の第２の観点による半導体装置の製造方法は、
半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、
前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とするものである。
【００３２】
本発明の第２の観点による半導体装置の製造方法では、前記半導体基板にその裏面側から前記貫通孔を形成した後、前記半導体基板の裏面側から前記第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆う。その後、前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、もって前記表面電極の裏面を露出させる。そして、前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで前記配線膜を形成する。最後に、前記貫通孔の内部に残存する空隙を充填する充填部を持つように、前記外部電極を前記配線膜の表面に形成する。
【００３３】
このため、前記外部電極を形成する際に、前記空隙を充填する前記充填部（これと前記配線膜の前記貫通孔の内部にある部分とが前記貫通導電体として機能する）が一緒に形成される。したがって、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材（ポリシリコン等）を堆積した後、その導電材をパターニングして導電性プラグ（貫通導電体）を形成するという工程が不要である。
【００３４】
また、前記貫通孔の内部で前記透孔を介して前記表面電極の裏面に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、ＣＶＤ法やＰＶＤ法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。
【００３５】
よって、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。
【００３６】
さらに、本発明の第２の観点による半導体装置の製造方法では、前記第１絶縁膜上に所定パターンで前記配線膜を形成して、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触させた後、その配線膜上に前記外部電極を形成する。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、ポリシリコン等の他の導電材を介在させる工程が不要である。また、前記配線膜と前記外部電極に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、よりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。
【００３７】
（１０） 本発明の第２の観点による半導体装置の製造方法の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される。
【００３８】
この例では、前記半導体基板の裏面と前記配線膜の間に前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第２絶縁膜が存在しない場合に比べて前記第１絶縁膜を薄くすることができるという利点がある。
【００３９】
（１１） 本発明の第２の観点による半導体装置の製造方法の他の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される。
【００４０】
この例では、前記第１絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第１絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第１絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。
【００４１】
（１２） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される。
【００４２】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第１絶縁膜と前記第２絶縁膜は同じ材質（例えばいずれもＳｉＯ2）であってもよいし、異なる材質（例えば一方がＳｉＯ2で他方がＳｉＮx）であってもよい。
【００４３】
（１３） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される。
【００４４】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。
【００４５】
（１４） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記外部電極が導電性金属のメッキ法により形成される。
【００４６】
この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。
【００４７】
（１５） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される。
【００４８】
この例では、前記第１絶縁膜の形成が容易であるという利点がある。
【００４９】
（１６） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。
【発明の効果】
【００５０】
本発明の第１の観点による半導体装置および本発明の第２の観点による半導体装置の製造方法では、（ａ）上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法（プロセス）で、且つそれよりも低い製造コストで貫通導電体を形成することができる、（ｂ）上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体と外部電極を含む経路の電気抵抗を従来よりも低くすることができる、という効果が得られる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
【００５２】
（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置１の概略構成を示す要部断面図、図２はその固体撮像装置１の全体構成を示す一部切欠断面図である。
【００５３】
（第１実施形態の固体撮像装置の構成）
この固体撮像装置１は、図１および図２に示すように、チップサイズパッケージ（ＣＳＰ）中にチップ状の固体撮像素子１０を封止して構成されている。このパッケージは、不透明な（つまり遮光性を持つ）絶縁性合成樹脂５０と、透明なガラスカバー４０とから形成されている。絶縁性合成樹脂５０は、固体撮像素子１０とガラスカバー４０の側面のみを覆っている。ガラスカバー４０は、固体撮像素子１０の上面を覆っており、固体撮像素子１０の下面は露出している。
【００５４】
この固体撮像装置１は、固体撮像素子１０の表面にある撮像面Ｓとガラスカバー４０との間にキャビティを有していないが、有していてもよい。また、固体撮像素子１０とガラスカバー４０の側面を覆っている絶縁性合成樹脂５０は、当該側面からの入射光が問題にならない場合は、省略してもよい。
【００５５】
固体撮像素子１０は、単結晶シリコン（Ｓｉ）基板１１を備えている。シリコン基板１１の表面には、所定レイアウトで複数の受光素子領域２１が形成されており、それらの受光素子領域２１の各々には受光素子（図示せず）が形成されている。シリコン基板１１の全表面は、透明な層間絶縁膜１２で覆われており、その層間絶縁膜１２の上には透明な層間絶縁膜１３が形成されている。
【００５６】
層間絶縁膜１３の表面は、固体撮像素子１０の撮像面Ｓであって、そこには、Ｒ（赤）、Ｇ（緑）、Ｂ（青）三色用の（これら三色に黒色を加えた四色用でもよい）マイクロカラーフィルタ１７がアレイ状に形成されている。マイクロカラーフィルタ１７の上には、同じくアレイ状に配置された複数のマイクロレンズ１８ａ、すなわちマイクロレンズアレイ１８が形成されている。これらのマイクロレンズ１８ａは、撮像面Ｓ上において、マイクロカラーフィルタ１７のＲ、Ｇ、Ｂ各色の要素に対して一つづつ形成されている。マイクロレンズ１８ａおよびマイクロカラーフィルタ１７の各要素は、層間絶縁膜１２と１３を介して、シリコン基板１１中の対応する受光素子領域２１にそれぞれ重なり合うように配置されている。
【００５７】
Ｒ、Ｇ、Ｂ三色用の三つの隣接する受光素子領域２１と、それらと重なり合ったマイクロカラーフィルタ１７の三つの要素と三つのマイクロレンズ１８ａとが、一つの画素に対応する。
【００５８】
固体撮像素子１０は、受光素子領域２１の全体を包含する矩形の撮像領域を撮像面Ｓ上に画定しており、その撮像領域に照射された光を感知するようになっている。外部の被写体からガラスカバー４０を透過して固体撮像装置１の内部に入射した光（入射光）は、マイクロレンズアレイ１８とマイクロカラーフィルタ１７とを介して受光素子領域２１の各々に照射され、受光素子領域２１毎に受光強度に応じた電気信号に変換される。それら電気信号には、図示しない信号処理回路によって所定の信号処理が施され、前記被写体の画像が再生される。こうして被写体の撮像が行われる。
【００５９】
層間絶縁膜１２の表面には、受光素子領域２１の外周領域（撮像領域の周辺領域）において、受光素子領域２１を取り囲むように複数の表面電極１５が形成されている。これら表面電極１５は、矩形リング状の前記外周領域のほぼ全体にわたって、所定間隔で配置されている。表面電極１５は、各受光素子領域２１で受光素子により生成された電気信号を固体撮像素子１０の裏側に導出するために使用されるものであり、シリコン基板１１の表面と層間絶縁膜１２の内部に形成された引出用配線（図示せず）を介して、対応する受光素子領域２１に電気的に接続されている。
【００６０】
各表面電極１５の周辺部は、層間絶縁膜１３によって覆われているが、それ以外の部分は層間絶縁膜１３から露出している。つまり、表面電極１５が配置されている矩形リング状の領域（表面電極領域）では、各表面電極１５の周辺部以外の部分を露出させる透孔が複数個、所定間隔で配置されている。しかし、各表面電極１５の全面が層間絶縁膜１３によって覆われていてもよい。
【００６１】
層間絶縁膜１３の表面（すなわち撮像面Ｓ）には、マイクロレンズ２２とマイクロカラーフィルタ１７と表面電極１５に起因する凹凸が存在している。
【００６２】
層間絶縁膜１３の表面（撮像面Ｓ）には、ＳＯＧ材料膜は存在せず、当該表面に直接、透明な接着剤膜３０が形成されており、層間絶縁膜１３の全面を覆っている。層間絶縁膜１３の表面（撮像面Ｓ）を基準とした接着剤膜３０の厚さは、マイクロレンズ２２とマイクロカラーフィルタ１７の厚さ（高さ）の和よりも大きいので、マイクロレンズ２２とマイクロカラーフィルタ１７は接着剤膜３０中に埋め込まれている。また、各表面電極１５上で層間絶縁膜１３に形成された透孔も、接着剤膜３０によって充填されているため、表面電極１５も接着剤膜３０中に埋め込まれている。したがってマイクロレンズ２２とマイクロカラーフィルタ１７と表面電極１５によって撮像面Ｓに形成された凹凸は、接着剤膜３０中に埋没していて、接着剤膜３０の表面は平坦である。
【００６３】
透明なガラスカバー４０は、接着剤膜３０の平坦な表面に載置されている。換言すれば、ガラスカバー４０は、接着剤膜３０によって層間絶縁膜１３の表面（撮像面Ｓ）に接着されて、チップ状の固体撮像素子１０と一体化されている。ガラスカバー４０は、ここでは透明なボロシリケートガラス（Ｂ2Ｏ3／ＳｉＯ2）板の切断片から構成されている。しかし、これ以外のガラスや他の透明材料を使用してもよいことは言うまでもない。
【００６４】
必要に応じて、層間絶縁膜１３の表面（撮像面Ｓ）と接着剤膜３０との間に適当なＳＯＧ材料膜を配置してもよい。
【００６５】
各表面電極１５の直下には、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａと、二酸化シリコン（ＳｉＯ2）膜２２を貫通する貫通孔２２ａとが、相互に重なり合って形成されている。ここでは、こうして重なり合った三つの貫通孔１２ａ、１１ａおよび２２ａの組み合わせを、全体として貫通孔１４と称することにする。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａ、１１ａおよび２２ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【００６６】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２２で覆われている。ＳｉＯ2膜２２は、各貫通孔１４の中には延在していない。つまり、ＳｉＯ2膜２２は、シリコン基板１１の裏面のみを覆っている。
【００６７】
ＳｉＯ2膜２２の上には、ＳｉＯ2膜２３が形成されている。ＳｉＯ2膜２３は、シリコン基板１１の裏面だけでなく、各貫通孔１４の中にも延在しており、各貫通孔１４の内側面をも覆っている。
【００６８】
シリコン基板１１の裏面では、ＳｉＯ2膜２３の上に直接、所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側面（ＳｉＯ2膜２３の貫通孔１４の内部に露出している面）に沿って延在して（入り込んで）いて、その内側面の全体を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、対応する表面電極１５（の裏面）に面接触しており、ここでは表面電極１５の裏面全体を覆っている。これは、当該貫通孔１４の最奥部にはＳｉＯ2膜２３が存在せず、対応する表面電極１５（の裏面）が露出しているからである。
【００６９】
ＳｉＯ2膜２２のシリコン基板１１の裏面における厚さは、例えば０．３μｍ〜４μｍの範囲に設定する。ＳｉＯ2膜２３についても同様である。
【００７０】
各配線膜２４の上には、直接、所定形状にパターン化された外部電極２５がそれぞれ形成されている。各外部電極２５は、対応する貫通孔１４の内部において対応する配線膜２４の内側に残存する空隙２６（図１３を参照）を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成されている。したがって、各外部電極２５は、電極としての機能を有する電極部２５ｂと、導電性プラグと同等の機能を有する充填部２５ａとから形成されている、と言うことができる。充填部２５ａは、配線膜２４を介して、電極部２５ｂと表面電極１５とを電気的に接続するからである。
【００７１】
シリコン基板１１（固体撮像素子１０）の表面側にある表面電極１５の各々は、このようにして、対応する配線膜２４を介して、シリコン基板１１（固体撮像素子１０）の裏面側にある対応する外部電極２５に電気的に接続されている。したがって、貫通孔１４の内部にある外部電極２５の充填部２５ａ（と配線膜１９）が、表面電極１５と外部電極２０とをシリコン基板１１（固体撮像素子１０）を貫通して電気的に相互接続する「貫通導電体」を構成している、と言うことができる。
【００７２】
各配線膜１９の外部電極２５からはみ出している部分は、シリコン基板１１１の裏側において所望の外部電極２５同士を接続する配線として使用される。そのような配線としての機能が不要であれば、各配線膜１９のパターンと外部電極２０のパターンと同一としてもよい。
【００７３】
以上説明したように、本発明の第１実施形態に係る固体撮像装置１では、シリコン基板１１と層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面を、ＳｉＯ2膜２３（第１絶縁膜）で覆っており、また、貫通孔１４のシリコン基板１１の裏面側の開口部を除いてシリコン基板１１の裏面をＳｉＯ2膜２２（第２絶縁膜）で覆っている。さらに、ＳｉＯ2膜２３上に貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４を形成し、貫通孔１４を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成している。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【００７４】
また、貫通孔１４の内部でＳｉＯ2膜２３の透孔３１を介して表面電極１５に接触するように配線膜２４を形成した後、その配線膜２４上に外部電極２５を形成して空隙２６を充填すればよいので、配線膜２４を金属で作製し、それをシードメタルとして使用した無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【００７５】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１を製造することができる。
【００７６】
さらに、本発明の第１実施形態に係る固体撮像装置１では、配線膜２４が表面電極１５の裏面に接触せしめられていると共に、外部電極２５が配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【００７７】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を従来よりも低くすることが可能である。
【００７８】
（第１実施形態の固体撮像装置の製造方法）
次に、図３〜図１６を参照しながら、上記構成を持つ固体撮像装置１の製造方法について説明する。
【００７９】
以下に説明する製造方法の各工程は、いずれもウェハーレベルで実行される。これらの工程（ウェハープロセス）の最終工程では、図１６に示すように、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。各々の撮像装置部２は、上述した構成の固体撮像装置１が形成される領域である。撮像装置部２の形成後、碁盤状に設定された複数のスクライブライン５３ａと５３ｂに沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離する。その後、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図１および図２に示す構成の固体撮像装置１が製造される。
【００８０】
まず最初に、公知の方法によって、シリコンウェハー１１Ａ上に図３に示す構成を持つ固体撮像素子１０すなわち撮像装置部２を複数個、所定レイアウトで形成する。これらの撮像装置部２は、所定の試験を行って良品であることを確認しておく。図を簡単化するため、図３では一つの撮像装置部２の要部のみを示しているが、実際は、図１６に示すように、同じ構成の撮像装置部２が複数個、マトリックス状にシリコンウェーハ１１Ａ上に配置されている。
【００８１】
次に、図４に示すように、シリコンウェーハ１１Ａの表面、正確に言えば層間絶縁膜１３の表面（撮像面Ｓ）に、接着剤の塗膜を形成する。この工程は、大気中で室温にて流動状の接着剤をスピンコーティング法（スプレー法でもよい）により塗布することで行う。接着剤の塗膜の表面は極めて平坦になる。
【００８２】
次に、図５に示すように、ウェハー状のボロシリケートガラス板４０Ａ（これはシリコンウェハー１１Ａと同じ形状と大きさを持つ）を接着剤の塗膜の表面に載せる。その後、その塗膜に所定波長の紫外線を所定強度で照射して塗膜を硬化させると、ガラス板４０Ａは硬化した塗膜（すなわち接着剤膜３０）によってシリコンウェーハ１１Ａの表面に接合される。
【００８３】
このようにして、ガラスカバー４０を形成するガラス板４０Ａの接合が終了すると、続いて、シリコンウェハー１１Ａと接着剤膜３０とガラス板４０Ａからなる積層体を、適当な粘着剤を用いてハンドリング用ホルダ（図示せず）に取り付ける。粘着剤を塗布する面はガラス板４０Ａの表面とする。これは、次に行われるシリコンウェハー１１Ａの加工（処理）を容易にするためである。ハンドリング用ホルダは、シリコンウェハー１１Ａよりも少し大きい。
【００８４】
そして、シリコンウェハー１１Ａの全体を薄くするために、所定厚さ（例えば１００μｍ〜５０μｍ）になるまでシリコンウェハー１１Ａをその裏面側から除去する。この工程は、ＣＭＰ（Chemical Mechanical Polishing）や公知のドライあるいはウェットエッチングにより行うことができる。機械的研磨法を併用してもよい。この時の状態は図５に示すようになる。
【００８５】
次に、薄くされたシリコンウェハー１１Ａの裏面に、図６に示すように、ＣＶＤ法でＳｉＯ2膜２２を形成し、シリコンウェハー１１Ａの裏面全体を覆う。ＳｉＯ2膜２２の厚さは、例えば０．２μｍ〜３μｍとするのが好ましい。ＳｉＯ2膜に代えて、窒化シリコン（ＳｉＮx）膜も使用可能である。そして、ＳｉＯ2膜２２の上に、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク５１として、ＳｉＯ2膜２２を選択的にエッチングする。マスク５１は、透孔１４が形成されるべき箇所にそれぞれ透孔５１Ａを有しているので、図７に示すように、透孔５１Ａから露出している位置においてＳｉＯ2膜２２に貫通孔２２ａが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔２２ａはマスク５１の透孔５１Ａよりも少し大きく形成される。
【００８６】
続いて、マスク５１を除去することなく、ＳｉＯ2膜２２の貫通孔２２ａを介してシリコンウェハー１１Ａをその裏面側から選択的にエッチングする。すると、貫通孔２２ａから露出している位置において、シリコンウェハー１１Ａに貫通孔１１ａが形成される。さらに、マスク５１を除去することなく、シリコンウェハー１１Ａの貫通孔１１ａを介してシリコンウェハー１１Ａをその裏面側から選択的にエッチングする。すると、貫通孔１１ａから露出している位置において、層間絶縁膜１２に貫通孔１２ａが形成される。三つの貫通孔２２ａと１１ａと１２ａは相互に重なり合っているので、これらは全体として固体撮像素子１０を貫通する一つの貫通孔１４となる。こうして、固体撮像素子１０の表面電極１５の各々に対応する箇所に、貫通孔１４が形成される。この時の状態は図８のようになる。
【００８７】
これらの貫通孔１４の形成位置は、各表面電極１５の直下（各表面電極１５と重なり合う位置）である。各貫通孔１４の表面側の一端（図８では上端）は、対応する表面電極１５の裏面まで達している。この工程は、ＲＩＥ（Reactive Ion Etching）、ＩＣＥ（Inductively Coupled Etching）等のドライエッチングにより行うことができる。しかし、レーザー加工、陽極酸化等の方法で行ってもよい。
【００８８】
マスク５１を剥離すると、図９に示すような状態になるので、続いてＣＶＤ法により、シリコンウェハー１１Ａの裏面にＳｉＯ2膜２３を形成する。この時、ＳｉＯ2膜２３は、シリコンウェハー１１Ａの裏面では当該裏面上に形成されたＳｉＯ2膜２２の上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図１０に示すように、ＳｉＯ2膜２２の表面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【００８９】
ＳｉＯ2膜２３の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、ＳｉＯ2膜２２の表面でのＳｉＯ2膜２３の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【００９０】
次に、ＳｉＯ2膜２３をＲＩＥ法により異方性エッチングして、表面電極１５の裏面にあるＳｉＯ2膜２３の部分を選択的に除去し、表面電極１５の裏面を露出させる。この工程では、マスクを使用していないので、ＳｉＯ2膜２２の表面と貫通孔１４の内側面にあるＳｉＯ2膜２３の各部分も一部除去され、いずれも厚さが減少する。例えば、ＳｉＯ2膜２３の厚さは、ＳｉＯ2膜２２の表面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【００９１】
ＳｉＯ2膜２３とシリコンウェハー１１Ａの裏面の間には、ＳｉＯ2膜２２が形成されているので、ＳｉＯ2膜２３を異方性エッチングする工程でＳｉＯ2膜２２の表面にあるＳｉＯ2膜２３の部分が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【００９２】
続いて、スパッタリング法、蒸着法、メタルＣＶＤ法等により金属膜を形成した後、その金属膜をパターニングすることにより、ＳｉＯ2膜２３の表面に、図１２に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【００９３】
具体的に言えば、例えば、バリヤ層としてのチタン（Ｔｉ）膜を形成してから、その上に導電材としての銅（Ｃｕ）膜を形成して、Ｔｉ／Ｃｕの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜２４が得られる。なお、Ｔｉ／Ｃｕの二層膜に代えて、ＴｉＷ／Ｃｕの二層膜、Ｔｉ／ＴｉＮ／ＴｉＣｕの三層膜、ＴａＮ／Ｃｕの二層膜、ＴａＮ／Ａｌの二層膜などを使用してもよい。
【００９４】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面にパターン化したレジスト膜（例えばフォトレジスト膜）を形成し、図１３に示すようなマスク５２とする。そして、そのマスク５２を使用して、各配線膜２４の表面に選択的に金属膜を形成し、図１４に示すような外部電極２５とする。
【００９５】
具体的に言えば、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【００９６】
図１４から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグと同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成するといった工程が不要である。
【００９７】
外部電極２５の形成後、マスク５２を剥離すると、図１５に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【００９８】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、ダイシングブレードを用いて、碁盤状に形成されたスクライブライン５３ａと５３ｂ（図１６を参照）に沿ってシリコンウェハー１１Ａのダイシングを行う。その際には、切断後に撮像装置部２が分散しないように、シリコンウェハー１１Ａの裏面に公知のダイシングテープ（図示せず）を予め貼り付けておく。この動作を繰り返すことにより、ガラス板４０Ａと接着剤膜３０、そして内部に固体撮像素子１０が形成されたシリコンウェハー１１Ａは、当該スクライブライン５３ａおよび５３ｂに沿って切断される。その結果、シリコンウェハー１１Ａ上にある撮像装置部２が相互に分離される。
【００９９】
以上のような工程により、図１の構成を持つ固体撮像装置１が複数個、同時に得られる。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１００】
以上説明したように、本発明の第１実施形態に係る固体撮像装置１の製造方法では、シリコンウェハー１１Ａと層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面とを、ＳｉＯ2膜２３（第１絶縁膜）で覆ってから、貫通孔１４のシリコンウェハー１１Ａの裏面側の開口部を除いてシリコンウェハー１１Ａの裏面をＳｉＯ2膜２２（第２絶縁膜）で覆い、さらに、ＳｉＯ2膜２３上に貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４を形成し、最後に、貫通孔１４を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成する。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１０１】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１０２】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１を製造することができる。
【０１０３】
さらに、配線膜２４が表面電極１５に接触せしめられていると共に、外部電極２５が配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１０４】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１０５】
（第２実施形態の固体撮像装置の構成）
図１７は、本発明の第２実施形態に係る固体撮像装置１Ａの概略構成を示す断面図である。
【０１０６】
本実施形態の固体撮像装置１Ａは、シリコン基板１１の裏面と貫通孔１４の内側面とが、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９の三つの絶縁膜で覆われている点と、各配線膜２４が、それら三つの絶縁膜２７、２８および２９を貫通する透孔３１を介して対応する表面電極１５に接触している点とを除いて、上述した第１実施形態に係る固体撮像装置１と同じ構成を有しているので、同一構成の部分については第１実施形態に係る固体撮像装置１と同一符号を付してその説明を省略する。
【０１０７】
本発明の第２実施形態に係る固体撮像装置１Ａでは、各表面電極１５の直下に、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａとが、相互に重なり合って形成されている。第２実施形態では、こうして重なり合った二つの貫通孔１２ａと１１ａの組み合わせを、全体として貫通孔１４と称する。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａおよび１１ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【０１０８】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２７で覆われているが、そのＳｉＯ2膜２７は、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１０９】
ＳｉＯ2膜２７の上には、ＳｉＮx膜２８が重ねて形成されている。ＳｉＮx膜２８は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１１０】
ＳｉＮx膜２８の上には、ＳｉＯ2膜２９が重ねて形成されている。ＳｉＯ2膜２９は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１１１】
このように、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面は、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９からなる三層構造の絶縁膜によって覆われている点が、上述した第１実施形態に係る固体撮像装置１とは異なっている。
【０１１２】
ＳｉＯ2膜２７のシリコン基板１１の裏面における厚さは、第１実施形態と同様に、例えば０．３μｍ〜４μｍの範囲で設定する。ＳｉＮx膜２８のシリコン基板１１の裏面における厚さは、例えば０．０２μｍ〜２．５μｍの範囲に設定する。ＳｉＯ2膜２９のシリコン基板１１の裏面における厚さは、ＳｉＯ2膜２７の場合と同様である。
【０１１３】
シリコン基板１１の裏面では、ＳｉＯ2膜２９の上に所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側に沿って延在して（入り込んで）いて、その内側の全面を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９を貫通して形成された透孔３１を介して、対応する表面電極１５（の裏面）に面接触している。
【０１１４】
以上説明したように、本発明の第２実施形態に係る固体撮像装置１Ａでは、シリコン基板１１と層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面が、ＳｉＯ2膜２３（第１絶縁膜）で覆われており、貫通孔１４のシリコン基板１１の裏面側の開口部を除いて、シリコン基板１１の裏面がＳｉＯ2膜２２（第２絶縁膜）で覆われている。さらに、ＳｉＯ2膜２３上に、貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４が形成されていて、配線膜２４上には、貫通孔１４を充填する充填部２５ａを有する外部電極２５が形成されている。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１１５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１１６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ａを製造することができる。
【０１１７】
さらに、本発明の第２実施形態に係る固体撮像装置１Ａでは、配線膜２４が対応する貫通孔１４を介して対応する表面電極１５に接触せしめられていると共に、対応する外部電極２５がその配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１１８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１１９】
（第２実施形態の固体撮像装置の製造方法）
次に、図１８〜図２６を参照しながら、上記構成を持つ固体撮像装置１Ａの製造方法について説明する。
【０１２０】
以下に説明する製造方法の各工程は、第１実施形態に係る固体撮像装置１と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。その後、スクライブライン５３ａと５３ｂに沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離してから、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図１７に示す構成の固体撮像装置１Ａが得られる。
【０１２１】
まず、第１実施形態と同様にして、シリコンウェハー１１Ａをその裏面側から除去して薄くした図５の構成を得る。そして、そのシリコンウェハー１１Ａの裏面に直接、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク５４として、第１実施形態と同様にして、シリコンウェハー１１Ａを選択的にエッチングする。第１実施形態とは異なり、シリコンウェハー１１Ａの裏面にはＳｉＯ2膜２２を形成しない。マスク５４は、透孔１４が形成されるべき箇所にそれぞれ透孔５４Ａを有しているので、図１８に示すように、透孔５４Ａから露出している位置においてシリコンウェハー１１Ａに貫通孔１１ａが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔２２ａはマスク５１の透孔５１Ａよりも少し大きく形成される。
【０１２２】
さらに、第１実施形態と同様にして、マスク５４を除去することなく、シリコンウェハー１１Ａの貫通孔１１ａを介して層間絶縁膜１２を選択的にエッチングする。すると、貫通孔１１ａから露出している位置において、層間絶縁膜１２に貫通孔１２ａが形成される。二つの貫通孔１１ａと１２ａは相互に重なり合っているので、これらは全体として固体撮像素子１０を貫通する一つの貫通孔１４となる。こうして、固体撮像素子１０の表面電極１５の各々に対応する箇所に、貫通孔１４が形成される。この時の状態は図１８のようになる。
【０１２３】
これらの貫通孔１４の形成位置は、各表面電極１５の直下（各表面電極１５と重なり合う位置）である。各貫通孔１４の表面側の一端（図１８では上端）は、対応する表面電極１５の裏面まで達している。
【０１２４】
マスク５４を剥離すると、図１９に示すような状態になるので、続いてＣＶＤ法によりＳｉＯ2膜２７を形成する。この時、ＳｉＯ2膜２７は、シリコンウェハー１１Ａの裏面上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図２０に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【０１２５】
ＳｉＯ2膜２７の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１２６】
次に、ＳｉＯ2膜２７の上に重ねて、ＣＶＤ法によりＳｉＮx膜２８を形成する。ＳｉＮx膜２８は、図２１に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内部の露出面全体も覆っている。
【０１２７】
ＳｉＮx膜２８の厚さは、例えば０．０５μｍ〜０．２μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを０．１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．０８μｍ〜約０．１μｍとなり、表面電極１５の裏面での厚さは約０．０５μｍ〜約０．０６μｍとなる。
【０１２８】
さらに、ＳｉＮx膜２８の上に重ねて、ＣＶＤ法によりＳｉＯ2膜２９を形成する。ＳｉＯ2膜２９は、図２２に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内部の露出面全体も覆っている。
【０１２９】
ＳｉＯ2膜２９の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２９の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１３０】
次に、こうして積層されたＳｉＯ2膜２９とＳｉＮx膜２８とＳｉＯ2膜２７をＲＩＥ法により異方性エッチングして、これら三つの膜２９、２８および２７の表面電極１５の裏面にある部分を選択的に除去し、透孔３１を形成する。この時、図２３に示すように、透孔３１を通って表面電極１５の裏面が露出せしめられる。この工程では、マスクを使用していないので、ＳｉＯ2膜２９は一部がエッチングされて厚さが減少する。例えば、ＳｉＯ2膜２９の厚さは、シリコンウェハー１１Ａの裏面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【０１３１】
ＳｉＯ2膜２７とシリコンウェハー１１Ａの裏面の間には、ＳｉＮx膜２８とＳｉＯ2膜２７とが形成されているので、ＳｉＯ2膜２９を異方性エッチングする工程でシリコンウェハー１１Ａ上のＳｉＯ2膜２９が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【０１３２】
第２実施形態に係る固体撮像装置１Ａでは、第１実施形態とは異なり、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面が、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９からなる三層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第１実施形態よりも絶縁耐圧と耐湿性が向上し、結果として信頼性が向上するという利点がある。
【０１３３】
続いて、第１実施形態と同様の方法により、金属膜を形成してからその金属膜をパターニングすることにより、ＳｉＯ2膜２３の表面に、図２４に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【０１３４】
具体的に言えば、例えば、バリヤ層としてのチタン（Ｔｉ）膜を形成してから、その上に導電材としての銅（Ｃｕ）膜を形成して、Ｔｉ／Ｃｕの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜２４が得られる。なお、Ｔｉ／Ｃｕの二層膜に代えて、ＴｉＷ／Ｃｕの二層膜、Ｔｉ／ＴｉＮ／ＴｉＣｕの三層膜、ＴａＮ／Ｃｕの二層膜、ＴａＮ／Ａｌの二層膜などを使用してもよい。この点は第１実施形態と同様である。
【０１３５】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面にパターン化したレジスト膜（例えばフォトレジスト膜）を形成し、図２５に示すようなマスク５５とする。そして、そのマスク５５を使用して、各配線膜２４の表面に選択的に金属膜を形成し、図２５に示すような外部電極２５を得る。
【０１３６】
具体的に言えば、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【０１３７】
図２５から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグと同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成する工程が不要である。
【０１３８】
外部電極２５の形成後、マスク５２を剥離すると、図２６に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【０１３９】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、第１実施形態と同様にして、ガラス板４０Ａと接着剤膜３０、そして内部に固体撮像素子１０が形成されたシリコンウェハー１１Ａは、スクライブライン５３ａおよび５３ｂに沿って切断され、撮像装置部２が相互に分離される。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１４０】
以上説明したように、本発明の第２実施形態に係る固体撮像装置１Ａの製造方法では、シリコンウェハー１１Ａの所定箇所にその裏面側から複数の貫通孔１４を形成した後、シリコンウェハー１１Ａの裏面側からＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）とＳｉＯ2膜２９（第３絶縁膜）とをこの順に積層形成し、シリコンウェハー１１Ａの裏面と各貫通孔１４の内側面と各表面電極１５の裏面とを覆っている。その後、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９の各表面電極１５の裏面上にある部分を選択的に除去することにより、それら三つの膜２７、２８および２９を貫通する透孔３１を各貫通孔１４の内部に形成し、各表面電極１５の裏面を露出させる。そして、対応する貫通孔３０を介して各表面電極１５の裏面に接触するように複数の配線膜２４をＳｉＯ2膜２９上の所定位置に形成する。最後に、各貫通孔１４の内部において配線膜２４の内側に残存する空隙２６を充填する充填部２５ａを持つように、複数の外部電極２５を配線膜２４上に所定位置に形成する。
【０１４１】
このため、外部電極２５を形成する際に、空隙２６を充填する充填部２５ａ（これが貫通導電体の機能を果たす）が一緒に形成される。したがって、空隙２６を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１４２】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１４３】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ａを製造することができる。
【０１４４】
さらに、本発明の第２実施形態に係る固体撮像装置１の製造方法では、各配線膜２４が対応する貫通孔１４の内部で対応する表面電極１５に接触して形成されると共に、その配線膜２４上に対応する外部電極２５が形成されるので、表面電極１５と外部電極２５の間に存在するのは配線膜２４のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１４５】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１４６】
（第３実施形態の固体撮像装置の構成）
図２７は、本発明の第３実施形態に係る固体撮像装置１Ｂの概略構成を示す断面図である。
【０１４７】
本実施形態の固体撮像装置１Ｂは、シリコン基板１１の裏面と貫通孔１４の内側面とが、ＳｉＯ2膜２７とＳｉＮx膜２８の二つの絶縁膜で覆われている点と、各配線膜２４が、対応する貫通孔１４の内部において、それら二つの絶縁膜２７および２８を貫通する透孔３１を介して対応する表面電極１５に接触している点とを除いて、上述した第１実施形態に係る固体撮像装置１と同じ構成を有しているので、同一構成の部分については第１実施形態に係る固体撮像装置１と同一符号を付してその説明を省略する。
【０１４８】
本発明の第３実施形態に係る固体撮像装置１Ｂでは、各表面電極１５の直下に、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａとが、相互に重なり合って形成されている。第３実施形態では、第２実施形態と同様に、こうして重なり合った二つの貫通孔１２ａと１１ａの組み合わせを、全体として貫通孔１４と称する。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａおよび１１ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【０１４９】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２７で覆われているが、そのＳｉＯ2膜２７は、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１５０】
ＳｉＯ2膜２７の上には、ＳｉＮx膜２８が重ねて形成されている。ＳｉＮx膜２８は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１５１】
このように、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面は、ＳｉＯ2膜２７とＳｉＮx膜２８からなる二層構造の絶縁膜によって覆われている点が、上述した第１実施形態に係る固体撮像装置１および第２実施形態に係る固体撮像装置１Ａとは異なっている。
【０１５２】
ＳｉＯ2膜２７のシリコン基板１１の裏面における厚さは、第１実施形態と同様に、例えば０．３μｍ〜４μｍの範囲に設定する。ＳｉＮx膜２８のシリコン基板１１の裏面における厚さは、第２実施形態と同様に、例えば０．０２μｍ〜２．５μｍの範囲に設定する。
【０１５３】
シリコン基板１１の裏面では、ＳｉＮx膜２８の上に所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側面に沿って延在して（入り込んで）いて、その内側面の全面を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、ＳｉＯ2膜２７とＳｉＮx膜２８を貫通して形成された透孔３１を介して、対応する表面電極１５（の裏面）に面接触している。
【０１５４】
以上説明したように、本発明の第３実施形態に係る固体撮像装置１Ｂでは、シリコン基板１１の裏面と貫通孔１４の内側面を、ＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）で覆ってから、ＳｉＮx膜２８上に表面電極１５に接触せしめられた配線膜２４を形成し、最後に、空隙２６を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成する。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１５５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１５６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ｂを製造することができる。
【０１５７】
さらに、配線膜２４が対応する貫通孔１４を介して対応する表面電極１５に接触せしめられていると共に、対応する外部電極２５がその配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１５８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１５９】
（第３実施形態の固体撮像装置の製造方法）
次に、図２８〜図３２を参照しながら、上記構成を持つ固体撮像装置１Ｂの製造方法について説明する。
【０１６０】
以下に説明する製造方法の各工程は、第１実施形態に係る固体撮像装置１と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。その後、ダイシングを行って各撮像装置部２を相互に分離してから、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図２７に示す構成の固体撮像装置１Ｂが得られる。
【０１６１】
まず、第２実施形態と同様にして、シリコンウェハー１１Ａをその裏面側から除去して薄くしてから、貫通孔１４を形成した図１９の構成を得る。そして、そのシリコンウェハー１１Ａの裏面に、第２実施形態と同様に、ＣＶＤ法によりＳｉＯ2膜２７を形成する。この時、ＳｉＯ2膜２７は、シリコンウェハー１１Ａの裏面上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図２８に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【０１６２】
ＳｉＯ2膜２７の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１６３】
その後、ＳｉＯ2膜２７の上に重ねて、第２実施形態と同様に、ＣＶＤ法によりＳｉＮx膜２８を形成する。ＳｉＮx膜２８は、図２８に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面も覆っている。
【０１６４】
ＳｉＮx膜２８の厚さは、第２実施形態の場合より少し大きくし、例えば０．１μｍ〜１．５μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＮx膜２８の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１６５】
次に、こうして積層されたＳｉＯ2膜２９とＳｉＮx膜２８を、第２実施形態と同様に、ＲＩＥ法により異方性エッチングして、これら二つの膜２９および２８の表面電極１５の裏面にある部分を選択的に除去し、膜２９および２８を貫通する透孔３１を形成する。この時、図２９に示すように、透孔３１を通って表面電極１５の裏面が露出せしめられる。この工程では、マスクを使用していないので、ＳｉＮx膜２８は一部がエッチングされて厚さが減少する。例えば、ＳｉＮx膜２８の厚さは、シリコンウェハー１１Ａの裏面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【０１６６】
ＳｉＮx膜２８とシリコンウェハー１１Ａの裏面の間には、ＳｉＯ2膜２７が形成されているので、ＳｉＮx膜２８を異方性エッチングする工程でシリコンウェハー１１Ａ上のＳｉＮx膜２８が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【０１６７】
第３実施形態に係る固体撮像装置１Ｂでは、第１実施形態とは異なり、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面が、ＳｉＯ2膜２７とＳｉＮx膜２８からなる二層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第１実施形態よりも絶縁耐圧が向上するという利点がある。また、ＳｉＮx膜２８は金属原子に対するバリア性が高い（つまり、隣接する金属膜中の金属原子がＳｉＮx膜２８中に拡散し難い）ので、金属原子の拡散に起因する不良が防止され、その結果、信頼性が向上するという利点もある。
【０１６８】
続いて、第１実施形態と同様の方法により、ＳｉＯ2膜２３の表面に、図３０に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【０１６９】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面に図３１に示すマスク５５を形成してから、そのマスク５５を使用して、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【０１７０】
図３１から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグ（貫通導電体、貫通電極）と同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成する工程が不要である。
【０１７１】
外部電極２５の形成後、マスク５２を剥離すると、図３２に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【０１７２】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、第１実施形態と同様にして撮像装置部２が相互に分離される。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１７３】
以上説明したように、本発明の第３実施形態に係る固体撮像装置１Ｂの製造方法では、シリコンウェハー１１Ａの所定箇所にその裏面側から複数の貫通孔１４を形成した後、シリコンウェハー１１Ａの裏面側からＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）をこの順に積層形成し、シリコンウェハー１１Ａの裏面と各貫通孔１４の内側面と各表面電極１５の裏面とを覆っている。その後、ＳｉＯ2膜２７とＳｉＮx膜２８の各表面電極１５の裏面上にある部分を選択的に除去することにより、それら二つの膜２７および２８を貫通する透孔３１を各貫通孔１４の内部に形成し、各表面電極１５の裏面を露出させる。そして、対応する貫通孔３１を介して各表面電極１５の裏面に接触するように複数の配線膜２４をＳｉＮx膜２８上の所定位置に形成する。最後に、各貫通孔１４の内部において配線膜２４の内側に残存する空隙２６を充填する充填部２５ａを持つように、複数の外部電極２５を配線膜２４上に所定位置に形成する。
【０１７４】
このため、外部電極２５を形成する際に、空隙２６を充填する充填部２５ａ（これが貫通導電体の機能を果たす）が一緒に形成される。したがって、空隙２６を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１７５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１７６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ｂを製造することができる。
【０１７７】
さらに、本発明の第３実施形態に係る固体撮像装置１Ｂの製造方法では、各配線膜２４が対応する貫通孔１４の内部で対応する表面電極１５に接触して形成されると共に、その配線膜２４上に対応する外部電極２５が形成されるので、表面電極１５と外部電極２５の間に存在するのは配線膜２４のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１７８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１７９】
（他の実施形態）
上述した第１〜第３の実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
【０１８０】
例えば、上述した第１〜第３の実施形態では固体撮像素子として説明しているが、本発明は固体撮像素子に限定されない。固体撮像素子以外の各種半導体装置にも適用可能である。また、上述した第１〜第３の実施形態で使用したＣＶＤ、メッキ、エッチング等の各種プロセスも、これらに限定される趣旨ではなく、必要に応じて他のプロセスも使用可能である。
【０１８１】
また、上述した第１〜第３の実施形態では、固体撮像素子がマイクロレンズアレイとマイクロカラーフィルタを有しているが、これらは省略してもよい。必要に応じて、各外部電極の上にハンダボール（図示せず）等の導電部材を追加形成してもよい。
【図面の簡単な説明】
【０１８２】
【図１】本発明の第１実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図２】本発明の第１実施形態に係る固体撮像装置の全体構成を示す一部切欠断面図である。
【図３】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図４】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３の続きである。
【図５】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図４の続きである。
【図６】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図５の続きである。
【図７】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図６の続きである。
【図８】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図７の続きである。
【図９】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図８の続きである。
【図１０】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図９の続きである。
【図１１】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１０の続きである。
【図１２】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１１の続きである。
【図１３】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１２の続きである。
【図１４】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１３の続きである。
【図１５】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１４の続きである。
【図１６】本発明の第１実施形態に係る固体撮像装置の製造方法において、シリコンウェハー上にマトリックス状に配置された複数の撮像装置部を示す平面図である。
【図１７】本発明の第２実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図１８】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図１９】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１８の続きである。
【図２０】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１９の続きである。
【図２１】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２０の続きである。
【図２２】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２１の続きである。
【図２３】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２２の続きである。
【図２４】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２３の続きである。
【図２５】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２４の続きである。
【図２６】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２５の続きである。
【図２７】本発明の第３実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図２８】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図２９】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２８の続きである。
【図３０】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２９の続きである。
【図３１】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３０の続きである。
【図３２】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３１の続きである。
【符号の説明】
【０１８３】
１、１Ａ、１Ｂ 固体撮像装置
２ 撮像装置部
１０ 固体撮像素子
１１ シリコン基板
１１ａ シリコン基板・シリコンウェハーの貫通孔
１１Ａ シリコンウェハー
１２ 層間絶縁膜
１２ａ 層間絶縁膜の貫通孔
１３ 層間絶縁膜
１４ 貫通孔
１５ 表面電極
１７ マイクロカラーフィルタ
１８ マイクロレンズアレイ
１８ａ マイクロレンズ
２２ ＳｉＯ2膜
２２ａ ＳｉＯ2膜の貫通孔
２３ ＳｉＯ2膜
２４ 配線膜
２５ 外部電極
２５ａ 外部電極の充填部
２５ｂ 外部電極の電極部
２６ 空隙
２７ ＳｉＯ2膜
２８ ＳｉＮx膜
２９ ＳｉＯ2膜
３０ 接着剤膜
３１ 透孔
４０ ガラスカバー
４０Ａ ガラス板
５０ 絶縁性合成樹脂
５１ マスク
５１Ａ マスクの透孔
５２ マスク
５３ａ、５３ｂ スクライブライン
５４ マスク
５４Ａ マスクの透孔
Ｓ 撮像面
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、さらに言えば、半導体基板をその厚さ方向に貫通して延在する導電体（以下、貫通導電体という）を有する半導体装置（例えば固体撮像装置）と、その製造方法に関する。
【背景技術】
【０００２】
固体撮像装置は近年、いっそうの小型化・高機能化が進んでいるが、それに伴って携帯電話機、携帯型コンピュータ等の携帯機器、さらには自動車等への搭載が進んでおり、利用分野がますます広がりつつある。
【０００３】
固体撮像装置は一般に、透明カバー（ガラスカバー）を含む合成樹脂製パッケージ中にチップ状の固体撮像素子を封止して構成され、前記透明カバーを通って当該固体撮像素子の内部に入射した光が前記固体撮像素子の表面側に設けられた撮像面（受光面）に照射されるようにしている。前記固体撮像素子の出力端子は、当該パッケージに設けられた複数の外部電極に電気的に接続されており、入射光に応じて前記固体撮像素子で生成された電気信号は、前記外部電極を通じて当該固体撮像装置の外部の回路に供給される。このような構成のパッケージは、チップ状の固体撮像素子とほぼ同じ大きさであることから、チップサイズパッケージ（Chip-Size Package,ＣＳＰ）と呼ばれている。
【０００４】
ところで、この種の固体撮像装置において、前記外部電極を前記固体撮像素子（あるいはパッケージ）の裏面側に配置する場合、当該固体撮像装置を小型化するために、前記固体撮像素子を構成する半導体基板をその厚さ方向に貫通して延在する導電体（貫通導電体）が使用されることがある。これは、前記固体撮像素子（前記半導体基板）の表面側にある前記出力端子と、その裏面側にある前記外部電極とを電気的に接続する配線を、前記固体撮像素子の外部に配置すると、当該固体撮像装置のサイズがそれだけ大きくなるが、前記貫通導電体を利用すればそれが不要となり、当該固体撮像装置をいっそう小型化できるからである。なお、前記貫通導電体は、貫通電極、埋込配線、導電性プラグなどとも呼ばれる。
【０００５】
このような貫通導電体を有する固体撮像装置の例は、例えば、非特許文献１（「日経エレクトロニクス」２００５年１１月２１日号、「ワイヤ接続にこだわらず代替パッケージで価値向上」、１０５頁〜１０９頁）に開示されている。非特許文献１の１０８頁の図３に記載されている固体撮像装置（株式会社ザイキューブ製）は、固体撮像素子（ベアチップ）をその厚さ方向に貫通する貫通導電体を有しており、それら貫通導電体を介して、前記固体撮像素子の表面側にある電極（パッド）を固体撮像素子の裏面側にあるプリント回路基板の配線に電気的に接続している。
【０００６】
このような貫通導電体の一般的形成方法は、次のようなものである。まず、半導体基板の裏面側からエッチングして、半導体基板の表面側にあるパッド（表面電極または配線膜）までそれぞれ達する複数の貫通孔を形成する。次に、それら貫通孔の内側面を絶縁膜で覆ってから、それら貫通孔の内部に充填されるように導電材を堆積した後、これをパターニングし、一端が対応する前記パッドに接触せしめられた導電性プラグ（貫通導電体）を得る。これら導電性プラグが貫通導電体である。その後、シリコン基板の裏面側に絶縁膜を介して所定パターンの配線膜を形成する。これらの配線膜は、対応する前記導電性プラグの他端に接触している。最後に、前記配線膜上の所望の位置に外部電極をそれぞれ形成する。こうして、前記外部電極の各々を、前記配線膜および前記導電性プラグを介して対応する前記パッド（表面電極または配線膜）に電気的に接続することができる。
【０００７】
このような貫通導電体の公知の形成方法としては、特許文献１に開示されたものがある。これは、三次元積層構造を持つ半導体装置に使用される貫通電極について述べたものである（第４実施形態、図１７〜図２０、段落０１８２〜０１８７を参照）。
【非特許文献１】「日経エレクトロニクス」２００５年１１月２１日号 （１０５頁〜１０９頁）
【特許文献１】ＷＯ２００６／０１９１５６Ａ１（第４実施形態、図１７〜図２０、段落０１８２〜０１８７）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述した貫通導電体の一般的形成方法では、半導体基板のエッチングによる貫通孔の形成、貫通孔の内側面への絶縁膜の被覆、貫通孔への導電材の充填、導電材のパターニングによる導電性プラグ（貫通導電体）の形成、半導体基板の裏面への絶縁膜の被覆、半導体基板の裏面の絶縁膜上への配線膜の形成、配線膜上への外部電極の形成といった多くの工程が必要であるため、製造工程が煩雑であり、したがって製造コストが高いという難点がある。よって、より少ない工程数で且つ実施が簡単な方法（プロセス）で貫通導電体と外部電極を形成できるようにして製造コストを低減させることが望まれる。
【０００９】
このようにして製造コストを下げることは、固体撮像装置だけではなく、固体撮像装置以外の貫通導電体を有する各種半導体装置にとっても必要なことである。
【００１０】
本発明はこのような点を考慮してなされたものであり、その目的とするところは、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで貫通導電体を形成することができる半導体装置と、その製造方法を提供することにある。
【００１１】
本発明の他の目的は、貫通導電体と外部電極を含む経路の電気抵抗を低くすることができる半導体装置と、その製造方法を提供することにある。
【００１２】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
（１） 本発明の第１の観点による半導体装置は、
半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第１絶縁膜と、
前記第１絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とするものである。
【００１４】
本発明の第１の観点による半導体装置では、前記半導体基板の貫通孔の内側面および前記半導体基板の裏面は、前記第１絶縁膜で覆われているが、前記第１絶縁膜上に形成された前記配線膜は、前記貫通孔の内部において前記第１絶縁膜の透孔を介して前記表面電極の裏面に接触せしめられている。また、前記配線膜上に形成された前記外部電極は、前記充填部を有していて、その充填部により、前記貫通孔の内部において前記配線膜の内側に残存する前記空隙を充填している。そして、前記配線膜の前記貫通孔の内部にある部分と前記充填部が、前記貫通導電体として機能する。このため、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材（ポリシリコン等）を堆積した後、その導電材をパターニングして導電性プラグ（貫通導電体）を形成するという工程が不要である。
【００１５】
また、前記貫通孔の内部で前記第１絶縁膜の透孔を介して前記表面電極に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ（Physical Vapor Deposition）法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。
【００１６】
よって、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。
【００１７】
さらに、本発明の第１の観点による半導体装置では、前記第１絶縁膜上に前記配線膜が形成され、その配線膜上に前記外部電極が形成されている。また、前記貫通孔の内部において、前記第１絶縁膜の透孔を介して前記配線膜が前記表面電極の裏面に接触している。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、構造的にポリシリコン等の他の導電材を介在させる必要がない。また、前記配線膜と前記外部電極に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。
【００１８】
（２） 本発明の第１の観点による半導体装置の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される。
【００１９】
この例では、前記半導体基板の裏面と前記配線膜の間に前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第２絶縁膜が存在しない場合に比べて前記第１絶縁膜を薄くすることができるという利点がある。
【００２０】
（３） 本発明の第１の観点による半導体装置の他の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される。
【００２１】
この例では、前記第１絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第１絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第１絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。
【００２２】
（４） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される。
【００２３】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第１絶縁膜と前記第２絶縁膜は同じ材質（例えばいずれもＳｉＯ2）であってもよいし、異なる材質（例えば一方がＳｉＯ2で他方がＳｉＮx）であってもよい。
【００２４】
（５） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される。
【００２５】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。
【００２６】
（６） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記外部電極がメッキ金属により形成される。
【００２７】
この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。
【００２８】
（７） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記第１絶縁膜の前記貫通孔の内側面上における厚さが、前記第１絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定される。
【００２９】
この例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔を形成することが可能となるので、前記第１絶縁膜の形成が容易であるという利点がある。
【００３０】
（８） 本発明の第１の観点による半導体装置のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。
【００３１】
（９） 本発明の第２の観点による半導体装置の製造方法は、
半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、
前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とするものである。
【００３２】
本発明の第２の観点による半導体装置の製造方法では、前記半導体基板にその裏面側から前記貫通孔を形成した後、前記半導体基板の裏面側から前記第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆う。その後、前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、もって前記表面電極の裏面を露出させる。そして、前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで前記配線膜を形成する。最後に、前記貫通孔の内部に残存する空隙を充填する充填部を持つように、前記外部電極を前記配線膜の表面に形成する。
【００３３】
このため、前記外部電極を形成する際に、前記空隙を充填する前記充填部（これと前記配線膜の前記貫通孔の内部にある部分とが前記貫通導電体として機能する）が一緒に形成される。したがって、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材（ポリシリコン等）を堆積した後、その導電材をパターニングして導電性プラグ（貫通導電体）を形成するという工程が不要である。
【００３４】
また、前記貫通孔の内部で前記透孔を介して前記表面電極の裏面に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、ＣＶＤ法やＰＶＤ法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。
【００３５】
よって、上述した貫通導電体の一般的形成方法よりも簡単な方法（プロセス）で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。
【００３６】
さらに、本発明の第２の観点による半導体装置の製造方法では、前記第１絶縁膜上に所定パターンで前記配線膜を形成して、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触させた後、その配線膜上に前記外部電極を形成する。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、ポリシリコン等の他の導電材を介在させる工程が不要である。また、前記配線膜と前記外部電極に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、よりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。
【００３７】
（１０） 本発明の第２の観点による半導体装置の製造方法の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される。
【００３８】
この例では、前記半導体基板の裏面と前記配線膜の間に前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第２絶縁膜が存在しない場合に比べて前記第１絶縁膜を薄くすることができるという利点がある。
【００３９】
（１１） 本発明の第２の観点による半導体装置の製造方法の他の好ましい例では、前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される。
【００４０】
この例では、前記第１絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第１絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第１絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。
【００４１】
（１２） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される。
【００４２】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第１絶縁膜と前記第２絶縁膜は同じ材質（例えばいずれもＳｉＯ2）であってもよいし、異なる材質（例えば一方がＳｉＯ2で他方がＳｉＮx）であってもよい。
【００４３】
（１３） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される。
【００４４】
この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。
【００４５】
（１４） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記外部電極が導電性金属のメッキ法により形成される。
【００４６】
この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。
【００４７】
（１５） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される。
【００４８】
この例では、前記第１絶縁膜の形成が容易であるという利点がある。
【００４９】
（１６） 本発明の第２の観点による半導体装置の製造方法のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。
【発明の効果】
【００５０】
本発明の第１の観点による半導体装置および本発明の第２の観点による半導体装置の製造方法では、（ａ）上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法（プロセス）で、且つそれよりも低い製造コストで貫通導電体を形成することができる、（ｂ）上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体と外部電極を含む経路の電気抵抗を従来よりも低くすることができる、という効果が得られる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
【００５２】
（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置１の概略構成を示す要部断面図、図２はその固体撮像装置１の全体構成を示す一部切欠断面図である。
【００５３】
（第１実施形態の固体撮像装置の構成）
この固体撮像装置１は、図１および図２に示すように、チップサイズパッケージ（ＣＳＰ）中にチップ状の固体撮像素子１０を封止して構成されている。このパッケージは、不透明な（つまり遮光性を持つ）絶縁性合成樹脂５０と、透明なガラスカバー４０とから形成されている。絶縁性合成樹脂５０は、固体撮像素子１０とガラスカバー４０の側面のみを覆っている。ガラスカバー４０は、固体撮像素子１０の上面を覆っており、固体撮像素子１０の下面は露出している。
【００５４】
この固体撮像装置１は、固体撮像素子１０の表面にある撮像面Ｓとガラスカバー４０との間にキャビティを有していないが、有していてもよい。また、固体撮像素子１０とガラスカバー４０の側面を覆っている絶縁性合成樹脂５０は、当該側面からの入射光が問題にならない場合は、省略してもよい。
【００５５】
固体撮像素子１０は、単結晶シリコン（Ｓｉ）基板１１を備えている。シリコン基板１１の表面には、所定レイアウトで複数の受光素子領域２１が形成されており、それらの受光素子領域２１の各々には受光素子（図示せず）が形成されている。シリコン基板１１の全表面は、透明な層間絶縁膜１２で覆われており、その層間絶縁膜１２の上には透明な層間絶縁膜１３が形成されている。
【００５６】
層間絶縁膜１３の表面は、固体撮像素子１０の撮像面Ｓであって、そこには、Ｒ（赤）、Ｇ（緑）、Ｂ（青）三色用の（これら三色に黒色を加えた四色用でもよい）マイクロカラーフィルタ１７がアレイ状に形成されている。マイクロカラーフィルタ１７の上には、同じくアレイ状に配置された複数のマイクロレンズ１８ａ、すなわちマイクロレンズアレイ１８が形成されている。これらのマイクロレンズ１８ａは、撮像面Ｓ上において、マイクロカラーフィルタ１７のＲ、Ｇ、Ｂ各色の要素に対して一つづつ形成されている。マイクロレンズ１８ａおよびマイクロカラーフィルタ１７の各要素は、層間絶縁膜１２と１３を介して、シリコン基板１１中の対応する受光素子領域２１にそれぞれ重なり合うように配置されている。
【００５７】
Ｒ、Ｇ、Ｂ三色用の三つの隣接する受光素子領域２１と、それらと重なり合ったマイクロカラーフィルタ１７の三つの要素と三つのマイクロレンズ１８ａとが、一つの画素に対応する。
【００５８】
固体撮像素子１０は、受光素子領域２１の全体を包含する矩形の撮像領域を撮像面Ｓ上に画定しており、その撮像領域に照射された光を感知するようになっている。外部の被写体からガラスカバー４０を透過して固体撮像装置１の内部に入射した光（入射光）は、マイクロレンズアレイ１８とマイクロカラーフィルタ１７とを介して受光素子領域２１の各々に照射され、受光素子領域２１毎に受光強度に応じた電気信号に変換される。それら電気信号には、図示しない信号処理回路によって所定の信号処理が施され、前記被写体の画像が再生される。こうして被写体の撮像が行われる。
【００５９】
層間絶縁膜１２の表面には、受光素子領域２１の外周領域（撮像領域の周辺領域）において、受光素子領域２１を取り囲むように複数の表面電極１５が形成されている。これら表面電極１５は、矩形リング状の前記外周領域のほぼ全体にわたって、所定間隔で配置されている。表面電極１５は、各受光素子領域２１で受光素子により生成された電気信号を固体撮像素子１０の裏側に導出するために使用されるものであり、シリコン基板１１の表面と層間絶縁膜１２の内部に形成された引出用配線（図示せず）を介して、対応する受光素子領域２１に電気的に接続されている。
【００６０】
各表面電極１５の周辺部は、層間絶縁膜１３によって覆われているが、それ以外の部分は層間絶縁膜１３から露出している。つまり、表面電極１５が配置されている矩形リング状の領域（表面電極領域）では、各表面電極１５の周辺部以外の部分を露出させる透孔が複数個、所定間隔で配置されている。しかし、各表面電極１５の全面が層間絶縁膜１３によって覆われていてもよい。
【００６１】
層間絶縁膜１３の表面（すなわち撮像面Ｓ）には、マイクロレンズ２２とマイクロカラーフィルタ１７と表面電極１５に起因する凹凸が存在している。
【００６２】
層間絶縁膜１３の表面（撮像面Ｓ）には、ＳＯＧ材料膜は存在せず、当該表面に直接、透明な接着剤膜３０が形成されており、層間絶縁膜１３の全面を覆っている。層間絶縁膜１３の表面（撮像面Ｓ）を基準とした接着剤膜３０の厚さは、マイクロレンズ２２とマイクロカラーフィルタ１７の厚さ（高さ）の和よりも大きいので、マイクロレンズ２２とマイクロカラーフィルタ１７は接着剤膜３０中に埋め込まれている。また、各表面電極１５上で層間絶縁膜１３に形成された透孔も、接着剤膜３０によって充填されているため、表面電極１５も接着剤膜３０中に埋め込まれている。したがってマイクロレンズ２２とマイクロカラーフィルタ１７と表面電極１５によって撮像面Ｓに形成された凹凸は、接着剤膜３０中に埋没していて、接着剤膜３０の表面は平坦である。
【００６３】
透明なガラスカバー４０は、接着剤膜３０の平坦な表面に載置されている。換言すれば、ガラスカバー４０は、接着剤膜３０によって層間絶縁膜１３の表面（撮像面Ｓ）に接着されて、チップ状の固体撮像素子１０と一体化されている。ガラスカバー４０は、ここでは透明なボロシリケートガラス（Ｂ2Ｏ3／ＳｉＯ2）板の切断片から構成されている。しかし、これ以外のガラスや他の透明材料を使用してもよいことは言うまでもない。
【００６４】
必要に応じて、層間絶縁膜１３の表面（撮像面Ｓ）と接着剤膜３０との間に適当なＳＯＧ材料膜を配置してもよい。
【００６５】
各表面電極１５の直下には、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａと、二酸化シリコン（ＳｉＯ2）膜２２を貫通する貫通孔２２ａとが、相互に重なり合って形成されている。ここでは、こうして重なり合った三つの貫通孔１２ａ、１１ａおよび２２ａの組み合わせを、全体として貫通孔１４と称することにする。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａ、１１ａおよび２２ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【００６６】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２２で覆われている。ＳｉＯ2膜２２は、各貫通孔１４の中には延在していない。つまり、ＳｉＯ2膜２２は、シリコン基板１１の裏面のみを覆っている。
【００６７】
ＳｉＯ2膜２２の上には、ＳｉＯ2膜２３が形成されている。ＳｉＯ2膜２３は、シリコン基板１１の裏面だけでなく、各貫通孔１４の中にも延在しており、各貫通孔１４の内側面をも覆っている。
【００６８】
シリコン基板１１の裏面では、ＳｉＯ2膜２３の上に直接、所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側面（ＳｉＯ2膜２３の貫通孔１４の内部に露出している面）に沿って延在して（入り込んで）いて、その内側面の全体を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、対応する表面電極１５（の裏面）に面接触しており、ここでは表面電極１５の裏面全体を覆っている。これは、当該貫通孔１４の最奥部にはＳｉＯ2膜２３が存在せず、対応する表面電極１５（の裏面）が露出しているからである。
【００６９】
ＳｉＯ2膜２２のシリコン基板１１の裏面における厚さは、例えば０．３μｍ〜４μｍの範囲に設定する。ＳｉＯ2膜２３についても同様である。
【００７０】
各配線膜２４の上には、直接、所定形状にパターン化された外部電極２５がそれぞれ形成されている。各外部電極２５は、対応する貫通孔１４の内部において対応する配線膜２４の内側に残存する空隙２６（図１３を参照）を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成されている。したがって、各外部電極２５は、電極としての機能を有する電極部２５ｂと、導電性プラグと同等の機能を有する充填部２５ａとから形成されている、と言うことができる。充填部２５ａは、配線膜２４を介して、電極部２５ｂと表面電極１５とを電気的に接続するからである。
【００７１】
シリコン基板１１（固体撮像素子１０）の表面側にある表面電極１５の各々は、このようにして、対応する配線膜２４を介して、シリコン基板１１（固体撮像素子１０）の裏面側にある対応する外部電極２５に電気的に接続されている。したがって、貫通孔１４の内部にある外部電極２５の充填部２５ａ（と配線膜１９）が、表面電極１５と外部電極２０とをシリコン基板１１（固体撮像素子１０）を貫通して電気的に相互接続する「貫通導電体」を構成している、と言うことができる。
【００７２】
各配線膜１９の外部電極２５からはみ出している部分は、シリコン基板１１１の裏側において所望の外部電極２５同士を接続する配線として使用される。そのような配線としての機能が不要であれば、各配線膜１９のパターンと外部電極２０のパターンと同一としてもよい。
【００７３】
以上説明したように、本発明の第１実施形態に係る固体撮像装置１では、シリコン基板１１と層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面を、ＳｉＯ2膜２３（第１絶縁膜）で覆っており、また、貫通孔１４のシリコン基板１１の裏面側の開口部を除いてシリコン基板１１の裏面をＳｉＯ2膜２２（第２絶縁膜）で覆っている。さらに、ＳｉＯ2膜２３上に貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４を形成し、貫通孔１４を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成している。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【００７４】
また、貫通孔１４の内部でＳｉＯ2膜２３の透孔３１を介して表面電極１５に接触するように配線膜２４を形成した後、その配線膜２４上に外部電極２５を形成して空隙２６を充填すればよいので、配線膜２４を金属で作製し、それをシードメタルとして使用した無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【００７５】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１を製造することができる。
【００７６】
さらに、本発明の第１実施形態に係る固体撮像装置１では、配線膜２４が表面電極１５の裏面に接触せしめられていると共に、外部電極２５が配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【００７７】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を従来よりも低くすることが可能である。
【００７８】
（第１実施形態の固体撮像装置の製造方法）
次に、図３〜図１６を参照しながら、上記構成を持つ固体撮像装置１の製造方法について説明する。
【００７９】
以下に説明する製造方法の各工程は、いずれもウェハーレベルで実行される。これらの工程（ウェハープロセス）の最終工程では、図１６に示すように、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。各々の撮像装置部２は、上述した構成の固体撮像装置１が形成される領域である。撮像装置部２の形成後、碁盤状に設定された複数のスクライブライン５３ａと５３ｂに沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離する。その後、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図１および図２に示す構成の固体撮像装置１が製造される。
【００８０】
まず最初に、公知の方法によって、シリコンウェハー１１Ａ上に図３に示す構成を持つ固体撮像素子１０すなわち撮像装置部２を複数個、所定レイアウトで形成する。これらの撮像装置部２は、所定の試験を行って良品であることを確認しておく。図を簡単化するため、図３では一つの撮像装置部２の要部のみを示しているが、実際は、図１６に示すように、同じ構成の撮像装置部２が複数個、マトリックス状にシリコンウェーハ１１Ａ上に配置されている。
【００８１】
次に、図４に示すように、シリコンウェーハ１１Ａの表面、正確に言えば層間絶縁膜１３の表面（撮像面Ｓ）に、接着剤の塗膜を形成する。この工程は、大気中で室温にて流動状の接着剤をスピンコーティング法（スプレー法でもよい）により塗布することで行う。接着剤の塗膜の表面は極めて平坦になる。
【００８２】
次に、図５に示すように、ウェハー状のボロシリケートガラス板４０Ａ（これはシリコンウェハー１１Ａと同じ形状と大きさを持つ）を接着剤の塗膜の表面に載せる。その後、その塗膜に所定波長の紫外線を所定強度で照射して塗膜を硬化させると、ガラス板４０Ａは硬化した塗膜（すなわち接着剤膜３０）によってシリコンウェーハ１１Ａの表面に接合される。
【００８３】
このようにして、ガラスカバー４０を形成するガラス板４０Ａの接合が終了すると、続いて、シリコンウェハー１１Ａと接着剤膜３０とガラス板４０Ａからなる積層体を、適当な粘着剤を用いてハンドリング用ホルダ（図示せず）に取り付ける。粘着剤を塗布する面はガラス板４０Ａの表面とする。これは、次に行われるシリコンウェハー１１Ａの加工（処理）を容易にするためである。ハンドリング用ホルダは、シリコンウェハー１１Ａよりも少し大きい。
【００８４】
そして、シリコンウェハー１１Ａの全体を薄くするために、所定厚さ（例えば１００μｍ〜５０μｍ）になるまでシリコンウェハー１１Ａをその裏面側から除去する。この工程は、ＣＭＰ（Chemical Mechanical Polishing）や公知のドライあるいはウェットエッチングにより行うことができる。機械的研磨法を併用してもよい。この時の状態は図５に示すようになる。
【００８５】
次に、薄くされたシリコンウェハー１１Ａの裏面に、図６に示すように、ＣＶＤ法でＳｉＯ2膜２２を形成し、シリコンウェハー１１Ａの裏面全体を覆う。ＳｉＯ2膜２２の厚さは、例えば０．２μｍ〜３μｍとするのが好ましい。ＳｉＯ2膜に代えて、窒化シリコン（ＳｉＮx）膜も使用可能である。そして、ＳｉＯ2膜２２の上に、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク５１として、ＳｉＯ2膜２２を選択的にエッチングする。マスク５１は、透孔１４が形成されるべき箇所にそれぞれ透孔５１Ａを有しているので、図７に示すように、透孔５１Ａから露出している位置においてＳｉＯ2膜２２に貫通孔２２ａが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔２２ａはマスク５１の透孔５１Ａよりも少し大きく形成される。
【００８６】
続いて、マスク５１を除去することなく、ＳｉＯ2膜２２の貫通孔２２ａを介してシリコンウェハー１１Ａをその裏面側から選択的にエッチングする。すると、貫通孔２２ａから露出している位置において、シリコンウェハー１１Ａに貫通孔１１ａが形成される。さらに、マスク５１を除去することなく、シリコンウェハー１１Ａの貫通孔１１ａを介してシリコンウェハー１１Ａをその裏面側から選択的にエッチングする。すると、貫通孔１１ａから露出している位置において、層間絶縁膜１２に貫通孔１２ａが形成される。三つの貫通孔２２ａと１１ａと１２ａは相互に重なり合っているので、これらは全体として固体撮像素子１０を貫通する一つの貫通孔１４となる。こうして、固体撮像素子１０の表面電極１５の各々に対応する箇所に、貫通孔１４が形成される。この時の状態は図８のようになる。
【００８７】
これらの貫通孔１４の形成位置は、各表面電極１５の直下（各表面電極１５と重なり合う位置）である。各貫通孔１４の表面側の一端（図８では上端）は、対応する表面電極１５の裏面まで達している。この工程は、ＲＩＥ（Reactive Ion Etching）、ＩＣＥ（Inductively Coupled Etching）等のドライエッチングにより行うことができる。しかし、レーザー加工、陽極酸化等の方法で行ってもよい。
【００８８】
マスク５１を剥離すると、図９に示すような状態になるので、続いてＣＶＤ法により、シリコンウェハー１１Ａの裏面にＳｉＯ2膜２３を形成する。この時、ＳｉＯ2膜２３は、シリコンウェハー１１Ａの裏面では当該裏面上に形成されたＳｉＯ2膜２２の上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図１０に示すように、ＳｉＯ2膜２２の表面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【００８９】
ＳｉＯ2膜２３の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、ＳｉＯ2膜２２の表面でのＳｉＯ2膜２３の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【００９０】
次に、ＳｉＯ2膜２３をＲＩＥ法により異方性エッチングして、表面電極１５の裏面にあるＳｉＯ2膜２３の部分を選択的に除去し、表面電極１５の裏面を露出させる。この工程では、マスクを使用していないので、ＳｉＯ2膜２２の表面と貫通孔１４の内側面にあるＳｉＯ2膜２３の各部分も一部除去され、いずれも厚さが減少する。例えば、ＳｉＯ2膜２３の厚さは、ＳｉＯ2膜２２の表面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【００９１】
ＳｉＯ2膜２３とシリコンウェハー１１Ａの裏面の間には、ＳｉＯ2膜２２が形成されているので、ＳｉＯ2膜２３を異方性エッチングする工程でＳｉＯ2膜２２の表面にあるＳｉＯ2膜２３の部分が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【００９２】
続いて、スパッタリング法、蒸着法、メタルＣＶＤ法等により金属膜を形成した後、その金属膜をパターニングすることにより、ＳｉＯ2膜２３の表面に、図１２に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【００９３】
具体的に言えば、例えば、バリヤ層としてのチタン（Ｔｉ）膜を形成してから、その上に導電材としての銅（Ｃｕ）膜を形成して、Ｔｉ／Ｃｕの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜２４が得られる。なお、Ｔｉ／Ｃｕの二層膜に代えて、ＴｉＷ／Ｃｕの二層膜、Ｔｉ／ＴｉＮ／ＴｉＣｕの三層膜、ＴａＮ／Ｃｕの二層膜、ＴａＮ／Ａｌの二層膜などを使用してもよい。
【００９４】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面にパターン化したレジスト膜（例えばフォトレジスト膜）を形成し、図１３に示すようなマスク５２とする。そして、そのマスク５２を使用して、各配線膜２４の表面に選択的に金属膜を形成し、図１４に示すような外部電極２５とする。
【００９５】
具体的に言えば、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【００９６】
図１４から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグと同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成するといった工程が不要である。
【００９７】
外部電極２５の形成後、マスク５２を剥離すると、図１５に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【００９８】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、ダイシングブレードを用いて、碁盤状に形成されたスクライブライン５３ａと５３ｂ（図１６を参照）に沿ってシリコンウェハー１１Ａのダイシングを行う。その際には、切断後に撮像装置部２が分散しないように、シリコンウェハー１１Ａの裏面に公知のダイシングテープ（図示せず）を予め貼り付けておく。この動作を繰り返すことにより、ガラス板４０Ａと接着剤膜３０、そして内部に固体撮像素子１０が形成されたシリコンウェハー１１Ａは、当該スクライブライン５３ａおよび５３ｂに沿って切断される。その結果、シリコンウェハー１１Ａ上にある撮像装置部２が相互に分離される。
【００９９】
以上のような工程により、図１の構成を持つ固体撮像装置１が複数個、同時に得られる。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１００】
以上説明したように、本発明の第１実施形態に係る固体撮像装置１の製造方法では、シリコンウェハー１１Ａと層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面とを、ＳｉＯ2膜２３（第１絶縁膜）で覆ってから、貫通孔１４のシリコンウェハー１１Ａの裏面側の開口部を除いてシリコンウェハー１１Ａの裏面をＳｉＯ2膜２２（第２絶縁膜）で覆い、さらに、ＳｉＯ2膜２３上に貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４を形成し、最後に、貫通孔１４を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成する。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１０１】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１０２】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１を製造することができる。
【０１０３】
さらに、配線膜２４が表面電極１５に接触せしめられていると共に、外部電極２５が配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１０４】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１０５】
（第２実施形態の固体撮像装置の構成）
図１７は、本発明の第２実施形態に係る固体撮像装置１Ａの概略構成を示す断面図である。
【０１０６】
本実施形態の固体撮像装置１Ａは、シリコン基板１１の裏面と貫通孔１４の内側面とが、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９の三つの絶縁膜で覆われている点と、各配線膜２４が、それら三つの絶縁膜２７、２８および２９を貫通する透孔３１を介して対応する表面電極１５に接触している点とを除いて、上述した第１実施形態に係る固体撮像装置１と同じ構成を有しているので、同一構成の部分については第１実施形態に係る固体撮像装置１と同一符号を付してその説明を省略する。
【０１０７】
本発明の第２実施形態に係る固体撮像装置１Ａでは、各表面電極１５の直下に、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａとが、相互に重なり合って形成されている。第２実施形態では、こうして重なり合った二つの貫通孔１２ａと１１ａの組み合わせを、全体として貫通孔１４と称する。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａおよび１１ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【０１０８】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２７で覆われているが、そのＳｉＯ2膜２７は、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１０９】
ＳｉＯ2膜２７の上には、ＳｉＮx膜２８が重ねて形成されている。ＳｉＮx膜２８は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１１０】
ＳｉＮx膜２８の上には、ＳｉＯ2膜２９が重ねて形成されている。ＳｉＯ2膜２９は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１１１】
このように、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面は、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９からなる三層構造の絶縁膜によって覆われている点が、上述した第１実施形態に係る固体撮像装置１とは異なっている。
【０１１２】
ＳｉＯ2膜２７のシリコン基板１１の裏面における厚さは、第１実施形態と同様に、例えば０．３μｍ〜４μｍの範囲で設定する。ＳｉＮx膜２８のシリコン基板１１の裏面における厚さは、例えば０．０２μｍ〜２．５μｍの範囲に設定する。ＳｉＯ2膜２９のシリコン基板１１の裏面における厚さは、ＳｉＯ2膜２７の場合と同様である。
【０１１３】
シリコン基板１１の裏面では、ＳｉＯ2膜２９の上に所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側に沿って延在して（入り込んで）いて、その内側の全面を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９を貫通して形成された透孔３１を介して、対応する表面電極１５（の裏面）に面接触している。
【０１１４】
以上説明したように、本発明の第２実施形態に係る固体撮像装置１Ａでは、シリコン基板１１と層間絶縁膜１２とＳｉＯ2膜２２の貫通孔１１ａと１２ａと２２ａ（これは貫通孔１４に等しい）の内側面が、ＳｉＯ2膜２３（第１絶縁膜）で覆われており、貫通孔１４のシリコン基板１１の裏面側の開口部を除いて、シリコン基板１１の裏面がＳｉＯ2膜２２（第２絶縁膜）で覆われている。さらに、ＳｉＯ2膜２３上に、貫通孔１４を介して表面電極１５に接触せしめられた配線膜２４が形成されていて、配線膜２４上には、貫通孔１４を充填する充填部２５ａを有する外部電極２５が形成されている。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１１５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１１６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ａを製造することができる。
【０１１７】
さらに、本発明の第２実施形態に係る固体撮像装置１Ａでは、配線膜２４が対応する貫通孔１４を介して対応する表面電極１５に接触せしめられていると共に、対応する外部電極２５がその配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１１８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１１９】
（第２実施形態の固体撮像装置の製造方法）
次に、図１８〜図２６を参照しながら、上記構成を持つ固体撮像装置１Ａの製造方法について説明する。
【０１２０】
以下に説明する製造方法の各工程は、第１実施形態に係る固体撮像装置１と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。その後、スクライブライン５３ａと５３ｂに沿ってシリコンウェハー１１Ａのダイシングを行い、各撮像装置部２を相互に分離してから、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図１７に示す構成の固体撮像装置１Ａが得られる。
【０１２１】
まず、第１実施形態と同様にして、シリコンウェハー１１Ａをその裏面側から除去して薄くした図５の構成を得る。そして、そのシリコンウェハー１１Ａの裏面に直接、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク５４として、第１実施形態と同様にして、シリコンウェハー１１Ａを選択的にエッチングする。第１実施形態とは異なり、シリコンウェハー１１Ａの裏面にはＳｉＯ2膜２２を形成しない。マスク５４は、透孔１４が形成されるべき箇所にそれぞれ透孔５４Ａを有しているので、図１８に示すように、透孔５４Ａから露出している位置においてシリコンウェハー１１Ａに貫通孔１１ａが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔２２ａはマスク５１の透孔５１Ａよりも少し大きく形成される。
【０１２２】
さらに、第１実施形態と同様にして、マスク５４を除去することなく、シリコンウェハー１１Ａの貫通孔１１ａを介して層間絶縁膜１２を選択的にエッチングする。すると、貫通孔１１ａから露出している位置において、層間絶縁膜１２に貫通孔１２ａが形成される。二つの貫通孔１１ａと１２ａは相互に重なり合っているので、これらは全体として固体撮像素子１０を貫通する一つの貫通孔１４となる。こうして、固体撮像素子１０の表面電極１５の各々に対応する箇所に、貫通孔１４が形成される。この時の状態は図１８のようになる。
【０１２３】
これらの貫通孔１４の形成位置は、各表面電極１５の直下（各表面電極１５と重なり合う位置）である。各貫通孔１４の表面側の一端（図１８では上端）は、対応する表面電極１５の裏面まで達している。
【０１２４】
マスク５４を剥離すると、図１９に示すような状態になるので、続いてＣＶＤ法によりＳｉＯ2膜２７を形成する。この時、ＳｉＯ2膜２７は、シリコンウェハー１１Ａの裏面上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図２０に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【０１２５】
ＳｉＯ2膜２７の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１２６】
次に、ＳｉＯ2膜２７の上に重ねて、ＣＶＤ法によりＳｉＮx膜２８を形成する。ＳｉＮx膜２８は、図２１に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内部の露出面全体も覆っている。
【０１２７】
ＳｉＮx膜２８の厚さは、例えば０．０５μｍ〜０．２μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを０．１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．０８μｍ〜約０．１μｍとなり、表面電極１５の裏面での厚さは約０．０５μｍ〜約０．０６μｍとなる。
【０１２８】
さらに、ＳｉＮx膜２８の上に重ねて、ＣＶＤ法によりＳｉＯ2膜２９を形成する。ＳｉＯ2膜２９は、図２２に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内部の露出面全体も覆っている。
【０１２９】
ＳｉＯ2膜２９の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２９の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１３０】
次に、こうして積層されたＳｉＯ2膜２９とＳｉＮx膜２８とＳｉＯ2膜２７をＲＩＥ法により異方性エッチングして、これら三つの膜２９、２８および２７の表面電極１５の裏面にある部分を選択的に除去し、透孔３１を形成する。この時、図２３に示すように、透孔３１を通って表面電極１５の裏面が露出せしめられる。この工程では、マスクを使用していないので、ＳｉＯ2膜２９は一部がエッチングされて厚さが減少する。例えば、ＳｉＯ2膜２９の厚さは、シリコンウェハー１１Ａの裏面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【０１３１】
ＳｉＯ2膜２７とシリコンウェハー１１Ａの裏面の間には、ＳｉＮx膜２８とＳｉＯ2膜２７とが形成されているので、ＳｉＯ2膜２９を異方性エッチングする工程でシリコンウェハー１１Ａ上のＳｉＯ2膜２９が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【０１３２】
第２実施形態に係る固体撮像装置１Ａでは、第１実施形態とは異なり、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面が、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９からなる三層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第１実施形態よりも絶縁耐圧と耐湿性が向上し、結果として信頼性が向上するという利点がある。
【０１３３】
続いて、第１実施形態と同様の方法により、金属膜を形成してからその金属膜をパターニングすることにより、ＳｉＯ2膜２３の表面に、図２４に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【０１３４】
具体的に言えば、例えば、バリヤ層としてのチタン（Ｔｉ）膜を形成してから、その上に導電材としての銅（Ｃｕ）膜を形成して、Ｔｉ／Ｃｕの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜２４が得られる。なお、Ｔｉ／Ｃｕの二層膜に代えて、ＴｉＷ／Ｃｕの二層膜、Ｔｉ／ＴｉＮ／ＴｉＣｕの三層膜、ＴａＮ／Ｃｕの二層膜、ＴａＮ／Ａｌの二層膜などを使用してもよい。この点は第１実施形態と同様である。
【０１３５】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面にパターン化したレジスト膜（例えばフォトレジスト膜）を形成し、図２５に示すようなマスク５５とする。そして、そのマスク５５を使用して、各配線膜２４の表面に選択的に金属膜を形成し、図２５に示すような外部電極２５を得る。
【０１３６】
具体的に言えば、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【０１３７】
図２５から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグと同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成する工程が不要である。
【０１３８】
外部電極２５の形成後、マスク５２を剥離すると、図２６に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【０１３９】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、第１実施形態と同様にして、ガラス板４０Ａと接着剤膜３０、そして内部に固体撮像素子１０が形成されたシリコンウェハー１１Ａは、スクライブライン５３ａおよび５３ｂに沿って切断され、撮像装置部２が相互に分離される。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１４０】
以上説明したように、本発明の第２実施形態に係る固体撮像装置１Ａの製造方法では、シリコンウェハー１１Ａの所定箇所にその裏面側から複数の貫通孔１４を形成した後、シリコンウェハー１１Ａの裏面側からＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）とＳｉＯ2膜２９（第３絶縁膜）とをこの順に積層形成し、シリコンウェハー１１Ａの裏面と各貫通孔１４の内側面と各表面電極１５の裏面とを覆っている。その後、ＳｉＯ2膜２７とＳｉＮx膜２８とＳｉＯ2膜２９の各表面電極１５の裏面上にある部分を選択的に除去することにより、それら三つの膜２７、２８および２９を貫通する透孔３１を各貫通孔１４の内部に形成し、各表面電極１５の裏面を露出させる。そして、対応する貫通孔３０を介して各表面電極１５の裏面に接触するように複数の配線膜２４をＳｉＯ2膜２９上の所定位置に形成する。最後に、各貫通孔１４の内部において配線膜２４の内側に残存する空隙２６を充填する充填部２５ａを持つように、複数の外部電極２５を配線膜２４上に所定位置に形成する。
【０１４１】
このため、外部電極２５を形成する際に、空隙２６を充填する充填部２５ａ（これが貫通導電体の機能を果たす）が一緒に形成される。したがって、空隙２６を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１４２】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１４３】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ａを製造することができる。
【０１４４】
さらに、本発明の第２実施形態に係る固体撮像装置１の製造方法では、各配線膜２４が対応する貫通孔１４の内部で対応する表面電極１５に接触して形成されると共に、その配線膜２４上に対応する外部電極２５が形成されるので、表面電極１５と外部電極２５の間に存在するのは配線膜２４のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１４５】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１４６】
（第３実施形態の固体撮像装置の構成）
図２７は、本発明の第３実施形態に係る固体撮像装置１Ｂの概略構成を示す断面図である。
【０１４７】
本実施形態の固体撮像装置１Ｂは、シリコン基板１１の裏面と貫通孔１４の内側面とが、ＳｉＯ2膜２７とＳｉＮx膜２８の二つの絶縁膜で覆われている点と、各配線膜２４が、対応する貫通孔１４の内部において、それら二つの絶縁膜２７および２８を貫通する透孔３１を介して対応する表面電極１５に接触している点とを除いて、上述した第１実施形態に係る固体撮像装置１と同じ構成を有しているので、同一構成の部分については第１実施形態に係る固体撮像装置１と同一符号を付してその説明を省略する。
【０１４８】
本発明の第３実施形態に係る固体撮像装置１Ｂでは、各表面電極１５の直下に、層間絶縁膜１２を貫通する貫通孔１２ａと、シリコン基板１１を貫通する貫通孔１１ａとが、相互に重なり合って形成されている。第３実施形態では、第２実施形態と同様に、こうして重なり合った二つの貫通孔１２ａと１１ａの組み合わせを、全体として貫通孔１４と称する。つまり、貫通孔１４は、固体撮像素子１０をその表面側から裏面側まで貫通する孔である。各貫通孔１４（すなわち重なり合った貫通孔１２ａおよび１１ａ）は、各表面電極１５を固体撮像素子１０の裏面に引き出すために使用される。
【０１４９】
シリコン基板１１の裏面は、貫通孔１４の開口部を除いてＳｉＯ2膜２７で覆われているが、そのＳｉＯ2膜２７は、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１５０】
ＳｉＯ2膜２７の上には、ＳｉＮx膜２８が重ねて形成されている。ＳｉＮx膜２８は、ＳｉＯ2膜２７と同様に、各貫通孔１４の中まで延在しており、シリコン基板１１の裏面だけでなく、各貫通孔１４の内側面と各表面電極１５の裏面をも覆っている。
【０１５１】
このように、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面は、ＳｉＯ2膜２７とＳｉＮx膜２８からなる二層構造の絶縁膜によって覆われている点が、上述した第１実施形態に係る固体撮像装置１および第２実施形態に係る固体撮像装置１Ａとは異なっている。
【０１５２】
ＳｉＯ2膜２７のシリコン基板１１の裏面における厚さは、第１実施形態と同様に、例えば０．３μｍ〜４μｍの範囲に設定する。ＳｉＮx膜２８のシリコン基板１１の裏面における厚さは、第２実施形態と同様に、例えば０．０２μｍ〜２．５μｍの範囲に設定する。
【０１５３】
シリコン基板１１の裏面では、ＳｉＮx膜２８の上に所定形状にパターン化された配線膜２４が複数個、形成されている。各配線膜２４は、対応する貫通孔１４の近傍に配置されており、当該貫通孔１４の内部ではその内側面に沿って延在して（入り込んで）いて、その内側面の全面を覆っている。また、当該貫通孔１４の最奥部では、各配線膜２４は、ＳｉＯ2膜２７とＳｉＮx膜２８を貫通して形成された透孔３１を介して、対応する表面電極１５（の裏面）に面接触している。
【０１５４】
以上説明したように、本発明の第３実施形態に係る固体撮像装置１Ｂでは、シリコン基板１１の裏面と貫通孔１４の内側面を、ＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）で覆ってから、ＳｉＮx膜２８上に表面電極１５に接触せしめられた配線膜２４を形成し、最後に、空隙２６を充填する充填部２５ａを有する外部電極２５を配線膜２４上に形成する。このため、貫通孔１４の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１５５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１５６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ｂを製造することができる。
【０１５７】
さらに、配線膜２４が対応する貫通孔１４を介して対応する表面電極１５に接触せしめられていると共に、対応する外部電極２５がその配線膜２４上に形成されているので、表面電極１５と外部電極２５の間に存在するのは配線膜２４だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１５８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１５９】
（第３実施形態の固体撮像装置の製造方法）
次に、図２８〜図３２を参照しながら、上記構成を持つ固体撮像装置１Ｂの製造方法について説明する。
【０１６０】
以下に説明する製造方法の各工程は、第１実施形態に係る固体撮像装置１と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー１１Ａ上にマトリックス状に配置された複数の撮像装置部２が同時に形成される。その後、ダイシングを行って各撮像装置部２を相互に分離してから、固体撮像素子１０とガラスカバー４０の側面を絶縁性合成樹脂５０で覆うと、図２７に示す構成の固体撮像装置１Ｂが得られる。
【０１６１】
まず、第２実施形態と同様にして、シリコンウェハー１１Ａをその裏面側から除去して薄くしてから、貫通孔１４を形成した図１９の構成を得る。そして、そのシリコンウェハー１１Ａの裏面に、第２実施形態と同様に、ＣＶＤ法によりＳｉＯ2膜２７を形成する。この時、ＳｉＯ2膜２７は、シリコンウェハー１１Ａの裏面上に形成されると同時に、貫通孔１４の内部の露出面全体にも形成される。その結果、図２８に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面にも形成される。
【０１６２】
ＳｉＯ2膜２７の厚さは、例えば０．２μｍ〜３μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＯ2膜２７の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１６３】
その後、ＳｉＯ2膜２７の上に重ねて、第２実施形態と同様に、ＣＶＤ法によりＳｉＮx膜２８を形成する。ＳｉＮx膜２８は、図２８に示すように、シリコンウェハー１１Ａの裏面だけでなく、貫通孔１４の内側面と表面電極１５の裏面も覆っている。
【０１６４】
ＳｉＮx膜２８の厚さは、第２実施形態の場合より少し大きくし、例えば０．１μｍ〜１．５μｍの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー１１Ａの裏面でのＳｉＮx膜２８の厚さを１μｍとすると、ＣＶＤの条件によって変わるが、貫通孔１４の内側面での厚さは約０．８μｍ〜約１μｍとなり、表面電極１５の裏面での厚さは約０．５μｍ〜約０．６μｍとなる。
【０１６５】
次に、こうして積層されたＳｉＯ2膜２９とＳｉＮx膜２８を、第２実施形態と同様に、ＲＩＥ法により異方性エッチングして、これら二つの膜２９および２８の表面電極１５の裏面にある部分を選択的に除去し、膜２９および２８を貫通する透孔３１を形成する。この時、図２９に示すように、透孔３１を通って表面電極１５の裏面が露出せしめられる。この工程では、マスクを使用していないので、ＳｉＮx膜２８は一部がエッチングされて厚さが減少する。例えば、ＳｉＮx膜２８の厚さは、シリコンウェハー１１Ａの裏面では１μｍから約０．５μｍに減少し、貫通孔１４の内側面では０．８μｍから約０．６μｍに減少する。
【０１６６】
ＳｉＮx膜２８とシリコンウェハー１１Ａの裏面の間には、ＳｉＯ2膜２７が形成されているので、ＳｉＮx膜２８を異方性エッチングする工程でシリコンウェハー１１Ａ上のＳｉＮx膜２８が薄くなり過ぎても、配線膜２４がシリコンウェハー１１Ａに接触して短絡することはない。
【０１６７】
第３実施形態に係る固体撮像装置１Ｂでは、第１実施形態とは異なり、シリコン基板１１の裏面と各貫通孔１４の内側面と各表面電極１５の裏面が、ＳｉＯ2膜２７とＳｉＮx膜２８からなる二層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第１実施形態よりも絶縁耐圧が向上するという利点がある。また、ＳｉＮx膜２８は金属原子に対するバリア性が高い（つまり、隣接する金属膜中の金属原子がＳｉＮx膜２８中に拡散し難い）ので、金属原子の拡散に起因する不良が防止され、その結果、信頼性が向上するという利点もある。
【０１６８】
続いて、第１実施形態と同様の方法により、ＳｉＯ2膜２３の表面に、図３０に示すようにパターン化された配線膜２４を複数個形成する。これらの配線膜２４の各々は、シリコンウェハー１１Ａの裏面の所定箇所だけでなく、対応する貫通孔１４の内部と表面電極１５の露出した裏面をも覆っている。各貫通孔１４の内部では、配線膜２４の内側に空隙２６が形成されている。
【０１６９】
その後、フォトリソグラフィとエッチングにより、各配線膜２４の表面に図３１に示すマスク５５を形成してから、そのマスク５５を使用して、例えば、配線膜２４のＣｕ膜をシードメタルとした無電解メッキ法により、マスク５２で囲まれた領域にＣｕ膜を形成し、外部電極２５とする。
【０１７０】
図３１から明らかなように、外部電極２５の各々は、対応する貫通孔１４の内部にあって対応する配線膜２４の内側に残存する空隙２６を充填する充填部２５ａと、対応する貫通孔１４の外部にあって対応する配線膜２４の上に膜状に延在する電極部２５ｂとから形成される。充填部２５ａは、導電性プラグ（貫通導電体、貫通電極）と同等の機能を持つので、外部電極２５を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙２６を導電材で充填して導電性プラグを形成する工程が不要である。
【０１７１】
外部電極２５の形成後、マスク５２を剥離すると、図３２に示すように、各配線膜２４の表面に外部電極２５が形成され、シリコンウェハー１１Ａ上に複数の撮像装置部２が完成する。
【０１７２】
このようにしてシリコンウェハー１１Ａ上に複数の撮像装置部２が形成されると、第１実施形態と同様にして撮像装置部２が相互に分離される。そこで、各々の固体撮像装置１の側面全体を絶縁性合成樹脂５０で被覆すると、図２に示すようなＣＳＰに実装された固体撮像装置１が得られる。なお、固体撮像装置１の側面全体をＣＳＰの一部を構成する絶縁性合成樹脂５０で覆う必要がない場合は、撮像装置部２が相互に分離した段階で製造工程が終了する。
【０１７３】
以上説明したように、本発明の第３実施形態に係る固体撮像装置１Ｂの製造方法では、シリコンウェハー１１Ａの所定箇所にその裏面側から複数の貫通孔１４を形成した後、シリコンウェハー１１Ａの裏面側からＳｉＯ2膜２７（第１絶縁膜）とＳｉＮx膜２８（第２絶縁膜）をこの順に積層形成し、シリコンウェハー１１Ａの裏面と各貫通孔１４の内側面と各表面電極１５の裏面とを覆っている。その後、ＳｉＯ2膜２７とＳｉＮx膜２８の各表面電極１５の裏面上にある部分を選択的に除去することにより、それら二つの膜２７および２８を貫通する透孔３１を各貫通孔１４の内部に形成し、各表面電極１５の裏面を露出させる。そして、対応する貫通孔３１を介して各表面電極１５の裏面に接触するように複数の配線膜２４をＳｉＮx膜２８上の所定位置に形成する。最後に、各貫通孔１４の内部において配線膜２４の内側に残存する空隙２６を充填する充填部２５ａを持つように、複数の外部電極２５を配線膜２４上に所定位置に形成する。
【０１７４】
このため、外部電極２５を形成する際に、空隙２６を充填する充填部２５ａ（これが貫通導電体の機能を果たす）が一緒に形成される。したがって、空隙２６を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。
【０１７５】
また、配線膜２４を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極２５を形成することができる。したがって、ＣＶＤやＰＶＤを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。
【０１７６】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置１Ｂを製造することができる。
【０１７７】
さらに、本発明の第３実施形態に係る固体撮像装置１Ｂの製造方法では、各配線膜２４が対応する貫通孔１４の内部で対応する表面電極１５に接触して形成されると共に、その配線膜２４上に対応する外部電極２５が形成されるので、表面電極１５と外部電極２５の間に存在するのは配線膜２４のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜２４と外部電極２５に電気抵抗の低い金属（例えば銅）を使用することができるので、それらの電気抵抗を下げることができる。
【０１７８】
よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。
【０１７９】
（他の実施形態）
上述した第１〜第３の実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
【０１８０】
例えば、上述した第１〜第３の実施形態では固体撮像素子として説明しているが、本発明は固体撮像素子に限定されない。固体撮像素子以外の各種半導体装置にも適用可能である。また、上述した第１〜第３の実施形態で使用したＣＶＤ、メッキ、エッチング等の各種プロセスも、これらに限定される趣旨ではなく、必要に応じて他のプロセスも使用可能である。
【０１８１】
また、上述した第１〜第３の実施形態では、固体撮像素子がマイクロレンズアレイとマイクロカラーフィルタを有しているが、これらは省略してもよい。必要に応じて、各外部電極の上にハンダボール（図示せず）等の導電部材を追加形成してもよい。
【図面の簡単な説明】
【０１８２】
【図１】本発明の第１実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図２】本発明の第１実施形態に係る固体撮像装置の全体構成を示す一部切欠断面図である。
【図３】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図４】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３の続きである。
【図５】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図４の続きである。
【図６】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図５の続きである。
【図７】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図６の続きである。
【図８】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図７の続きである。
【図９】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図８の続きである。
【図１０】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図９の続きである。
【図１１】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１０の続きである。
【図１２】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１１の続きである。
【図１３】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１２の続きである。
【図１４】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１３の続きである。
【図１５】本発明の第１実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１４の続きである。
【図１６】本発明の第１実施形態に係る固体撮像装置の製造方法において、シリコンウェハー上にマトリックス状に配置された複数の撮像装置部を示す平面図である。
【図１７】本発明の第２実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図１８】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図１９】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１８の続きである。
【図２０】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図１９の続きである。
【図２１】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２０の続きである。
【図２２】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２１の続きである。
【図２３】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２２の続きである。
【図２４】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２３の続きである。
【図２５】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２４の続きである。
【図２６】本発明の第２実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２５の続きである。
【図２７】本発明の第３実施形態に係る固体撮像装置の概略構成を示す要部断面図である。
【図２８】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。
【図２９】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２８の続きである。
【図３０】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図２９の続きである。
【図３１】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３０の続きである。
【図３２】本発明の第３実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図３１の続きである。
【符号の説明】
【０１８３】
１、１Ａ、１Ｂ 固体撮像装置
２ 撮像装置部
１０ 固体撮像素子
１１ シリコン基板
１１ａ シリコン基板・シリコンウェハーの貫通孔
１１Ａ シリコンウェハー
１２ 層間絶縁膜
１２ａ 層間絶縁膜の貫通孔
１３ 層間絶縁膜
１４ 貫通孔
１５ 表面電極
１７ マイクロカラーフィルタ
１８ マイクロレンズアレイ
１８ａ マイクロレンズ
２２ ＳｉＯ2膜
２２ａ ＳｉＯ2膜の貫通孔
２３ ＳｉＯ2膜
２４ 配線膜
２５ 外部電極
２５ａ 外部電極の充填部
２５ｂ 外部電極の電極部
２６ 空隙
２７ ＳｉＯ2膜
２８ ＳｉＮx膜
２９ ＳｉＯ2膜
３０ 接着剤膜
３１ 透孔
４０ ガラスカバー
４０Ａ ガラス板
５０ 絶縁性合成樹脂
５１ マスク
５１Ａ マスクの透孔
５２ マスク
５３ａ、５３ｂ スクライブライン
５４ マスク
５４Ａ マスクの透孔
Ｓ 撮像面
【特許請求の範囲】
【請求項１】
半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第１絶縁膜と、
前記第１絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とする半導体装置。
【請求項２】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成されている請求項１に記載の半導体装置。
【請求項３】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成されている請求項１に記載の半導体装置。
【請求項４】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成されている請求項１に記載の半導体装置。
【請求項５】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成されている請求項１に記載の半導体装置。
【請求項６】
前記外部電極がメッキ金属により形成されている請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１絶縁膜の前記貫通孔の内側面上における厚さが、前記第１絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定されている請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体装置が固体撮像装置とされている請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、
前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とする半導体装置の製造方法。
【請求項１０】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、
前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される請求項９に記載の半導体装置の製造方法。
【請求項１４】
前記外部電極が導電性金属のメッキ法により形成される請求項９〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される請求項９〜１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記半導体装置が固体撮像装置である請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第１絶縁膜と、
前記第１絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とする半導体装置。
【請求項２】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成されている請求項１に記載の半導体装置。
【請求項３】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成されている請求項１に記載の半導体装置。
【請求項４】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成されている請求項１に記載の半導体装置。
【請求項５】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成されている請求項１に記載の半導体装置。
【請求項６】
前記外部電極がメッキ金属により形成されている請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１絶縁膜の前記貫通孔の内側面上における厚さが、前記第１絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定されている請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体装置が固体撮像装置とされている請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第１絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第１絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第１絶縁膜に形成し、
前記貫通孔の内部において前記第１絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第１絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とする半導体装置の製造方法。
【請求項１０】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、
前記貫通孔の外部では、前記半導体基板の裏面と前記第１絶縁膜の間に第２絶縁膜が形成される請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記貫通孔の内部では、前記第１絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第１絶縁膜が前記半導体基板の裏面上に直接形成される請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成される請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第２絶縁膜が、前記第１絶縁膜に重ねて形成され、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第３絶縁膜が、前記第２絶縁膜に重ねて形成される請求項９に記載の半導体装置の製造方法。
【請求項１４】
前記外部電極が導電性金属のメッキ法により形成される請求項９〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第１絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第１絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される請求項９〜１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記半導体装置が固体撮像装置である請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２００９−１６４０６（Ｐ２００９−１６４０６Ａ）
【公開日】平成２１年１月２２日（２００９．１．２２）
【国際特許分類】
【出願番号】特願２００７−１７３５８７（Ｐ２００７−１７３５８７）
【出願日】平成１９年６月３０日（２００７．６．３０）
【出願人】（５０３４５６８３２）株式会社ザイキューブ (36)
【Ｆターム（参考）】
【公開日】平成２１年１月２２日（２００９．１．２２）
【国際特許分類】
【出願日】平成１９年６月３０日（２００７．６．３０）
【出願人】（５０３４５６８３２）株式会社ザイキューブ (36)
【Ｆターム（参考）】
[ Back to top ]