半導体基板のスルーインターコネクトを製造する方法は、基板の第１側部上に基板を部分的に通るビアを形成するステップと、第１側部上及びビア内に電気絶縁層を形成するステップと、絶縁層上にビアを少なくとも部分的にライニングする導電層を形成するステップと、ビア内の導電層上に第１コンタクトを形成するステップと、ビア内の、少なくとも絶縁層まで基板の第２側部から基板を薄層化するステップとを含む。また、本方法は、第１コンタクトと電気接続状態にある第２コンタクトを基板の第２側部に形成するステップをも含み得る。本方法は、ウエハスケールのインターコネクト要素を形成するように半導体ウエハ上で実行可能である。さらに、インターコネクト要素を、発光ダイオード（ＬＥＤ）システムのような半導体システムを構築するのに使用可能である。 （もっと読む）

【課題】貫通電極を有する半導体装置において貫通電極の信頼性を向上させることができる半導体装置を提供する。
【解決手段】シリコン基板１０の第１主面上に形成された絶縁膜２５と、第１主面上の絶縁膜２５内に形成され、導電膜からなりその導電膜の少なくとも１部に導電膜が存在しない空き領域を有する電極パッド２６Ｂと、第１主面に対向する第２主面上に形成されたハンダボール１８と、シリコン基板１０の第２主面側から空けられ電極パッド２６Ｂまで達した貫通孔内に形成され、電極パッド２６Ｂとハンダボール１８とを電気的に接続する貫通電極とを備える。電極パッド２６Ｂが有する空き領域には絶縁膜２５が存在し、空き領域に存在する絶縁膜２５と電極パッド２６Ｂとの貫通電極側の段差が電極パッド２６Ｂの厚さ以下である。 （もっと読む）

【課題】貫通電極の電気特性を効率よく検査する。
【解決手段】本発明の半導体装置２の製造方法は、シリコン基板２０に半導体素子を含んだ電気回路を形成する工程と、シリコン基板２０を貫通して設けられ、電気回路と電気的に接続される第１貫通電極２２を形成する工程と、シリコン基板２０を貫通して設けられ、シリコン基板２０の表面２０ａで第１貫通電極２２と短絡する第２貫通電極２３を形成する工程と、シリコン基板２０の裏面２０ｂにおいて、第１貫通電極２２と第２貫通電極２３との間の電気特性を検査する工程と、を有する。 （もっと読む）

平坦面を伴う銅要素（ＩＩ’）の結晶構造を修正する方法であって、ａ）大粒子を有し、且つ平坦面を含む銅標準（Ｉ’）を作る段階と、ｂ）前記平坦面（１４、１６）の粗さを１ｎｍ未満の粗さまで低減する段階と、ｃ）前記平坦面（１４、１６）を洗浄する段階と、ｄ）前記２つの平坦面（１４、１６）を接触させる段階と、ｅ）アニーリングする段階と、を含む。前記粗さは０．５ｎｍ以下である。この方法は更に、前記標準（Ｉ’）と前記要素（ＩＩ’）とを分ける追加段階ｆ）を含む。
（もっと読む）

【課題】ウエハを張り合わせて高集積デバイスを製造するためにウエハを貫通する電極を形成する。その製造工程を広い性能水準で評価するために共通に使用できるウエハ、即ちテストウエハが必要であった。
【解決手段】工程の広い性能水準を評価できるように、孔の形や深さ、底面の形、設計仕様を表す文字の入れ方を貫通電極の工程の特徴を踏まえて設計した。そのために、トレンチのパターンと孔の混在、丸から多角形・四角までの平面形状、異なる深さ、丸い底面を持つテストウエハを発明した。 （もっと読む）

【課題】バンプ電極を各チップ領域に形成した半導体ウェハを個々の半導体チップに個片化する際、個片化された半導体チップにクラックが発生することを抑制できる技術を提供する。
【解決手段】半導体ウェハＷＦの主面に接着テープＡＴを貼り付けた状態で、半導体ウェハＷＦの裏面に溝ＤＴを形成する。半導体ウェハＷＦの裏面に溝ＤＴを形成するには、半導体ウェハＷＦの裏面にレジスト膜を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜をパターニングする。レジスト膜のパターニングは、溝ＤＴを形成する領域にレジスト膜が残らないように行なわれる。そして、パターニングしたレジスト膜をマスクにしたドライエッチング技術により、半導体ウェハＷＦの所定領域に溝ＤＴを形成する。具体的に、ダイシングラインＤＬの近傍領域に溝ＤＴを形成する。 （もっと読む）

有機誘電体材料（１１０）中に埋め込まれた第２構造（９１）への金属相互接続（１８１）を提供する方法であって、有機誘電体材料（１１０）中に埋め込まれた、例えば金属ピラー（９１）のような第２構造を有する第１構造を得る工程と、少なくとも第１構造のいくつかの位置で、有機誘電体材料（１１０）の上に硬い層（１３０）を提供する工程であって、硬い層（１３０）は有機誘電体材料（１１０）の剛性より高い剛性を有する工程とを含む方法。この方法は、第１構造（９１）と有機誘電体材料（１１０）との間の界面でクラックの無い相互接続構造を提供する。
（もっと読む）

【課題】インプリントモールドの凹部への感光性配線ペースト層の充填不良や、ウェットエッチング（現像）工程での配線パターンの倒壊や剥がれの発生を抑制，防止して、効率よく精度の高い配線パターンを形成する。
【解決手段】感光性配線ペースト層２を形成する工程と、凹凸パターン１７を有するインプリントモールド３を感光性配線ペースト層２に押し付けて光照射する工程と、感光性配線ペースト層２の未感光部をウェットエッチングにより除去して、インプリントモールドの凹凸パターンに対応する配線パターンを形成する工程とを備えた配線パターンの形成方法において、感光性配線ペースト層２の厚みｔｐを下記の式（１）の範囲で規定する。
６μｍ＋（Ｖ／Ｓ）＜ｔｐ＜２０μｍ＋（Ｖ／Ｓ）……（１）
ただし、
ｔｐ：感光性配線ペースト層の厚み、
Ｓ：ペースト転写領域の面積、
Ｖ：前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積 （もっと読む）

【課題】基板の表面に樹脂絶縁膜のパターンを切削加工で形成する方法及び半導体装置を提供する。
【解決手段】半導体装置の製造方法において、接続用の電極（２）が一主面に形成された半導体基板（１）において、前記接続用の電極（２）を覆うように前記一主面側に樹脂絶縁膜（３）を形成する第１工程と、すくい角をゼロ又は負とした、バイト（４）による切削加工により、前記接続用の電極（２）の接続部位（２１）を露出させるように、テーパ部（１０）と前記接続部位（２１）とからなる開孔（３１）を形成する第２工程とを具備することを特徴とする。 （もっと読む）

【課題】貫通電極を備える半導体装置、及びその製造方法が提供される。
【解決手段】本発明は、パッド４０８が含まれた基板４０２ｓの一部を除去してビアホール４２０を形成する。前記基板の上に絶縁膜４１０を形成する。前記絶縁膜の一部を除去して前記パッドの一部を露出させる複数の開口を含む開口部４３５ａ，４３５ｂを形成する。前記ビアホールを満たして前記複数の開口のうちの何れか１つを通じて前記パッドと電気的に連結する貫通電極４４０を形成する。前記複数の開口の中の他の１つを通じて前記パッドの一部を開放する。 （もっと読む）

【課題】 シリコン基板の側面を封止膜で覆い、下面を下層保護膜で覆った構造の半導体装置の製造に際し、シリコン基板の厚さをより一層薄くする。
【解決手段】 封止膜１１を形成した後に、半導体ウエハ２１の周辺部を除く底面側を回転研削砥石部３０を用いて研削して凹部３１を形成し、半導体ウエハ２１の周辺部を除く部分を薄くする。この場合、封止膜１１の存在および半導体ウエハ２１の周辺部の残存により、半導体ウエハ２１の厚さをより一層薄くしても、半導体ウエハ２１が割れにくいようにすることができ、ひいてはシリコン基板１の厚さをより一層薄くすることができる。例えば、シリコン基板１の厚さは２０〜３０μｍとかなり薄くすることができる。 （もっと読む）

【課題】電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行う。
【解決手段】半導体基板Ｓ１の横にはみ出すように電極パッドＰ１を配置し、半導体基板Ｓ１の周囲を取り囲むように配置された樹脂層Ｊ１上にて支持し、電極パッドＰ１が上下に重なるように半導体チップＣ１を積層し、貫通孔Ｔ１内に導電体Ｄ１を埋め込むことで、上下の電極パッドＰ１を電気的に接続し、上下に積層された半導体チップＣ１間の電気的な接続を行う。 （もっと読む）

半導体構成部品（９０）を製造する方法が、回路面（５４）と、裏面（５６）と、導電性ビア（５８）とを有する半導体基板（５２）を提供するステップと、導電性ビア（５８）の端子部分（７６）を露出するために、基板（５２）の一部分を裏面（５６）から除去するステップと、端子部分（７６）を封入するポリマー層（７８）を裏面（５６）に堆積するステップと、次いで、ポリマー層（７８）および端子部分（７６）の端部を平坦化して、ポリマー層（７８）に埋め込まれた自己整合導体を形成するステップとを含む。導電性ビア（５８）に電気的に接触させて、端子接点（８６）や裏面再分配導体（８８）等の追加の裏面要素を形成することもできる。半導体構成部品（９０）は、半導体基板（５２）と、導電性ビア（５８）と、およびポリマー層（７８）に埋め込まれた裏面導体とを有する。積重ね半導体構成部品（９６）が、電気的に互いに通じる位置の整合した導電性ビア（５８）を有する複数の構成部品（９０-１、９０-２、９０-３）を有する。
（もっと読む）

【課題】オンチップアンテナからの出力信号が集積回路にノイズとして侵入することを防止するとともに、出力信号の効率を上げることの出来る半導体装置を提供する。
【解決手段】能動素子１０が形成された素子形成領域Ｒｐと、アンテナ形成領域Ｒａに形成されたオンチップアンテナＡＴと設けた半導体装置において、アンテナ形成領域Ｒａを囲むように設けたシールド層形成領域Ｒｓ１に積層された導電層で形成され、不純物拡散層ＩＤ５、ＩＤ６の直上の層からオンチップアンテナＡＴと同一の層に至るまで順次に形成されてパッドＰを介してＧＮＤ接続されるシールド層ＳＬ１を設ける。 （もっと読む）

【課題】集積回路の信号用の端子との干渉を避けつつ、半導体装置のシールリングを介したノイズの影響を低減する。
【解決手段】半導体装置は、基板上に形成された集積回路と、その集積回路を取り囲むシールリングとを有する。シールリングの第一部分は基板の裏面に到達し、その裏面側において電位が一定の端子に接続されている。裏面側から一定電位の端子に接続することにより、表面側の信号用端子と干渉することなくシールリングによるノイズ伝搬を防ぐことができる。 （もっと読む）

【課題】電極パッドの異常を容易に発見することが可能である。
【解決手段】半導体装置は、半導体基板１０と、前記半導体基板の第１領域における第１表面から前記第１表面に対向する第２表面まで空けられた第１貫通孔８０内に形成された第１貫通電極２５と、前記半導体基板の前記第１表面において、前記第１貫通電極に接して形成された第１電極パッド２８と、前記第１電極パッドと離間して形成され、前記第１電極パッドと対向する第２電極パッド２９と、前記半導体基板の前記第２表面上に形成され、前記第１貫通電極と電気的に接続された外部端子２７と、前記半導体基板の前記第１表面において、前記半導体基板の前記第１領域と異なる第２領域における前記第１表面から前記第２表面まで空けられた第２貫通孔８０上に形成され、電気的に浮遊した第３電極パッド２８と、を具備する。 （もっと読む）

【課題】ウェハ面内の再配線層の厚みのばらつきを低減し、所望の電気的特性を得ることのできる多層再配線構造を有するＷＣＳＰ型の半導体装置及びその製造方法を提供する。
【解決手段】第１の再配線層を形成する工程において、第１の導電材料をめっき法により成長させて第１の再配線層より厚い第１の導電材料層を形成し、第１のレジスト膜及び第１の導電材料層を主面側から研磨して表面を平坦化して、第１の再配線層を形成する処理、及び、第２の再配線層を形成する工程において、第２の導電材料をめっき法により成長させて第２の再配線層より厚い第２の導電材料層を形成し、第２のレジスト膜及び第２の導電材料層を主面側から研磨して表面を平坦化して、第２の再配線層を形成する処理の少なくとも一方の処理を行う。 （もっと読む）

【課題】 シリコン貫通ビアを有する半導体デバイスを提供する。
【解決手段】 回路面と前記回路面とは逆の背面を有する半導体基板、前記半導体基板を穿通して延伸するシリコン貫通ビア、及び前記シリコン貫通ビアと前記半導体基板の間に設置され、前記半導体基板の前記背面の表面の少なくとも一部の上に延伸する誘電体層を含む半導体デバイス。 （もっと読む）

【課題】シリコン・チップ中のプログラム可能ヒューズ式スルーシリコン・ビア（ＴＳＶ）を、同一のチップ中の非プログラム型ＴＳＶと併せ提供する。
【解決手段】該プログラム可能ヒューズ式ＴＳＶには、該ＴＳＶ構造内に、チップ表面コンタクト・パッドに隣接するＴＳＶの導電路の断面を限定する側壁スペーサを有する部域を用いることができる。プログラミング回路による十分な電流の印加により、金属のエレクトロマイグレーションが生じ、コンタクト・パッド中にボイド、しかしてオープン回路、が生成される。プログラミングは、多階層チップ・スタック中の２つの隣接するチップ上の相補的回路によって実行することができる。 （もっと読む）

【課題】 シリコン貫通電極を露出させ接触させるための高歩留まりの技法を提供する。
【解決手段】 前側および裏側を有する本体を有する主ウェハを含むアセンブリを取得する。主ウェハは、裏側より上で終端する複数のブラインド電気バイアを有する。ブラインド電気バイアは、導電コアを有し、コアの隣接する側方領域および端部領域に周囲絶縁体を有する。ハンドラ・ウェハは、主ウェハの本体の前側に固定されている。追加のステップは、裏側でブラインド電気バイアを露出させることを含む。ブラインド電気バイアは、裏側全体で様々な高さに露出される。別のステップは、裏側に第１の化学機械研磨プロセスを適用して、露出ステップの後に残っているコアの端部領域に隣接した周囲絶縁体を開放すると共に、バイア導電コア、コアの側方領域に隣接した周囲絶縁体、および主ウェハの本体を同一平面にすることを含む。更に別のステップは、裏側をエッチングして、裏側全体でバイアの各々の均一なスタンドオフ高さを与えることを含む。更に、裏側全体に誘電体を堆積し、裏側に第２の化学機械研磨プロセスを適用して、バイアの導電コアに隣接した誘電体のみを開放する。 （もっと読む）