半導体装置及びその製造方法
【課題】貫通電極を有する半導体装置の信頼性を向上させる。
【解決手段】半導体基板１は、素子形成面である第１の面１ａ及びその反対側の第２の面１ｂを有する。第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。貫通孔２０の内壁上に絶縁膜２１及びバリア膜２２が順次形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように導電部２３が形成されている。貫通孔２０の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。
【解決手段】半導体基板１は、素子形成面である第１の面１ａ及びその反対側の第２の面１ｂを有する。第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。貫通孔２０の内壁上に絶縁膜２１及びバリア膜２２が順次形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように導電部２３が形成されている。貫通孔２０の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化や異種半導体装置の集積を目的に、複数の半導体チップを積み重ねて１パッケージ化した積層型半導体装置の開発が行われている。その多くは、積層した半導体装置間をインターポーザなどの中継基板を介してワイヤーボンディングにより電気的に接続したものであった。この構造では、半導体チップ間を接続する引回し配線が長くなるため、配線抵抗が大きくなると共に配線の寄生容量も大きくなり、その結果、ＲＣ遅延が大きくなるので、高速動作には限界があった。また、ワイヤーを引き回す分だけ半導体装置全体の大きさが拡大するため、小型化・低背化にも限界があった。
【０００３】
その解決策として、半導体装置に形成した貫通孔に金属や導電性樹脂を充填した貫通電極により、積層半導体チップ間を接続する方法が知られている（例えば特許文献１参照）。この構成を用いることによって、積層した半導体チップ間を最短距離で接続できるため、ワイヤーボンディングによる接続の場合と比べて配線長を短縮できるので、配線抵抗及び寄生容量を低減することが可能となり、その結果、ＲＣ遅延を低減することによって高速動作が可能となる。また、ワイヤーを引き回すための領域を削減できるため、半導体装置のみの大きさによって積層型半導体装置全体の大きさが決まる。さらに、積層する各半導体装置を薄化することによって低背化することもできるため、従来構造と比べて、半導体装置全体の大きさを縮小することも可能となる。
【０００４】
図１３は、貫通電極を有する従来の半導体装置の断面図である。図１３に示すように、従来の半導体装置２００においては、集積回路形成面である第１の面２１０ａとその反対面である第２の面２１０ｂとを有する半導体基板２１０に、第１の面２１０ａから第２の面２１０ｂまで延びた貫通孔２１１が形成されている。ここで、第１の面２１０ａ上には、配線層２１３を有する層間絶縁膜２１２が形成されており、貫通孔２１１は、配線層２１３に達するように層間絶縁膜２１２中にも形成されている。貫通孔２１１の内壁上及び第２の面２１０ｂ上には絶縁膜２１４が形成されており、貫通孔２１１の内壁上には絶縁膜２１４を挟んでバリア膜２１５が形成されている。絶縁膜２１４及びバリア膜２１５が形成された貫通孔２１１が埋まるように貫通電極となる導電部２１６が形成されている。絶縁膜２１４は、半導体基板２１０と導電部２１６とを電気的に絶縁する。バリア膜２１５は、導電部２１６を構成する導電材料が半導体基板２１０中に拡散することを防ぐ。
【０００５】
図１３に示す半導体装置２００の製造方法は以下の通りである。
【０００６】
まず、半導体基板２１０の第１の面２１０ａ上に集積回路等（図示省略）を形成した後、第１の面２１０ａ上に、前記集積回路と電気的に接続された配線層２１３を有する層間絶縁膜２１２を形成する。その後、半導体基板２１０の裏面（第１の面２１０ａの反対面）に対して機械研磨・研削や化学研磨・研削などを実施して、半導体基板２１０の薄化を行う。その後、半導体基板２１０の裏面側の新生面である第２の面２１０ｂから貫通孔２１１を形成し、当該貫通孔２１１内に配線層２１３を露出させる。次に、貫通孔２１１の内壁上及び第２の面２１０ｂ上に絶縁膜２１４を形成した後、貫通孔２１１の内壁上に絶縁膜２１４を挟んでバリア膜２１５を形成する。その後、絶縁膜２１４及びバリア膜２１５が形成された貫通孔２１１に金属材料を埋め込んで、貫通電極となる導電部２１６を形成する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３０９２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、貫通電極を有する従来の半導体装置においては、不純物層を有する活性素子（トランジスタ、ダイオード等）に動作不良が生じてしまうという問題がある。
【０００９】
前記に鑑み、本発明は、貫通電極を有する半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本願発明者が従来の半導体装置を解析検討した結果、貫通電極を構成する金属材料が半導体基板中に拡散することに起因して、意図しない金属汚染が発生し、その結果、活性素子の動作不良が生じていることが判明した。具体的には、以下の通りである。
【００１１】
貫通電極を用いてチップ同士又はチップとインターポーザ等とを接続して３次元集積回路を形成する場合、貫通電極を構成する金属材料が基板中に拡散することを防止する必要がある。
【００１２】
そこで、従来、貫通電極とその周囲の基板との間にバリア膜を形成することが有効な方法であると考えられてきた。すなわち、従来の半導体装置の製造においては、基板の裏面側つまり第２の面側から、貫通孔及びその内壁を覆う絶縁膜を形成した後、当該絶縁膜上にバリア材料を堆積する。
【００１３】
しかしながら、図１４に示すように、基板裏面側から物理気相成長（ＰＶＤ）法などを用いてバリア膜２１５の堆積を行うと、特に貫通孔２１１が高アスペクト比（例えば直径５μｍ、深さ５０μｍでアスペクト比１０）を持つ場合、貫通孔２１１の基板表面側（図１４中の領域Ｃ）において十分な厚さを持つバリア膜２１５を堆積することは困難であり、バリア不良が生じてしまう。その結果、貫通電極（導電部２１６）を構成する金属材料が半導体基板２１０中へ拡散してしまい、活性素子の動作不良が生じてしまう。
【００１４】
ところで、半導体基板（ウェハ）においては、通常、その表面から深さ３０〜５０μｍ程度までの領域に、欠陥の無いデヌーデッドゾーンと呼ばれる層が存在し、デヌーデッドゾーンの下側には、密度１０8 〜１０9 ／ｃｍ3 程度の微小欠陥を有した層が存在している。そして、この微小欠陥は、汚染源となる金属元素を捕獲するゲッタリングサイトとして機能する。しかしながら、貫通電極を有する従来の半導体装置では、基板の厚さを薄くする際に、前記微小欠陥を含むゲッタリング層の大部分又は全てが除去されるため、最終的には、デヌーデッドゾーン層のみが基板として残る。その結果、前述のように、バリア不良に起因して金属材料が僅かでも基板中に拡散すると、活性素子の動作に深刻な悪影響を及ぼしてしまう。
【００１５】
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係る半導体装置は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、前記貫通孔の内壁上に形成された絶縁膜と、前記貫通孔の内壁上に前記絶縁膜を挟んで形成されたバリア膜と、前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように形成された導電部とを備え、前記貫通孔の周辺に位置する部分の前記半導体基板における少なくとも前記第１の面側にゲッタリングサイトが形成されている。
【００１６】
本発明に係る半導体装置によると、貫通孔におけるバリア膜を十分な厚さで形成することが困難な領域の周辺、つまり、半導体基板の第１の面近傍における貫通孔の周辺に、ゲッタリングサイトが形成されている。このため、貫通電極となる導電部を構成する金属材料が半導体基板中に拡散しても、当該金属材料を確実にゲッタリングすることが可能となるので、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができる。従って、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００１７】
ところで、貫通電極を有する半導体装置においては、貫通電極を構成する金属材料の熱膨張係数と基板材料の熱膨張係数とが大きく異なることに起因して、貫通電極の周囲にストレスが生じる。その結果、貫通電極に近接した領域では、キャリアの移動度がストレスにより変動して活性素子の動作に影響を及ぼすため、貫通電極の直近に、活性素子を配置しない緩衝領域を設けている。すなわち、貫通電極を有する半導体装置には、緩衝領域の配置によって集積回路の面積効率が低下するという弊害がある。
【００１８】
しかしながら、本発明に係る半導体装置においては、貫通電極直近の活性素子を配置できない緩衝領域にゲッタリングサイトを形成することによって、第１の面つまり素子形成面の面積を効率的に活用することが可能となる。尚、緩衝領域として必要なサイズは、貫通電極の直径に応じて異なるが、例えば直径１μｍ程度の貫通電極に対して必要な緩衝領域は、貫通電極を中心とする半径５μｍ程度の領域である。
【００１９】
本発明に係る半導体装置において、前記貫通孔の中心から前記半導体基板における活性素子形成領域までの最短距離よりも、前記貫通孔の中心から前記ゲッタリングサイトまでの最短距離の方が短くてもよい。このようにすると、汚染源となる金属をより効率的にゲッタリングすることが可能となる。
【００２０】
尚、本発明に係る半導体装置において、半導体基板の第１の面（つまり素子形成面）側に形成される素子には、不純物層を有する活性素子、例えばダイオードやトランジスタ等が含まれ、このような活性素子が形成される領域を「活性素子形成領域」と称する。また、「貫通孔の中心から活性素子形成領域までの最短距離」とは、「貫通孔の中心から、当該貫通孔に最も近接する活性素子形成領域までの距離」を意味し、「貫通孔の中心からゲッタリングサイトまでの最短距離」とは、「貫通孔の中心から、当該貫通孔に最も近接するゲッタリングサイトまでの距離」を意味する。
【００２１】
本発明に係る半導体装置において、前記ゲッタリングサイトは前記貫通孔を取り囲むように形成されていてもよい。このようにすると、汚染源となる金属をより効率的にゲッタリングすることが可能となる。
【００２２】
本発明に係る半導体装置において、前記貫通孔の口径は、前記第２の面から前記第１の面へ向けて小さくなっていてもよい。このようにすると、素子形成面において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置を形成することが可能となる。
【００２３】
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に配線が形成されており、前記導電部と前記配線とが電気的に接続されていてもよい。この場合、前記導電部と前記配線とは、前記導電部と前記配線との間に介在するコンタクトによって電気的に接続されていてもよい。
【００２４】
本発明に係る半導体装置において、前記ゲッタリングサイトは、前記貫通孔が３つ以上二次元的に配列されてなる貫通孔群を取り囲むように形成されていてもよい。すなわち、本発明に係る半導体装置に複数の貫通電極が設けられている場合において、設計上の理由などから、３つ以上の貫通電極が二次元的に集中して配列されることにより貫通電極群が構成されている場合には、当該貫通電極群を取り囲むようにゲッタリングサイトを形成することによって、より一層面積効率良く貫通電極が配置された半導体装置を形成することが可能となる。
【００２５】
本発明に係る半導体装置において、前記貫通孔の周辺に位置する部分の前記半導体基板における前記第１の面側の表面部に絶縁領域が形成されており、前記ゲッタリングサイトは前記絶縁領域の下側に形成されていてもよい。このようにすると、半導体基板と貫通電極との間の絶縁分離をより確実に行うことができる。この場合、前記半導体基板における前記第１の面側の表面部に素子分離が形成されており、前記絶縁領域は、前記素子分離と実質的に同じ深さまで形成されていてもよい。
【００２６】
本発明に係る積層型半導体装置は、複数の半導体装置を積層させた積層型半導体装置であって、前記複数の半導体装置のうち少なくとも１つは、前述の本発明に係る半導体装置である。
【００２７】
本発明に係る積層型半導体装置によると、金属汚染に起因する活性素子の動作不良を確実に防止できるため、安定性及び信頼性に優れた積層型半導体装置を実現することができる。
【００２８】
本発明に係る半導体装置の製造方法は、貫通孔形成領域の周辺に位置する部分の半導体基板における少なくとも素子形成面側にゲッタリングサイトを形成する工程（ａ）と、前記素子形成面からその反対側の面まで前記半導体基板を貫通するように貫通孔を形成する工程（ｂ）と、前記貫通孔の内壁上に絶縁膜を形成する工程（ｃ）と、前記貫通孔の内壁上に前記絶縁膜を挟んでバリア膜を形成する工程（ｄ）と、前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように導電部を形成する工程（ｅ）とを備えている。ここで、ゲッタリングサイトを形成する工程（ａ）を、貫通孔を形成する工程（ｂ）の前に実施してもよいし、又は、貫通孔を形成する工程（ｂ）の後若しくは導電部（つまり貫通電極）を形成する工程（ｅ）の後に実施してもよい。
【００２９】
本発明に係る半導体装置の製造方法によると、半導体基板の第１の面（素子形成面）近傍における貫通孔（つまり貫通電極）の周辺にゲッタリングサイトを形成するため、貫通電極となる導電部を構成する金属材料が半導体基板中に拡散しても、当該金属材料を確実にゲッタリングすることが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【発明の効果】
【００３０】
本発明によると、半導体基板の素子形成面近傍における貫通電極周辺にゲッタリングサイトが形成されているため、貫通電極を構成する金属材料に起因する金属汚染を防止できるので、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置を示しており、図１（ａ）には半導体装置の断面図を、図１（ｂ）には半導体装置の平面図（但し活性素子については図示省略）を示している。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５は、本発明の第１の実施形態に係る半導体装置を２つ積層させた積層型半導体装置の断面図である。
【図６】図６（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置における貫通電極を取り囲むゲッタリングサイトの平面形状のバリエーションを示す図である。
【図７】図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置における貫通孔の断面形状のバリエーションを示す図である。
【図８】図８は、本発明の第１の実施形態に係る半導体装置における貫通電極と配線との接続部のバリエーションを示す断面図である。
【図９】図９は、本発明の第１の実施形態の変形例に係る半導体装置の断面図である。
【図１０】図１０（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】図１２（ａ）及び（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置における貫通電極と配線との接続部のバリエーションを示す断面図である。
【図１３】図１３は、貫通電極を有する従来の半導体装置の断面図である。
【図１４】図１４は、貫通電極と配線との接続部及びその周辺における問題点を説明するための図である。
【発明を実施するための形態】
【００３２】
以下、本発明に係る各実施形態について、図面を参照しながら説明する。尚、各実施形態で使用している材料及び数値等は例示であって、それらに本発明が限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲で、各実施形態を適宜変更することは可能であり、さらに、実施形態同士の組み合わせなども可能である。
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００３４】
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置を示しており、図１（ａ）には半導体装置の断面図を、図１（ｂ）には半導体装置の平面図（但し活性素子及び素子分離等については図示省略）を示している。尚、図１（ｂ）におけるＢ−Ｂ’面での断面図が図１（ａ）であり、図１（ａ）におけるＡ−Ａ’面での平面図が図１（ｂ）である。
【００３５】
図１（ａ）に示すように、本実施形態の半導体装置１００においては、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、半導体基板１の第１の面１ａ側の表面部に形成された素子分離６によって互いに電気的に絶縁されている。半導体基板１の第１の面１ａ上には、ゲート電極５を覆うように第１層間絶縁膜８ａが形成されていると共に、第１層間絶縁膜８ａ中には、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７が形成されている。第１層間絶縁膜８ａ上には第２層間絶縁膜８ｂが形成されていると共に、第２層間絶縁膜８ｂ中には、コンタクト７と接続し且つ半導体装置１００内で信号の伝達や電源電圧の供給などを行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａが形成されている。第２層間絶縁膜８ｂ上には第３層間絶縁膜８ｃが形成されていると共に、第３層間絶縁膜８ｃ中には、第１ビア１０ａと接続し且つ半導体装置１００内で信号の伝達や電源電圧の供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂが形成されている。第３層間絶縁膜８ｃ上には、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
【００３６】
また、図１（ａ）に示すように、第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。ここで、貫通孔２０は、第１配線９ａに達するように第１層間絶縁膜８ａ中にも形成されている。貫通孔２０の内壁上及び第２の面１ｂ上には絶縁膜２１が形成されており、貫通孔２０の内壁上には絶縁膜２１を挟んでバリア膜２２が形成されている。バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３が形成されている。これにより、導電部２３と第１配線９ａとが電気的に接続される。尚、絶縁膜２１は、半導体基板１と導電部２３とを電気的に絶縁する。バリア膜２２は、導電部２３を構成する導電材料が半導体基板１中に拡散することを防ぐ。但し、貫通電極となる導電部２３と第１配線９ａとの間の接触抵抗を低減するために、貫通孔２０内の第１配線９ａ表面（下面）上のバリア膜２２については、例えばリスパッタなどの既知の手法を用いて可能な限り薄くするか又は除去することが好ましい。
【００３７】
さらに、本実施形態の半導体装置１００においては、図１（ａ）及び（ｂ）に示すように、貫通孔２０つまり貫通電極の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。すなわち、貫通孔２０におけるバリア膜２２を十分な厚さで形成することが困難な第１の面１ａ近傍部分の周辺に、貫通電極となる導電部２３を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置１００の信頼性を向上させることができる。
【００３８】
また、貫通電極を構成する金属材料の熱膨張係数と基板材料の熱膨張係数との差などによって生じる応力が活性素子の動作に影響を及ぼすことを防ぐために、貫通電極の周辺には、活性素子を配置しない緩衝領域を配置する必要がある。それに対して、本実施形態では、当該緩衝領域にゲッタリングサイト３０を設けることによって、面積効率良く貫通電極を配置した半導体装置１００を提供することが可能となる。ここで、緩衝領域として必要なサイズは、貫通電極の直径に応じて異なるが、例えば直径１μｍ程度の貫通電極に対して必要な緩衝領域は、貫通電極を中心とする半径５μｍ程度の領域である。
【００３９】
また、本実施形態によると、ゲッタリングサイト３０が貫通孔２０を取り囲むように形成されているため、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。
【００４０】
尚、本実施形態において、貫通孔２０の中心から半導体基板１における活性素子形成領域までの最短距離よりも、貫通孔２０の中心からゲッタリングサイト３０までの最短距離の方が短いことが好ましい。このようにすると、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。ここで、「貫通孔２０の中心から活性素子形成領域までの最短距離」とは、「貫通孔２０の中心から、当該貫通孔２０に最も近接する活性素子形成領域までの距離」を意味し、「貫通孔２０の中心からゲッタリングサイト３０までの最短距離」とは、「貫通孔２０の中心から、当該貫通孔２０に最も近接するゲッタリングサイト３０までの距離」を意味する。
【００４１】
また、図１（ａ）に示す本実施形態の半導体装置１００では、２層配線構造の場合を例示しているが、配線層数は必要に応じて変えることができること、つまり、２層配線構造に限定されないことは言うまでもない。
【００４２】
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００４３】
図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）及び図４（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４４】
まず、図２（ａ）に示すように、リソグラフィなどの既知の技術を用いて、半導体基板１の第１の面（素子形成面）１ａ上に、貫通電極形成領域の周辺に例えば幅５０〜１０００ｎｍ程度（好ましくは２００〜５００ｎｍ程度）の開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１の第１の面１ａを、例えば１０００℃程度の温度でＰＯＣｌ3 ガス中に３０分程度さらすことにより、貫通電極形成領域の周辺に位置する部分の半導体基板１の第１の面１ａから、例えば濃度１×１０20／ｃｍ3 程度のリンを拡散させる。これにより、１×１０18／ｃｍ3 程度以上のリン濃度を有する領域が、第１の面１ａから深さ５００ｎｍ程度までの範囲に形成され、当該高濃度リン拡散領域がゲッタリングサイト３０として機能することになる。
【００４５】
尚、本実施形態では、ＰＯＣｌ3 ガスを用いて、高濃度リン拡散領域からなるゲッタリングサイト３０を形成したが、これに限られず、ＰＢｒ3 ガス等を用いて、高濃度リン拡散領域からなるゲッタリングサイト３０を形成してもよい。また、例えばイオン注入を用いて高濃度リン拡散領域を形成することも可能である。さらに、例えばイオン注入を用いて、半導体基板１の第１の面１ａ側の表面部に結晶欠陥を形成することにより、ゲッタリングサイトを形成することも可能である。この場合、注入エネルギー及びドーズ量等の調整を行う必要がある。
【００４６】
次に、図２（ｂ）に示すように、半導体基板１の第１の面１ａ側の表面部に、各活性素子を電気的に絶縁する素子分離６、及び、例えばトランジスタやダイオードなどの活性素子の不純物領域３を形成する。次に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５を形成した後、半導体基板１の第１の面１ａ上に、ゲート電極５を覆うように第１層間絶縁膜８ａを形成し、その後、第１層間絶縁膜８ａ中に、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７を形成する。
【００４７】
次に、図２（ｃ）に示すように、第１層間絶縁膜８ａ上に第２層間絶縁膜８ｂを形成した後、第２層間絶縁膜８ｂ中に、コンタクト７と接続し且つ半導体装置内で信号伝達や電源電圧供給等を行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａを形成する。続いて、第２層間絶縁膜８ｂ上に第３層間絶縁膜８ｃを形成した後、第３層間絶縁膜８ｃ中に、第１ビア１０ａと接続し且つ半導体装置内で信号伝達や電源電圧供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂを形成する。その後、第３層間絶縁膜８ｃ上に、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
【００４８】
次に、図３（ａ）に示すように、半導体基板１における第１の面１ａの反対側の面から半導体基板１を、最終的な厚さが例えば５〜１００μｍ程度（望ましくは２０〜５０μｍ程度）になるまで薄くする。ここで、半導体基板１における第１の面１ａの反対側に現れた新生面を第２の面１ｂとする。本実施形態では、この基板薄化工程に、例えば、グラインディング等の機械的な研削・研磨、ＣＭＰ（chemical mechanical polishing ）等の化学的な研磨又はドライエッチング若しくはウェットエッチングを用いる。
【００４９】
尚、基板薄化工程においては、最終的な基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。そこで、このような問題を避けるために、基板薄化工程及びその後の工程において、基板の上側に接着剤などを介して支持基板を貼り付けることによって、基板を補強しても良い。
【００５０】
次に、図３（ｂ）に示すように、半導体基板１の第２の面１ｂ側から、半導体基板１及び第１層間絶縁膜８ａを貫通し且つ第１配線９ａまで達する貫通孔２０を形成する。ここで、貫通孔２０の口径は、例えば０．１〜２０μｍ程度（望ましくは０．５〜１０μｍ程度）である。尚、貫通孔２０は活性素子形成領域を避けて形成される。また、ゲッタリングサイト３０が貫通孔２０の周囲を取り囲むように貫通孔２０は形成される。ここで、貫通孔２０とゲッタリングサイト３０とを確実に接触させるために、図２（ａ）に示す工程で貫通孔形成領域にもゲッタリングサイト３０を形成しておいてもよい。
【００５１】
また、本実施形態では、貫通孔２０の形成に公知の技術を用いる。例えば、リソグラフィ技術を用いて、第２の面１ｂ上に、貫通孔形成領域に開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、ドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔２０を形成してもよい。或いは、エッチング技術に代えて、レーザ（例えばＣＯ2 レーザやＹＡＧ（yttrium aluminum garnet）レーザ）を用いて貫通孔２０を形成してもよい。
【００５２】
次に、図３（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、第２の面１ｂ上及び貫通孔２０の内壁上に絶縁膜２１を形成する。ここで、絶縁膜２１の材料としては、例えばＳｉＯ2 などを用いる。尚、貫通孔２０内の第１配線９ａの表面（下面）上に形成された絶縁膜２１については、例えばドライエッチングやウェットエッチングなどの方法を用いて除去する。
【００５３】
次に、図４（ａ）に示すように、半導体基板１の第２の面１ｂ側から、貫通孔２０の内壁上に絶縁膜２１を介してバリア膜２２を形成する。ここで、バリア膜２２の材料としては、貫通電極を構成する導電材料に対してバリア性を持つ材料が好ましく、例えばＴａ、ＴａＮ、Ｔｉ若しくはＴｉＮ等、又はこれらを組み合わせた材料等を用いてもよい。
【００５４】
尚、バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成される。また、第１の面（素子形成面）１ａ側の貫通孔２０の内壁上においては、バリア膜２２の厚さが薄くなりやすい。しかし、本実施形態では、貫通孔２０におけるバリア膜２２の厚さが薄くなりやすい第１の面１ａ近傍部分の周辺に、貫通電極を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００５５】
最後に、図４（ｂ）に示すように、絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３を形成する。ここで、導電部２３の材料としては、例えばＣｕ、Ｗ、Ａｕ、Ｎｉなどを用いる。また、導電部２３の埋め込み方法としては、使用する導電材料に応じて最適な手段を選ぶものとし、例えば電解メッキや無電解メッキ、化学気相成長法などを用いる。
【００５６】
尚、本実施形態では、貫通孔２０を形成する前にゲッタリングサイト３０を形成したが、これに代えて、貫通孔２０を形成した後又は導電部（つまり貫通電極）２３を形成した後にゲッタリングサイト３０を形成してもよい。
【００５７】
以下、前述の本実施形態の半導体装置を少なくとも１つ含む複数の半導体装置を積層させた積層型半導体装置について、図面を参照しながら説明する。
【００５８】
図５は、図１（ａ）に示す本実施形態の半導体装置を２つ積層させた積層型半導体装置の断面図を示している。図５に示すように、積層型半導体装置１０１においては、インターポーザ２６上に、図１（ａ）に示す本実施形態の半導体装置と同様の構成を持つ半導体装置１００Ａ（上側）及び１００Ｂ（下側）が積層されている。ここで、半導体装置１００Ａの第２の面１ｂに露出する導電部２３と、半導体装置１００Ｂの電極パッド１１とが、例えば半田からなるバンプ２４Ａを介して電気的に接続されていると共に、半導体装置１００Ａと半導体装置１００Ｂとがアンダーフィル２５Ａによって接合されている。また、半導体装置１００Ｂの第２の面１ｂに露出する導電部２３と、インターポーザ２６とが、例えば半田からなるバンプ２４Ｂを介して電気的に接続されていると共に、半導体装置１００Ｂとインターポーザ２６とがアンダーフィル２５Ｂによって接合されている。ここで、装置間を電気的に接続するために、バンプに代えて、金属同士の直接接合を用いてもよい。
【００５９】
図５に示す積層型半導体装置１０１によると、半導体装置１００Ａ及び１００Ｂが最短距離で接続されているため、ワイヤーボンディングを用いた従来の積層型半導体装置と比べて、ワイヤーを引き回すのに必要な面積が削減された、より小型の積層型半導体装置１０１を実現することが可能となる。
【００６０】
尚、本実施形態の半導体装置においては、図１（ｂ）に示すように、貫通電極（導電部２３）を取り囲むゲッタリングサイト３０の平面形状を円形状（ドーナツ状）に設定したが、これに限られず、例えば図６（ａ）に示すように、貫通電極の周囲に、四角形などの多角形の平面形状を持つゲッタリングサイト３０を形成してもよい。また、ゲッタリングサイト３０が十分なゲッタリング能力を持つ場合には、ゲッタリングサイト３０が貫通電極の全周囲を囲む必要は無く、例えば図６（ｂ）に示すように、貫通電極から見て特定の方向のみにゲッタリングサイト３０を配置してもよい。また、図１（ｂ）には、貫通電極を覆う絶縁膜２１に接するようにゲッタリングサイト３０が形成されている様子を示したが、これに限られず、アライメントずれなどを考慮して、貫通電極を覆う絶縁膜２１とゲッタリングサイト３０との間に、例えば１μｍ程度のスペースを設けてもよい。
【００６１】
また、設計上の理由から、貫通電極を複数本（例えば３本以上）密集させた貫通電極群を配置する場合において、貫通電極群を構成する貫通電極同士の間に活性素子を形成しない場合には、例えば図６（ｃ）又は図６（ｄ）に示すように、各貫通電極ではなく貫通電極群全体を取り囲むようにゲッタリングサイト３０を形成してもよい。
【００６２】
また、本実施形態の半導体装置においては、図１（ａ）に示すように、貫通孔２０の口径を第１の面１ａ側から第２の面１ｂ側まで同じに設定したが、これに限られず、第１の面１ａ側での貫通孔２０の口径が第２の面１ｂ側での貫通孔２０の口径よりも小さくなるように設定してもよい。このようにすると、第１の面１ａ（素子形成面）側において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置１００を形成することが可能となる。具体的には、例えば図７（ａ）に示すように、貫通孔２０の口径が第２の面１ｂから第１の面１ａへ向けて小さくなるように、貫通孔２０の内壁全体がテーパー状の断面形状を有していてもよい。或いは、例えば図７（ｂ）に示すように、貫通孔２０の内壁の一部分（第２の面１ｂ側）がテーパー状の断面形状を有していると共に貫通孔２０の内壁の他の部分（第１の面１ａ側）が垂直形状の断面形状を有していてもよい。
【００６３】
また、本実施形態の半導体装置においては、図１（ｂ）に示すように、貫通孔２０の平面形状を円形に設定したが、これに限られず、設計やプロセス上の理由などから他の形が望ましい場合には、貫通孔２０の平面形状を円形以外の他の形状、例えば多角形や楕円等に設定してもよい。
【００６４】
また、本実施形態の半導体装置においては、図１（ａ）に示すように、貫通電極（導電部２３）と第１配線９ａとを直接接続したが、これに限られず、貫通電極を第２配線層９ｂ又は電極パッド１１とを直接接続してもよい。或いは、図８に示すように、貫通孔２０（貫通電極）を半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を第１層間絶縁膜８ａ中には形成せず、貫通電極（導電部２３）と第１配線９ａとを、第１層間絶縁膜８ａ中に形成したコンタクト７によって電気的に接続してもよい。
【００６５】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置について、図面を参照しながら説明する。
【００６６】
図９は、本発明の第１の実施形態の変形例に係る半導体装置の断面構造を示している。尚、本変形例の半導体装置は、図１（ａ）及び（ｂ）に示す第１の実施形態の半導体装置を変形させたものであり、図９において、第１の実施形態と同じ構成要素には同じ符号を付している。
【００６７】
図９に示すように、本変形例の半導体装置１０２においては、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、半導体基板１の第１の面１ａ側の表面部に形成された素子分離６によって互いに電気的に絶縁されている。半導体基板１の第１の面１ａ上には、ゲート電極５を覆うように第１層間絶縁膜８ａが形成されていると共に、第１層間絶縁膜８ａ中には、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７が形成されている。第１層間絶縁膜８ａ上には第２層間絶縁膜８ｂが形成されていると共に、第２層間絶縁膜８ｂ中には、コンタクト７と接続し且つ半導体装置１０２内で信号の伝達や電源電圧の供給などを行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａが形成されている。第２層間絶縁膜８ｂ上には第３層間絶縁膜８ｃが形成されていると共に、第３層間絶縁膜８ｃ中には、第１ビア１０ａと接続し且つ半導体装置１０２内で信号の伝達や電源電圧の供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂが形成されている。第３層間絶縁膜８ｃ上には、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
【００６８】
また、図９に示すように、第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。ここで、本変形例においては、貫通孔２０の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部にも、例えば素子分離６からなる絶縁領域が形成されており、貫通孔２０は、第１配線９ａに達するように当該絶縁領域及び第１層間絶縁膜８ａ中にも形成されている。貫通孔２０の内壁上及び第２の面１ｂ上には絶縁膜２１が形成されており、貫通孔２０の内壁上には絶縁膜２１を挟んでバリア膜２２が形成されている。バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３が形成されている。これにより、導電部２３と第１配線９ａとが電気的に接続される。尚、絶縁膜２１は、半導体基板１と導電部２３とを電気的に絶縁する。バリア膜２２は、導電部２３を構成する導電材料が半導体基板１中に拡散することを防ぐ。但し、貫通電極となる導電部２３と第１配線９ａとの間の接触抵抗を低減するために、貫通孔２０内の第１配線９ａ表面（下面）上のバリア膜２２については、例えばリスパッタなどの既知の手法を用いて可能な限り薄くするか又は除去することが好ましい。
【００６９】
さらに、本変形例の半導体装置１０２においては、図９に示すように、貫通孔２０つまり貫通電極の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部に形成された素子分離６からなる絶縁領域の下側にゲッタリングサイト３０が形成されていることである。
【００７０】
以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、半導体基板１の第１の面１ａ側において、貫通電極（導電部２３）と半導体基板１との間の絶縁分離を確実に実現できるという効果を得ることができる。すなわち、第１の実施形態では、貫通孔２０の内壁上に形成される絶縁膜２１の堆積膜厚が、半導体基板１の第１の面１ａ側において不十分になった場合、貫通電極と半導体基板１との間で絶縁不良が生じ、両者の電位がほぼ同一となる結果、素子の動作に悪影響が生じるという問題が発生する可能性がある。それに対して、本変形例においては、半導体基板１の第１の面１ａ側の表面部に、予め絶縁領域（素子分離６）を形成しておくことによって、貫通孔２０の内壁上に十分な膜厚で絶縁膜２１を堆積させることが困難な当該表面部においても、貫通電極と半導体基板１との間の絶縁信頼性を向上させることが可能となる。
【００７１】
尚、本変形例においては、貫通孔２０の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部に素子分離６を形成したが、これに代えて、他の絶縁領域、好ましくは、素子分離６と同等の深さを持つ絶縁領域を形成してもよい。
【００７２】
また、本変形例において、貫通孔２０の中心から半導体基板１における活性素子形成領域までの最短距離よりも、貫通孔２０の中心からゲッタリングサイト３０までの最短距離の方が短いことが好ましい。このようにすると、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。
【００７３】
また、図９に示す本変形例の半導体装置１０２では、２層配線構造の場合を例示しているが、配線層数は必要に応じて変えることができること、つまり、２層配線構造に限定されないことは言うまでもない。
【００７４】
以下、本発明の第１の実施形態の変形例に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００７５】
図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。尚、本変形例に係る半導体装置の製造方法は第１の実施形態と共通する部分が多いので、図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）において、第１の実施形態と同じ構成要素には同じ符号を付し、以下、第１の実施形態と異なる工程を中心に説明する。
【００７６】
まず、図１０（ａ）に示すように、リソグラフィなどの既知の技術を用いて、半導体基板１の第１の面（素子形成面）１ａ上に、貫通電極形成領域の周辺に例えば幅５０〜１０００ｎｍ程度（好ましくは２００〜５００ｎｍ程度）の開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１の第１の面１ａに対して、例えばＨｅイオンを注入エネルギー２００ｋｅＶ、ドーズ量１×１０17 atom／ｃｍ2 の条件で注入する。これにより、半導体基板１の第１の面１ａから例えば０．５〜１．０μｍ程度の深さまでの範囲に例えば密度１０10／ｃｍ3 以上の結晶欠陥が形成され、当該結晶欠陥領域がゲッタリングサイト３０として機能することになる。
【００７７】
尚、本変形例では、Ｈｅイオンを注入してゲッタリングサイト３０を形成したが、これに限られず、例えばＳｉ、Ａｒ、Ａｓ、Ｂ、Ｏ、Ｆ、Ｃ若しくはＧｅなどのイオン、又はこれらのイオンの２つ以上を注入してもよい。また、その際の注入条件は各イオンに応じて最適化すればよい。
【００７８】
次に、図１０（ｂ）に示すように、半導体基板１の第１の面１ａ側の表面部に、各活性素子を電気的に絶縁する素子分離６を形成する。本変形例では、活性素子形成領域に加えて、貫通孔形成領域及びその周辺にも素子分離６を形成する。また、貫通孔形成領域及びその周辺においては、ゲッタリングサイト３０が素子分離６の下側に位置するように素子分離６を形成する。
【００７９】
次に、図１０（ｃ）に示すように、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３を形成する。次に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５を形成した後、半導体基板１の第１の面１ａ上に、ゲート電極５を覆うように第１層間絶縁膜８ａを形成し、その後、第１層間絶縁膜８ａ中に、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７を形成する。
【００８０】
次に、図１１（ａ）に示すように、第１層間絶縁膜８ａ上に第２層間絶縁膜８ｂを形成した後、第２層間絶縁膜８ｂ中に、コンタクト７と接続し且つ半導体装置内で信号伝達や電源電圧供給等を行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａを形成する。続いて、第２層間絶縁膜８ｂ上に第３層間絶縁膜８ｃを形成した後、第３層間絶縁膜８ｃ中に、第１ビア１０ａと接続し且つ半導体装置内で信号伝達や電源電圧供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂを形成する。その後、第３層間絶縁膜８ｃ上に、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
【００８１】
次に、図１１（ｂ）に示すように、半導体基板１における第１の面１ａの反対側の面から半導体基板１を、最終的な厚さが例えば５〜１００μｍ程度（望ましくは２０〜５０μｍ程度）になるまで薄くする。ここで、半導体基板１における第１の面１ａの反対側に現れた新生面を第２の面１ｂとする。本変形例では、この基板薄化工程に、例えば、グラインディング等の機械的な研削・研磨、ＣＭＰ等の化学的な研磨又はドライエッチング若しくはウェットエッチングを用いる。
【００８２】
尚、基板薄化工程においては、最終的な基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。そこで、このような問題を避けるために、基板薄化工程及びその後の工程において、基板の上側に接着剤などを介して支持基板を貼り付けることによって、基板を補強しても良い。
【００８３】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、半導体基板１、素子分離６及び第１層間絶縁膜８ａを貫通し且つ第１配線９ａまで達する貫通孔２０を形成する。ここで、貫通孔２０の口径は、例えば０．１〜２０μｍ程度（望ましくは０．５〜１０μｍ程度）である。尚、貫通孔２０は活性素子形成領域を避けて形成される。また、ゲッタリングサイト３０が貫通孔２０の周囲を取り囲むように貫通孔２０は形成される。貫通孔２０の形成方法については、第１の実施形態と同様である。ここで、貫通孔２０とゲッタリングサイト３０とを接触させるために、図１０（ａ）に示す工程で貫通孔形成領域にもゲッタリングサイト３０を形成しておいてもよい。
【００８４】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、第２の面１ｂ上及び貫通孔２０の内壁上に絶縁膜２１を形成する。ここで、絶縁膜２１の材料としては、例えばＳｉＯ2 などを用いる。尚、貫通孔２０内の第１配線９ａの表面（下面）上に形成された絶縁膜２１については、例えばドライエッチングやウェットエッチングなどの方法を用いて除去する。
【００８５】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、貫通孔２０の内壁上に絶縁膜２１を介してバリア膜２２を形成する。ここで、バリア膜２２の材料としては、貫通電極を構成する導電材料に対してバリア性を持つ材料が好ましく、例えばＴａ、ＴａＮ、Ｔｉ若しくはＴｉＮ等、又はこれらを組み合わせた材料等を用いてもよい。
【００８６】
尚、バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成される。また、第１の面（素子形成面）１ａ側の貫通孔２０の内壁上においては、バリア膜２２の厚さが薄くなりやすい。しかし、本実施形態では、貫通孔２０におけるバリア膜２２の厚さが薄くなりやすい部分の周辺に、貫通電極を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００８７】
最後に、図１１（ｃ）に示すように、絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３を形成する。ここで、導電部２３の材料としては、例えばＣｕ、Ｗ、Ａｕ、Ｎｉなどを用いる。また、導電部２３の埋め込み方法としては、使用する導電材料に応じて最適な手段を選ぶものとし、例えば電解メッキや無電解メッキ、化学気相成長法などを用いる。
【００８８】
尚、本変形例では、貫通孔２０を形成する前にゲッタリングサイト３０を形成したが、これに代えて、貫通孔２０を形成した後又は導電部（つまり貫通電極）２３を形成した後にゲッタリングサイト３０を形成してもよい。
【００８９】
また、前述の本変形例の半導体装置を少なくとも１つ含む複数の半導体装置を積層させた積層型半導体装置を構成することによって、ワイヤーボンディングを用いた従来の積層型半導体装置と比べて、ワイヤーを引き回すのに必要な面積が削減された、より小型の積層型半導体装置を実現することが可能となる。具体的には、例えば図５に示す積層型半導体装置において、図１（ａ）に示す第１の実施形態の半導体装置に代えて、図９に示す本変形例の半導体装置を積層させてもよい。
【００９０】
また、本変形例において、貫通電極（導電部２３）を取り囲むゲッタリングサイト３０の平面形状については、円形状（ドーナツ状）、又は四角形などの多角形状に設定してもよい。また、ゲッタリングサイト３０が十分なゲッタリング能力を持つ場合には、ゲッタリングサイト３０が貫通電極の全周囲を囲む必要は無く、貫通電極から見て特定の方向のみにゲッタリングサイト３０を配置してもよい。また、図９に示す本変形例の半導体装置においては、貫通電極を覆う絶縁膜２１に接するようにゲッタリングサイト３０が形成されているが、これに限られず、アライメントずれなどを考慮して、貫通電極を覆う絶縁膜２１とゲッタリングサイト３０との間に、例えば１μｍ程度のスペースを設けてもよい。
【００９１】
また、設計上の理由から、貫通電極を複数本（例えば３本以上）密集させた貫通電極群を配置する場合において、貫通電極群を構成する貫通電極同士の間に活性素子を形成しない場合には、各貫通電極ではなく貫通電極群全体を取り囲むようにゲッタリングサイト３０を形成してもよい。
【００９２】
また、本変形例の半導体装置においては、図９に示すように、貫通孔２０の口径を第１の面１ａ側から第２の面１ｂ側まで同じに設定したが、これに限られず、第１の面１ａ側での貫通孔２０の口径が第２の面１ｂ側での貫通孔２０の口径よりも小さくなるように設定してもよい。このようにすると、第１の面１ａ（素子形成面）側において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置１００を形成することが可能となる。具体的には、貫通孔２０の口径が第２の面１ｂから第１の面１ａへ向けて小さくなるように、貫通孔２０の内壁全体がテーパー状の断面形状を有していてもよい。或いは、貫通孔２０の内壁の一部分（第２の面１ｂ側）がテーパー状の断面形状を有していると共に貫通孔２０の内壁の他の部分（第１の面１ａ側）が垂直形状の断面形状を有していてもよい。
【００９３】
また、本変形例においては、貫通孔２０の平面形状を円形に設定してもよいし、又は、設計やプロセス上の理由などから他の形が望ましい場合には、貫通孔２０の平面形状を円形以外の他の形状、例えば多角形や楕円等に設定してもよい。
【００９４】
また、本変形例の半導体装置においては、図９に示すように、貫通電極（導電部２３）と第１配線９ａとを直接接続したが、これに限られず、貫通電極を第２配線層９ｂ又は電極パッド１１とを直接接続してもよい。或いは、図１２（ａ）に示すように、貫通孔２０（貫通電極）を、素子分離６を除く半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を素子分離６及び第１層間絶縁膜８ａには形成せず、貫通電極（導電部２３）と第１配線９ａとを、素子分離６及び第１層間絶縁膜８ａに形成したコンタクト７によって電気的に接続してもよい。或いは、図１２（ｂ）に示すように、貫通孔２０（貫通電極）を、素子分離６を含む半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を第１層間絶縁膜８ａ中には形成せず、貫通電極（導電部２３）と第１配線９ａとを、第１層間絶縁膜８ａ中に形成したコンタクト７によって電気的に接続してもよい。
【産業上の利用可能性】
【００９５】
本発明は、貫通電極を有する半導体装置及びその製造方法に関し、半導体基板の素子形成面近傍における貫通電極からの金属汚染が活性素子に悪影響を及ぼす事態を阻止でき、非常に有用である。
【符号の説明】
【００９６】
１ 半導体基板
１ａ 第1の面
１ｂ 第２の面
３ 不純物領域
４ ゲート絶縁膜
５ ゲート電極
６ 素子分離
７ コンタクト
８ａ 第１層間絶縁膜
８ｂ 第２層間絶縁膜
８ｃ 第３層間絶縁膜
９ａ 第１配線
９ｂ 第２配線
１０ａ 第１ビア
１０ｂ 第２ビア
１１ 電極パッド
２０ 貫通孔
２１ 絶縁膜
２２ バリア膜
２３ 導電部
２４Ａ、２４Ｂ バンプ
２５Ａ、２５Ｂ アンダーフィル
２６ インターポーザ
３０ ゲッタリングサイト
１００、１００Ａ、１００Ｂ、１０２ 半導体装置
１０１ 積層型半導体装置
【技術分野】
【０００１】
本発明は、貫通電極を有した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化や異種半導体装置の集積を目的に、複数の半導体チップを積み重ねて１パッケージ化した積層型半導体装置の開発が行われている。その多くは、積層した半導体装置間をインターポーザなどの中継基板を介してワイヤーボンディングにより電気的に接続したものであった。この構造では、半導体チップ間を接続する引回し配線が長くなるため、配線抵抗が大きくなると共に配線の寄生容量も大きくなり、その結果、ＲＣ遅延が大きくなるので、高速動作には限界があった。また、ワイヤーを引き回す分だけ半導体装置全体の大きさが拡大するため、小型化・低背化にも限界があった。
【０００３】
その解決策として、半導体装置に形成した貫通孔に金属や導電性樹脂を充填した貫通電極により、積層半導体チップ間を接続する方法が知られている（例えば特許文献１参照）。この構成を用いることによって、積層した半導体チップ間を最短距離で接続できるため、ワイヤーボンディングによる接続の場合と比べて配線長を短縮できるので、配線抵抗及び寄生容量を低減することが可能となり、その結果、ＲＣ遅延を低減することによって高速動作が可能となる。また、ワイヤーを引き回すための領域を削減できるため、半導体装置のみの大きさによって積層型半導体装置全体の大きさが決まる。さらに、積層する各半導体装置を薄化することによって低背化することもできるため、従来構造と比べて、半導体装置全体の大きさを縮小することも可能となる。
【０００４】
図１３は、貫通電極を有する従来の半導体装置の断面図である。図１３に示すように、従来の半導体装置２００においては、集積回路形成面である第１の面２１０ａとその反対面である第２の面２１０ｂとを有する半導体基板２１０に、第１の面２１０ａから第２の面２１０ｂまで延びた貫通孔２１１が形成されている。ここで、第１の面２１０ａ上には、配線層２１３を有する層間絶縁膜２１２が形成されており、貫通孔２１１は、配線層２１３に達するように層間絶縁膜２１２中にも形成されている。貫通孔２１１の内壁上及び第２の面２１０ｂ上には絶縁膜２１４が形成されており、貫通孔２１１の内壁上には絶縁膜２１４を挟んでバリア膜２１５が形成されている。絶縁膜２１４及びバリア膜２１５が形成された貫通孔２１１が埋まるように貫通電極となる導電部２１６が形成されている。絶縁膜２１４は、半導体基板２１０と導電部２１６とを電気的に絶縁する。バリア膜２１５は、導電部２１６を構成する導電材料が半導体基板２１０中に拡散することを防ぐ。
【０００５】
図１３に示す半導体装置２００の製造方法は以下の通りである。
【０００６】
まず、半導体基板２１０の第１の面２１０ａ上に集積回路等（図示省略）を形成した後、第１の面２１０ａ上に、前記集積回路と電気的に接続された配線層２１３を有する層間絶縁膜２１２を形成する。その後、半導体基板２１０の裏面（第１の面２１０ａの反対面）に対して機械研磨・研削や化学研磨・研削などを実施して、半導体基板２１０の薄化を行う。その後、半導体基板２１０の裏面側の新生面である第２の面２１０ｂから貫通孔２１１を形成し、当該貫通孔２１１内に配線層２１３を露出させる。次に、貫通孔２１１の内壁上及び第２の面２１０ｂ上に絶縁膜２１４を形成した後、貫通孔２１１の内壁上に絶縁膜２１４を挟んでバリア膜２１５を形成する。その後、絶縁膜２１４及びバリア膜２１５が形成された貫通孔２１１に金属材料を埋め込んで、貫通電極となる導電部２１６を形成する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３０９２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、貫通電極を有する従来の半導体装置においては、不純物層を有する活性素子（トランジスタ、ダイオード等）に動作不良が生じてしまうという問題がある。
【０００９】
前記に鑑み、本発明は、貫通電極を有する半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本願発明者が従来の半導体装置を解析検討した結果、貫通電極を構成する金属材料が半導体基板中に拡散することに起因して、意図しない金属汚染が発生し、その結果、活性素子の動作不良が生じていることが判明した。具体的には、以下の通りである。
【００１１】
貫通電極を用いてチップ同士又はチップとインターポーザ等とを接続して３次元集積回路を形成する場合、貫通電極を構成する金属材料が基板中に拡散することを防止する必要がある。
【００１２】
そこで、従来、貫通電極とその周囲の基板との間にバリア膜を形成することが有効な方法であると考えられてきた。すなわち、従来の半導体装置の製造においては、基板の裏面側つまり第２の面側から、貫通孔及びその内壁を覆う絶縁膜を形成した後、当該絶縁膜上にバリア材料を堆積する。
【００１３】
しかしながら、図１４に示すように、基板裏面側から物理気相成長（ＰＶＤ）法などを用いてバリア膜２１５の堆積を行うと、特に貫通孔２１１が高アスペクト比（例えば直径５μｍ、深さ５０μｍでアスペクト比１０）を持つ場合、貫通孔２１１の基板表面側（図１４中の領域Ｃ）において十分な厚さを持つバリア膜２１５を堆積することは困難であり、バリア不良が生じてしまう。その結果、貫通電極（導電部２１６）を構成する金属材料が半導体基板２１０中へ拡散してしまい、活性素子の動作不良が生じてしまう。
【００１４】
ところで、半導体基板（ウェハ）においては、通常、その表面から深さ３０〜５０μｍ程度までの領域に、欠陥の無いデヌーデッドゾーンと呼ばれる層が存在し、デヌーデッドゾーンの下側には、密度１０8 〜１０9 ／ｃｍ3 程度の微小欠陥を有した層が存在している。そして、この微小欠陥は、汚染源となる金属元素を捕獲するゲッタリングサイトとして機能する。しかしながら、貫通電極を有する従来の半導体装置では、基板の厚さを薄くする際に、前記微小欠陥を含むゲッタリング層の大部分又は全てが除去されるため、最終的には、デヌーデッドゾーン層のみが基板として残る。その結果、前述のように、バリア不良に起因して金属材料が僅かでも基板中に拡散すると、活性素子の動作に深刻な悪影響を及ぼしてしまう。
【００１５】
本発明は、以上の知見に基づいてなされたものであって、具体的には、本発明に係る半導体装置は、素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、前記貫通孔の内壁上に形成された絶縁膜と、前記貫通孔の内壁上に前記絶縁膜を挟んで形成されたバリア膜と、前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように形成された導電部とを備え、前記貫通孔の周辺に位置する部分の前記半導体基板における少なくとも前記第１の面側にゲッタリングサイトが形成されている。
【００１６】
本発明に係る半導体装置によると、貫通孔におけるバリア膜を十分な厚さで形成することが困難な領域の周辺、つまり、半導体基板の第１の面近傍における貫通孔の周辺に、ゲッタリングサイトが形成されている。このため、貫通電極となる導電部を構成する金属材料が半導体基板中に拡散しても、当該金属材料を確実にゲッタリングすることが可能となるので、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができる。従って、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００１７】
ところで、貫通電極を有する半導体装置においては、貫通電極を構成する金属材料の熱膨張係数と基板材料の熱膨張係数とが大きく異なることに起因して、貫通電極の周囲にストレスが生じる。その結果、貫通電極に近接した領域では、キャリアの移動度がストレスにより変動して活性素子の動作に影響を及ぼすため、貫通電極の直近に、活性素子を配置しない緩衝領域を設けている。すなわち、貫通電極を有する半導体装置には、緩衝領域の配置によって集積回路の面積効率が低下するという弊害がある。
【００１８】
しかしながら、本発明に係る半導体装置においては、貫通電極直近の活性素子を配置できない緩衝領域にゲッタリングサイトを形成することによって、第１の面つまり素子形成面の面積を効率的に活用することが可能となる。尚、緩衝領域として必要なサイズは、貫通電極の直径に応じて異なるが、例えば直径１μｍ程度の貫通電極に対して必要な緩衝領域は、貫通電極を中心とする半径５μｍ程度の領域である。
【００１９】
本発明に係る半導体装置において、前記貫通孔の中心から前記半導体基板における活性素子形成領域までの最短距離よりも、前記貫通孔の中心から前記ゲッタリングサイトまでの最短距離の方が短くてもよい。このようにすると、汚染源となる金属をより効率的にゲッタリングすることが可能となる。
【００２０】
尚、本発明に係る半導体装置において、半導体基板の第１の面（つまり素子形成面）側に形成される素子には、不純物層を有する活性素子、例えばダイオードやトランジスタ等が含まれ、このような活性素子が形成される領域を「活性素子形成領域」と称する。また、「貫通孔の中心から活性素子形成領域までの最短距離」とは、「貫通孔の中心から、当該貫通孔に最も近接する活性素子形成領域までの距離」を意味し、「貫通孔の中心からゲッタリングサイトまでの最短距離」とは、「貫通孔の中心から、当該貫通孔に最も近接するゲッタリングサイトまでの距離」を意味する。
【００２１】
本発明に係る半導体装置において、前記ゲッタリングサイトは前記貫通孔を取り囲むように形成されていてもよい。このようにすると、汚染源となる金属をより効率的にゲッタリングすることが可能となる。
【００２２】
本発明に係る半導体装置において、前記貫通孔の口径は、前記第２の面から前記第１の面へ向けて小さくなっていてもよい。このようにすると、素子形成面において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置を形成することが可能となる。
【００２３】
本発明に係る半導体装置において、前記半導体基板の前記第１の面上に配線が形成されており、前記導電部と前記配線とが電気的に接続されていてもよい。この場合、前記導電部と前記配線とは、前記導電部と前記配線との間に介在するコンタクトによって電気的に接続されていてもよい。
【００２４】
本発明に係る半導体装置において、前記ゲッタリングサイトは、前記貫通孔が３つ以上二次元的に配列されてなる貫通孔群を取り囲むように形成されていてもよい。すなわち、本発明に係る半導体装置に複数の貫通電極が設けられている場合において、設計上の理由などから、３つ以上の貫通電極が二次元的に集中して配列されることにより貫通電極群が構成されている場合には、当該貫通電極群を取り囲むようにゲッタリングサイトを形成することによって、より一層面積効率良く貫通電極が配置された半導体装置を形成することが可能となる。
【００２５】
本発明に係る半導体装置において、前記貫通孔の周辺に位置する部分の前記半導体基板における前記第１の面側の表面部に絶縁領域が形成されており、前記ゲッタリングサイトは前記絶縁領域の下側に形成されていてもよい。このようにすると、半導体基板と貫通電極との間の絶縁分離をより確実に行うことができる。この場合、前記半導体基板における前記第１の面側の表面部に素子分離が形成されており、前記絶縁領域は、前記素子分離と実質的に同じ深さまで形成されていてもよい。
【００２６】
本発明に係る積層型半導体装置は、複数の半導体装置を積層させた積層型半導体装置であって、前記複数の半導体装置のうち少なくとも１つは、前述の本発明に係る半導体装置である。
【００２７】
本発明に係る積層型半導体装置によると、金属汚染に起因する活性素子の動作不良を確実に防止できるため、安定性及び信頼性に優れた積層型半導体装置を実現することができる。
【００２８】
本発明に係る半導体装置の製造方法は、貫通孔形成領域の周辺に位置する部分の半導体基板における少なくとも素子形成面側にゲッタリングサイトを形成する工程（ａ）と、前記素子形成面からその反対側の面まで前記半導体基板を貫通するように貫通孔を形成する工程（ｂ）と、前記貫通孔の内壁上に絶縁膜を形成する工程（ｃ）と、前記貫通孔の内壁上に前記絶縁膜を挟んでバリア膜を形成する工程（ｄ）と、前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように導電部を形成する工程（ｅ）とを備えている。ここで、ゲッタリングサイトを形成する工程（ａ）を、貫通孔を形成する工程（ｂ）の前に実施してもよいし、又は、貫通孔を形成する工程（ｂ）の後若しくは導電部（つまり貫通電極）を形成する工程（ｅ）の後に実施してもよい。
【００２９】
本発明に係る半導体装置の製造方法によると、半導体基板の第１の面（素子形成面）近傍における貫通孔（つまり貫通電極）の周辺にゲッタリングサイトを形成するため、貫通電極となる導電部を構成する金属材料が半導体基板中に拡散しても、当該金属材料を確実にゲッタリングすることが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【発明の効果】
【００３０】
本発明によると、半導体基板の素子形成面近傍における貫通電極周辺にゲッタリングサイトが形成されているため、貫通電極を構成する金属材料に起因する金属汚染を防止できるので、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置を示しており、図１（ａ）には半導体装置の断面図を、図１（ｂ）には半導体装置の平面図（但し活性素子については図示省略）を示している。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】図４（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５は、本発明の第１の実施形態に係る半導体装置を２つ積層させた積層型半導体装置の断面図である。
【図６】図６（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置における貫通電極を取り囲むゲッタリングサイトの平面形状のバリエーションを示す図である。
【図７】図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置における貫通孔の断面形状のバリエーションを示す図である。
【図８】図８は、本発明の第１の実施形態に係る半導体装置における貫通電極と配線との接続部のバリエーションを示す断面図である。
【図９】図９は、本発明の第１の実施形態の変形例に係る半導体装置の断面図である。
【図１０】図１０（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】図１２（ａ）及び（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置における貫通電極と配線との接続部のバリエーションを示す断面図である。
【図１３】図１３は、貫通電極を有する従来の半導体装置の断面図である。
【図１４】図１４は、貫通電極と配線との接続部及びその周辺における問題点を説明するための図である。
【発明を実施するための形態】
【００３２】
以下、本発明に係る各実施形態について、図面を参照しながら説明する。尚、各実施形態で使用している材料及び数値等は例示であって、それらに本発明が限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲で、各実施形態を適宜変更することは可能であり、さらに、実施形態同士の組み合わせなども可能である。
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００３４】
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置を示しており、図１（ａ）には半導体装置の断面図を、図１（ｂ）には半導体装置の平面図（但し活性素子及び素子分離等については図示省略）を示している。尚、図１（ｂ）におけるＢ−Ｂ’面での断面図が図１（ａ）であり、図１（ａ）におけるＡ−Ａ’面での平面図が図１（ｂ）である。
【００３５】
図１（ａ）に示すように、本実施形態の半導体装置１００においては、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、半導体基板１の第１の面１ａ側の表面部に形成された素子分離６によって互いに電気的に絶縁されている。半導体基板１の第１の面１ａ上には、ゲート電極５を覆うように第１層間絶縁膜８ａが形成されていると共に、第１層間絶縁膜８ａ中には、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７が形成されている。第１層間絶縁膜８ａ上には第２層間絶縁膜８ｂが形成されていると共に、第２層間絶縁膜８ｂ中には、コンタクト７と接続し且つ半導体装置１００内で信号の伝達や電源電圧の供給などを行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａが形成されている。第２層間絶縁膜８ｂ上には第３層間絶縁膜８ｃが形成されていると共に、第３層間絶縁膜８ｃ中には、第１ビア１０ａと接続し且つ半導体装置１００内で信号の伝達や電源電圧の供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂが形成されている。第３層間絶縁膜８ｃ上には、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
【００３６】
また、図１（ａ）に示すように、第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。ここで、貫通孔２０は、第１配線９ａに達するように第１層間絶縁膜８ａ中にも形成されている。貫通孔２０の内壁上及び第２の面１ｂ上には絶縁膜２１が形成されており、貫通孔２０の内壁上には絶縁膜２１を挟んでバリア膜２２が形成されている。バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３が形成されている。これにより、導電部２３と第１配線９ａとが電気的に接続される。尚、絶縁膜２１は、半導体基板１と導電部２３とを電気的に絶縁する。バリア膜２２は、導電部２３を構成する導電材料が半導体基板１中に拡散することを防ぐ。但し、貫通電極となる導電部２３と第１配線９ａとの間の接触抵抗を低減するために、貫通孔２０内の第１配線９ａ表面（下面）上のバリア膜２２については、例えばリスパッタなどの既知の手法を用いて可能な限り薄くするか又は除去することが好ましい。
【００３７】
さらに、本実施形態の半導体装置１００においては、図１（ａ）及び（ｂ）に示すように、貫通孔２０つまり貫通電極の周辺に位置する部分の半導体基板１における少なくとも第１の面１ａ側にゲッタリングサイト３０が形成されている。すなわち、貫通孔２０におけるバリア膜２２を十分な厚さで形成することが困難な第１の面１ａ近傍部分の周辺に、貫通電極となる導電部２３を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置１００の信頼性を向上させることができる。
【００３８】
また、貫通電極を構成する金属材料の熱膨張係数と基板材料の熱膨張係数との差などによって生じる応力が活性素子の動作に影響を及ぼすことを防ぐために、貫通電極の周辺には、活性素子を配置しない緩衝領域を配置する必要がある。それに対して、本実施形態では、当該緩衝領域にゲッタリングサイト３０を設けることによって、面積効率良く貫通電極を配置した半導体装置１００を提供することが可能となる。ここで、緩衝領域として必要なサイズは、貫通電極の直径に応じて異なるが、例えば直径１μｍ程度の貫通電極に対して必要な緩衝領域は、貫通電極を中心とする半径５μｍ程度の領域である。
【００３９】
また、本実施形態によると、ゲッタリングサイト３０が貫通孔２０を取り囲むように形成されているため、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。
【００４０】
尚、本実施形態において、貫通孔２０の中心から半導体基板１における活性素子形成領域までの最短距離よりも、貫通孔２０の中心からゲッタリングサイト３０までの最短距離の方が短いことが好ましい。このようにすると、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。ここで、「貫通孔２０の中心から活性素子形成領域までの最短距離」とは、「貫通孔２０の中心から、当該貫通孔２０に最も近接する活性素子形成領域までの距離」を意味し、「貫通孔２０の中心からゲッタリングサイト３０までの最短距離」とは、「貫通孔２０の中心から、当該貫通孔２０に最も近接するゲッタリングサイト３０までの距離」を意味する。
【００４１】
また、図１（ａ）に示す本実施形態の半導体装置１００では、２層配線構造の場合を例示しているが、配線層数は必要に応じて変えることができること、つまり、２層配線構造に限定されないことは言うまでもない。
【００４２】
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００４３】
図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）及び図４（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００４４】
まず、図２（ａ）に示すように、リソグラフィなどの既知の技術を用いて、半導体基板１の第１の面（素子形成面）１ａ上に、貫通電極形成領域の周辺に例えば幅５０〜１０００ｎｍ程度（好ましくは２００〜５００ｎｍ程度）の開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１の第１の面１ａを、例えば１０００℃程度の温度でＰＯＣｌ3 ガス中に３０分程度さらすことにより、貫通電極形成領域の周辺に位置する部分の半導体基板１の第１の面１ａから、例えば濃度１×１０20／ｃｍ3 程度のリンを拡散させる。これにより、１×１０18／ｃｍ3 程度以上のリン濃度を有する領域が、第１の面１ａから深さ５００ｎｍ程度までの範囲に形成され、当該高濃度リン拡散領域がゲッタリングサイト３０として機能することになる。
【００４５】
尚、本実施形態では、ＰＯＣｌ3 ガスを用いて、高濃度リン拡散領域からなるゲッタリングサイト３０を形成したが、これに限られず、ＰＢｒ3 ガス等を用いて、高濃度リン拡散領域からなるゲッタリングサイト３０を形成してもよい。また、例えばイオン注入を用いて高濃度リン拡散領域を形成することも可能である。さらに、例えばイオン注入を用いて、半導体基板１の第１の面１ａ側の表面部に結晶欠陥を形成することにより、ゲッタリングサイトを形成することも可能である。この場合、注入エネルギー及びドーズ量等の調整を行う必要がある。
【００４６】
次に、図２（ｂ）に示すように、半導体基板１の第１の面１ａ側の表面部に、各活性素子を電気的に絶縁する素子分離６、及び、例えばトランジスタやダイオードなどの活性素子の不純物領域３を形成する。次に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５を形成した後、半導体基板１の第１の面１ａ上に、ゲート電極５を覆うように第１層間絶縁膜８ａを形成し、その後、第１層間絶縁膜８ａ中に、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７を形成する。
【００４７】
次に、図２（ｃ）に示すように、第１層間絶縁膜８ａ上に第２層間絶縁膜８ｂを形成した後、第２層間絶縁膜８ｂ中に、コンタクト７と接続し且つ半導体装置内で信号伝達や電源電圧供給等を行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａを形成する。続いて、第２層間絶縁膜８ｂ上に第３層間絶縁膜８ｃを形成した後、第３層間絶縁膜８ｃ中に、第１ビア１０ａと接続し且つ半導体装置内で信号伝達や電源電圧供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂを形成する。その後、第３層間絶縁膜８ｃ上に、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
【００４８】
次に、図３（ａ）に示すように、半導体基板１における第１の面１ａの反対側の面から半導体基板１を、最終的な厚さが例えば５〜１００μｍ程度（望ましくは２０〜５０μｍ程度）になるまで薄くする。ここで、半導体基板１における第１の面１ａの反対側に現れた新生面を第２の面１ｂとする。本実施形態では、この基板薄化工程に、例えば、グラインディング等の機械的な研削・研磨、ＣＭＰ（chemical mechanical polishing ）等の化学的な研磨又はドライエッチング若しくはウェットエッチングを用いる。
【００４９】
尚、基板薄化工程においては、最終的な基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。そこで、このような問題を避けるために、基板薄化工程及びその後の工程において、基板の上側に接着剤などを介して支持基板を貼り付けることによって、基板を補強しても良い。
【００５０】
次に、図３（ｂ）に示すように、半導体基板１の第２の面１ｂ側から、半導体基板１及び第１層間絶縁膜８ａを貫通し且つ第１配線９ａまで達する貫通孔２０を形成する。ここで、貫通孔２０の口径は、例えば０．１〜２０μｍ程度（望ましくは０．５〜１０μｍ程度）である。尚、貫通孔２０は活性素子形成領域を避けて形成される。また、ゲッタリングサイト３０が貫通孔２０の周囲を取り囲むように貫通孔２０は形成される。ここで、貫通孔２０とゲッタリングサイト３０とを確実に接触させるために、図２（ａ）に示す工程で貫通孔形成領域にもゲッタリングサイト３０を形成しておいてもよい。
【００５１】
また、本実施形態では、貫通孔２０の形成に公知の技術を用いる。例えば、リソグラフィ技術を用いて、第２の面１ｂ上に、貫通孔形成領域に開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、ドライエッチングやウェットエッチングなどのエッチング技術を用いて貫通孔２０を形成してもよい。或いは、エッチング技術に代えて、レーザ（例えばＣＯ2 レーザやＹＡＧ（yttrium aluminum garnet）レーザ）を用いて貫通孔２０を形成してもよい。
【００５２】
次に、図３（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、第２の面１ｂ上及び貫通孔２０の内壁上に絶縁膜２１を形成する。ここで、絶縁膜２１の材料としては、例えばＳｉＯ2 などを用いる。尚、貫通孔２０内の第１配線９ａの表面（下面）上に形成された絶縁膜２１については、例えばドライエッチングやウェットエッチングなどの方法を用いて除去する。
【００５３】
次に、図４（ａ）に示すように、半導体基板１の第２の面１ｂ側から、貫通孔２０の内壁上に絶縁膜２１を介してバリア膜２２を形成する。ここで、バリア膜２２の材料としては、貫通電極を構成する導電材料に対してバリア性を持つ材料が好ましく、例えばＴａ、ＴａＮ、Ｔｉ若しくはＴｉＮ等、又はこれらを組み合わせた材料等を用いてもよい。
【００５４】
尚、バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成される。また、第１の面（素子形成面）１ａ側の貫通孔２０の内壁上においては、バリア膜２２の厚さが薄くなりやすい。しかし、本実施形態では、貫通孔２０におけるバリア膜２２の厚さが薄くなりやすい第１の面１ａ近傍部分の周辺に、貫通電極を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００５５】
最後に、図４（ｂ）に示すように、絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３を形成する。ここで、導電部２３の材料としては、例えばＣｕ、Ｗ、Ａｕ、Ｎｉなどを用いる。また、導電部２３の埋め込み方法としては、使用する導電材料に応じて最適な手段を選ぶものとし、例えば電解メッキや無電解メッキ、化学気相成長法などを用いる。
【００５６】
尚、本実施形態では、貫通孔２０を形成する前にゲッタリングサイト３０を形成したが、これに代えて、貫通孔２０を形成した後又は導電部（つまり貫通電極）２３を形成した後にゲッタリングサイト３０を形成してもよい。
【００５７】
以下、前述の本実施形態の半導体装置を少なくとも１つ含む複数の半導体装置を積層させた積層型半導体装置について、図面を参照しながら説明する。
【００５８】
図５は、図１（ａ）に示す本実施形態の半導体装置を２つ積層させた積層型半導体装置の断面図を示している。図５に示すように、積層型半導体装置１０１においては、インターポーザ２６上に、図１（ａ）に示す本実施形態の半導体装置と同様の構成を持つ半導体装置１００Ａ（上側）及び１００Ｂ（下側）が積層されている。ここで、半導体装置１００Ａの第２の面１ｂに露出する導電部２３と、半導体装置１００Ｂの電極パッド１１とが、例えば半田からなるバンプ２４Ａを介して電気的に接続されていると共に、半導体装置１００Ａと半導体装置１００Ｂとがアンダーフィル２５Ａによって接合されている。また、半導体装置１００Ｂの第２の面１ｂに露出する導電部２３と、インターポーザ２６とが、例えば半田からなるバンプ２４Ｂを介して電気的に接続されていると共に、半導体装置１００Ｂとインターポーザ２６とがアンダーフィル２５Ｂによって接合されている。ここで、装置間を電気的に接続するために、バンプに代えて、金属同士の直接接合を用いてもよい。
【００５９】
図５に示す積層型半導体装置１０１によると、半導体装置１００Ａ及び１００Ｂが最短距離で接続されているため、ワイヤーボンディングを用いた従来の積層型半導体装置と比べて、ワイヤーを引き回すのに必要な面積が削減された、より小型の積層型半導体装置１０１を実現することが可能となる。
【００６０】
尚、本実施形態の半導体装置においては、図１（ｂ）に示すように、貫通電極（導電部２３）を取り囲むゲッタリングサイト３０の平面形状を円形状（ドーナツ状）に設定したが、これに限られず、例えば図６（ａ）に示すように、貫通電極の周囲に、四角形などの多角形の平面形状を持つゲッタリングサイト３０を形成してもよい。また、ゲッタリングサイト３０が十分なゲッタリング能力を持つ場合には、ゲッタリングサイト３０が貫通電極の全周囲を囲む必要は無く、例えば図６（ｂ）に示すように、貫通電極から見て特定の方向のみにゲッタリングサイト３０を配置してもよい。また、図１（ｂ）には、貫通電極を覆う絶縁膜２１に接するようにゲッタリングサイト３０が形成されている様子を示したが、これに限られず、アライメントずれなどを考慮して、貫通電極を覆う絶縁膜２１とゲッタリングサイト３０との間に、例えば１μｍ程度のスペースを設けてもよい。
【００６１】
また、設計上の理由から、貫通電極を複数本（例えば３本以上）密集させた貫通電極群を配置する場合において、貫通電極群を構成する貫通電極同士の間に活性素子を形成しない場合には、例えば図６（ｃ）又は図６（ｄ）に示すように、各貫通電極ではなく貫通電極群全体を取り囲むようにゲッタリングサイト３０を形成してもよい。
【００６２】
また、本実施形態の半導体装置においては、図１（ａ）に示すように、貫通孔２０の口径を第１の面１ａ側から第２の面１ｂ側まで同じに設定したが、これに限られず、第１の面１ａ側での貫通孔２０の口径が第２の面１ｂ側での貫通孔２０の口径よりも小さくなるように設定してもよい。このようにすると、第１の面１ａ（素子形成面）側において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置１００を形成することが可能となる。具体的には、例えば図７（ａ）に示すように、貫通孔２０の口径が第２の面１ｂから第１の面１ａへ向けて小さくなるように、貫通孔２０の内壁全体がテーパー状の断面形状を有していてもよい。或いは、例えば図７（ｂ）に示すように、貫通孔２０の内壁の一部分（第２の面１ｂ側）がテーパー状の断面形状を有していると共に貫通孔２０の内壁の他の部分（第１の面１ａ側）が垂直形状の断面形状を有していてもよい。
【００６３】
また、本実施形態の半導体装置においては、図１（ｂ）に示すように、貫通孔２０の平面形状を円形に設定したが、これに限られず、設計やプロセス上の理由などから他の形が望ましい場合には、貫通孔２０の平面形状を円形以外の他の形状、例えば多角形や楕円等に設定してもよい。
【００６４】
また、本実施形態の半導体装置においては、図１（ａ）に示すように、貫通電極（導電部２３）と第１配線９ａとを直接接続したが、これに限られず、貫通電極を第２配線層９ｂ又は電極パッド１１とを直接接続してもよい。或いは、図８に示すように、貫通孔２０（貫通電極）を半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を第１層間絶縁膜８ａ中には形成せず、貫通電極（導電部２３）と第１配線９ａとを、第１層間絶縁膜８ａ中に形成したコンタクト７によって電気的に接続してもよい。
【００６５】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置について、図面を参照しながら説明する。
【００６６】
図９は、本発明の第１の実施形態の変形例に係る半導体装置の断面構造を示している。尚、本変形例の半導体装置は、図１（ａ）及び（ｂ）に示す第１の実施形態の半導体装置を変形させたものであり、図９において、第１の実施形態と同じ構成要素には同じ符号を付している。
【００６７】
図９に示すように、本変形例の半導体装置１０２においては、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３が形成されていると共に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５が形成されている。尚、各活性素子は、半導体基板１の第１の面１ａ側の表面部に形成された素子分離６によって互いに電気的に絶縁されている。半導体基板１の第１の面１ａ上には、ゲート電極５を覆うように第１層間絶縁膜８ａが形成されていると共に、第１層間絶縁膜８ａ中には、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７が形成されている。第１層間絶縁膜８ａ上には第２層間絶縁膜８ｂが形成されていると共に、第２層間絶縁膜８ｂ中には、コンタクト７と接続し且つ半導体装置１０２内で信号の伝達や電源電圧の供給などを行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａが形成されている。第２層間絶縁膜８ｂ上には第３層間絶縁膜８ｃが形成されていると共に、第３層間絶縁膜８ｃ中には、第１ビア１０ａと接続し且つ半導体装置１０２内で信号の伝達や電源電圧の供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂが形成されている。第３層間絶縁膜８ｃ上には、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１が形成されている。
【００６８】
また、図９に示すように、第１の面１ａから第２の面１ｂまで半導体基板１を貫通するように貫通孔２０が形成されている。ここで、本変形例においては、貫通孔２０の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部にも、例えば素子分離６からなる絶縁領域が形成されており、貫通孔２０は、第１配線９ａに達するように当該絶縁領域及び第１層間絶縁膜８ａ中にも形成されている。貫通孔２０の内壁上及び第２の面１ｂ上には絶縁膜２１が形成されており、貫通孔２０の内壁上には絶縁膜２１を挟んでバリア膜２２が形成されている。バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成されている。絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３が形成されている。これにより、導電部２３と第１配線９ａとが電気的に接続される。尚、絶縁膜２１は、半導体基板１と導電部２３とを電気的に絶縁する。バリア膜２２は、導電部２３を構成する導電材料が半導体基板１中に拡散することを防ぐ。但し、貫通電極となる導電部２３と第１配線９ａとの間の接触抵抗を低減するために、貫通孔２０内の第１配線９ａ表面（下面）上のバリア膜２２については、例えばリスパッタなどの既知の手法を用いて可能な限り薄くするか又は除去することが好ましい。
【００６９】
さらに、本変形例の半導体装置１０２においては、図９に示すように、貫通孔２０つまり貫通電極の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部に形成された素子分離６からなる絶縁領域の下側にゲッタリングサイト３０が形成されていることである。
【００７０】
以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、半導体基板１の第１の面１ａ側において、貫通電極（導電部２３）と半導体基板１との間の絶縁分離を確実に実現できるという効果を得ることができる。すなわち、第１の実施形態では、貫通孔２０の内壁上に形成される絶縁膜２１の堆積膜厚が、半導体基板１の第１の面１ａ側において不十分になった場合、貫通電極と半導体基板１との間で絶縁不良が生じ、両者の電位がほぼ同一となる結果、素子の動作に悪影響が生じるという問題が発生する可能性がある。それに対して、本変形例においては、半導体基板１の第１の面１ａ側の表面部に、予め絶縁領域（素子分離６）を形成しておくことによって、貫通孔２０の内壁上に十分な膜厚で絶縁膜２１を堆積させることが困難な当該表面部においても、貫通電極と半導体基板１との間の絶縁信頼性を向上させることが可能となる。
【００７１】
尚、本変形例においては、貫通孔２０の周辺に位置する部分の半導体基板１における第１の面１ａ側の表面部に素子分離６を形成したが、これに代えて、他の絶縁領域、好ましくは、素子分離６と同等の深さを持つ絶縁領域を形成してもよい。
【００７２】
また、本変形例において、貫通孔２０の中心から半導体基板１における活性素子形成領域までの最短距離よりも、貫通孔２０の中心からゲッタリングサイト３０までの最短距離の方が短いことが好ましい。このようにすると、汚染源となる金属をより一層効率的にゲッタリングすることが可能となる。
【００７３】
また、図９に示す本変形例の半導体装置１０２では、２層配線構造の場合を例示しているが、配線層数は必要に応じて変えることができること、つまり、２層配線構造に限定されないことは言うまでもない。
【００７４】
以下、本発明の第１の実施形態の変形例に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００７５】
図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。尚、本変形例に係る半導体装置の製造方法は第１の実施形態と共通する部分が多いので、図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）において、第１の実施形態と同じ構成要素には同じ符号を付し、以下、第１の実施形態と異なる工程を中心に説明する。
【００７６】
まず、図１０（ａ）に示すように、リソグラフィなどの既知の技術を用いて、半導体基板１の第１の面（素子形成面）１ａ上に、貫通電極形成領域の周辺に例えば幅５０〜１０００ｎｍ程度（好ましくは２００〜５００ｎｍ程度）の開口部を持つレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとして、半導体基板１の第１の面１ａに対して、例えばＨｅイオンを注入エネルギー２００ｋｅＶ、ドーズ量１×１０17 atom／ｃｍ2 の条件で注入する。これにより、半導体基板１の第１の面１ａから例えば０．５〜１．０μｍ程度の深さまでの範囲に例えば密度１０10／ｃｍ3 以上の結晶欠陥が形成され、当該結晶欠陥領域がゲッタリングサイト３０として機能することになる。
【００７７】
尚、本変形例では、Ｈｅイオンを注入してゲッタリングサイト３０を形成したが、これに限られず、例えばＳｉ、Ａｒ、Ａｓ、Ｂ、Ｏ、Ｆ、Ｃ若しくはＧｅなどのイオン、又はこれらのイオンの２つ以上を注入してもよい。また、その際の注入条件は各イオンに応じて最適化すればよい。
【００７８】
次に、図１０（ｂ）に示すように、半導体基板１の第１の面１ａ側の表面部に、各活性素子を電気的に絶縁する素子分離６を形成する。本変形例では、活性素子形成領域に加えて、貫通孔形成領域及びその周辺にも素子分離６を形成する。また、貫通孔形成領域及びその周辺においては、ゲッタリングサイト３０が素子分離６の下側に位置するように素子分離６を形成する。
【００７９】
次に、図１０（ｃ）に示すように、半導体基板１の第１の面１ａ側の表面部に、例えばトランジスタやダイオードなどの活性素子の不純物領域３を形成する。次に、半導体基板１の第１の面１ａ上に、ゲート絶縁膜４を介してゲート電極５を形成した後、半導体基板１の第１の面１ａ上に、ゲート電極５を覆うように第１層間絶縁膜８ａを形成し、その後、第１層間絶縁膜８ａ中に、不純物領域３及びゲート電極５とそれぞれ接続する複数のコンタクト７を形成する。
【００８０】
次に、図１１（ａ）に示すように、第１層間絶縁膜８ａ上に第２層間絶縁膜８ｂを形成した後、第２層間絶縁膜８ｂ中に、コンタクト７と接続し且つ半導体装置内で信号伝達や電源電圧供給等を行う第１配線９ａ、及び第１配線９ａと接続する第１ビア１０ａを形成する。続いて、第２層間絶縁膜８ｂ上に第３層間絶縁膜８ｃを形成した後、第３層間絶縁膜８ｃ中に、第１ビア１０ａと接続し且つ半導体装置内で信号伝達や電源電圧供給などを行う第２配線９ｂ、及び第２配線９ｂと接続する第２ビア１０ｂを形成する。その後、第３層間絶縁膜８ｃ上に、第２ビア１０ｂと接続し且つ外部へ信号を取り出すための電極パッド１１を形成する。
【００８１】
次に、図１１（ｂ）に示すように、半導体基板１における第１の面１ａの反対側の面から半導体基板１を、最終的な厚さが例えば５〜１００μｍ程度（望ましくは２０〜５０μｍ程度）になるまで薄くする。ここで、半導体基板１における第１の面１ａの反対側に現れた新生面を第２の面１ｂとする。本変形例では、この基板薄化工程に、例えば、グラインディング等の機械的な研削・研磨、ＣＭＰ等の化学的な研磨又はドライエッチング若しくはウェットエッチングを用いる。
【００８２】
尚、基板薄化工程においては、最終的な基板厚さが薄いほど、基板が脆弱になるので、割れなどの問題が生じやすくなる。そこで、このような問題を避けるために、基板薄化工程及びその後の工程において、基板の上側に接着剤などを介して支持基板を貼り付けることによって、基板を補強しても良い。
【００８３】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、半導体基板１、素子分離６及び第１層間絶縁膜８ａを貫通し且つ第１配線９ａまで達する貫通孔２０を形成する。ここで、貫通孔２０の口径は、例えば０．１〜２０μｍ程度（望ましくは０．５〜１０μｍ程度）である。尚、貫通孔２０は活性素子形成領域を避けて形成される。また、ゲッタリングサイト３０が貫通孔２０の周囲を取り囲むように貫通孔２０は形成される。貫通孔２０の形成方法については、第１の実施形態と同様である。ここで、貫通孔２０とゲッタリングサイト３０とを接触させるために、図１０（ａ）に示す工程で貫通孔形成領域にもゲッタリングサイト３０を形成しておいてもよい。
【００８４】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、第２の面１ｂ上及び貫通孔２０の内壁上に絶縁膜２１を形成する。ここで、絶縁膜２１の材料としては、例えばＳｉＯ2 などを用いる。尚、貫通孔２０内の第１配線９ａの表面（下面）上に形成された絶縁膜２１については、例えばドライエッチングやウェットエッチングなどの方法を用いて除去する。
【００８５】
次に、図１１（ｃ）に示すように、半導体基板１の第２の面１ｂ側から、貫通孔２０の内壁上に絶縁膜２１を介してバリア膜２２を形成する。ここで、バリア膜２２の材料としては、貫通電極を構成する導電材料に対してバリア性を持つ材料が好ましく、例えばＴａ、ＴａＮ、Ｔｉ若しくはＴｉＮ等、又はこれらを組み合わせた材料等を用いてもよい。
【００８６】
尚、バリア膜２２は、貫通孔２０内の第１配線９ａ表面（下面）上にも形成される。また、第１の面（素子形成面）１ａ側の貫通孔２０の内壁上においては、バリア膜２２の厚さが薄くなりやすい。しかし、本実施形態では、貫通孔２０におけるバリア膜２２の厚さが薄くなりやすい部分の周辺に、貫通電極を構成する金属材料に起因する金属汚染への対策として、ゲッタリングサイト３０が形成されている。これにより、ゲッタリングサイト３０によって汚染金属を確実に捕獲することができるので、当該汚染金属の半導体基板１中への拡散を防止することが可能となる。従って、意図しない金属汚染に起因する活性素子の動作不良を確実に防止することができるので、貫通電極を有する半導体装置の信頼性を向上させることができる。
【００８７】
最後に、図１１（ｃ）に示すように、絶縁膜２１及びバリア膜２２が形成された貫通孔２０が埋まるように、貫通電極となる導電部２３を形成する。ここで、導電部２３の材料としては、例えばＣｕ、Ｗ、Ａｕ、Ｎｉなどを用いる。また、導電部２３の埋め込み方法としては、使用する導電材料に応じて最適な手段を選ぶものとし、例えば電解メッキや無電解メッキ、化学気相成長法などを用いる。
【００８８】
尚、本変形例では、貫通孔２０を形成する前にゲッタリングサイト３０を形成したが、これに代えて、貫通孔２０を形成した後又は導電部（つまり貫通電極）２３を形成した後にゲッタリングサイト３０を形成してもよい。
【００８９】
また、前述の本変形例の半導体装置を少なくとも１つ含む複数の半導体装置を積層させた積層型半導体装置を構成することによって、ワイヤーボンディングを用いた従来の積層型半導体装置と比べて、ワイヤーを引き回すのに必要な面積が削減された、より小型の積層型半導体装置を実現することが可能となる。具体的には、例えば図５に示す積層型半導体装置において、図１（ａ）に示す第１の実施形態の半導体装置に代えて、図９に示す本変形例の半導体装置を積層させてもよい。
【００９０】
また、本変形例において、貫通電極（導電部２３）を取り囲むゲッタリングサイト３０の平面形状については、円形状（ドーナツ状）、又は四角形などの多角形状に設定してもよい。また、ゲッタリングサイト３０が十分なゲッタリング能力を持つ場合には、ゲッタリングサイト３０が貫通電極の全周囲を囲む必要は無く、貫通電極から見て特定の方向のみにゲッタリングサイト３０を配置してもよい。また、図９に示す本変形例の半導体装置においては、貫通電極を覆う絶縁膜２１に接するようにゲッタリングサイト３０が形成されているが、これに限られず、アライメントずれなどを考慮して、貫通電極を覆う絶縁膜２１とゲッタリングサイト３０との間に、例えば１μｍ程度のスペースを設けてもよい。
【００９１】
また、設計上の理由から、貫通電極を複数本（例えば３本以上）密集させた貫通電極群を配置する場合において、貫通電極群を構成する貫通電極同士の間に活性素子を形成しない場合には、各貫通電極ではなく貫通電極群全体を取り囲むようにゲッタリングサイト３０を形成してもよい。
【００９２】
また、本変形例の半導体装置においては、図９に示すように、貫通孔２０の口径を第１の面１ａ側から第２の面１ｂ側まで同じに設定したが、これに限られず、第１の面１ａ側での貫通孔２０の口径が第２の面１ｂ側での貫通孔２０の口径よりも小さくなるように設定してもよい。このようにすると、第１の面１ａ（素子形成面）側において貫通電極の占める面積が小さくなるため、面積効率良く貫通電極が配置された半導体装置１００を形成することが可能となる。具体的には、貫通孔２０の口径が第２の面１ｂから第１の面１ａへ向けて小さくなるように、貫通孔２０の内壁全体がテーパー状の断面形状を有していてもよい。或いは、貫通孔２０の内壁の一部分（第２の面１ｂ側）がテーパー状の断面形状を有していると共に貫通孔２０の内壁の他の部分（第１の面１ａ側）が垂直形状の断面形状を有していてもよい。
【００９３】
また、本変形例においては、貫通孔２０の平面形状を円形に設定してもよいし、又は、設計やプロセス上の理由などから他の形が望ましい場合には、貫通孔２０の平面形状を円形以外の他の形状、例えば多角形や楕円等に設定してもよい。
【００９４】
また、本変形例の半導体装置においては、図９に示すように、貫通電極（導電部２３）と第１配線９ａとを直接接続したが、これに限られず、貫通電極を第２配線層９ｂ又は電極パッド１１とを直接接続してもよい。或いは、図１２（ａ）に示すように、貫通孔２０（貫通電極）を、素子分離６を除く半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を素子分離６及び第１層間絶縁膜８ａには形成せず、貫通電極（導電部２３）と第１配線９ａとを、素子分離６及び第１層間絶縁膜８ａに形成したコンタクト７によって電気的に接続してもよい。或いは、図１２（ｂ）に示すように、貫通孔２０（貫通電極）を、素子分離６を含む半導体基板１中のみに形成し、言い換えると、貫通孔２０（貫通電極）を第１層間絶縁膜８ａ中には形成せず、貫通電極（導電部２３）と第１配線９ａとを、第１層間絶縁膜８ａ中に形成したコンタクト７によって電気的に接続してもよい。
【産業上の利用可能性】
【００９５】
本発明は、貫通電極を有する半導体装置及びその製造方法に関し、半導体基板の素子形成面近傍における貫通電極からの金属汚染が活性素子に悪影響を及ぼす事態を阻止でき、非常に有用である。
【符号の説明】
【００９６】
１ 半導体基板
１ａ 第1の面
１ｂ 第２の面
３ 不純物領域
４ ゲート絶縁膜
５ ゲート電極
６ 素子分離
７ コンタクト
８ａ 第１層間絶縁膜
８ｂ 第２層間絶縁膜
８ｃ 第３層間絶縁膜
９ａ 第１配線
９ｂ 第２配線
１０ａ 第１ビア
１０ｂ 第２ビア
１１ 電極パッド
２０ 貫通孔
２１ 絶縁膜
２２ バリア膜
２３ 導電部
２４Ａ、２４Ｂ バンプ
２５Ａ、２５Ｂ アンダーフィル
２６ インターポーザ
３０ ゲッタリングサイト
１００、１００Ａ、１００Ｂ、１０２ 半導体装置
１０１ 積層型半導体装置
【特許請求の範囲】
【請求項１】
素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、
前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、
前記貫通孔の内壁上に形成された絶縁膜と、
前記貫通孔の内壁上に前記絶縁膜を挟んで形成されたバリア膜と、
前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように形成された導電部とを備え、
前記貫通孔の周辺に位置する部分の前記半導体基板における少なくとも前記第１の面側にゲッタリングサイトが形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記貫通孔の中心から前記半導体基板における活性素子形成領域までの最短距離よりも、前記貫通孔の中心から前記ゲッタリングサイトまでの最短距離の方が短いことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ゲッタリングサイトは前記貫通孔を取り囲むように形成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記貫通孔の口径は、前記第２の面から前記第１の面へ向けて小さくなっていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記半導体基板の前記第１の面上に配線が形成されており、
前記導電部と前記配線とが電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記導電部と前記配線とは、前記導電部と前記配線との間に介在するコンタクトによって電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記ゲッタリングサイトは、前記貫通孔が３つ以上二次元的に配列されてなる貫通孔群を取り囲むように形成されていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記貫通孔の周辺に位置する部分の前記半導体基板における前記第１の面側の表面部に絶縁領域が形成されており、
前記ゲッタリングサイトは前記絶縁領域の下側に形成されていることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記半導体基板における前記第１の面側の表面部に素子分離が形成されており、
前記絶縁領域は、前記素子分離と実質的に同じ深さまで形成されていることを特徴とする半導体装置。
【請求項１０】
複数の半導体装置を積層させた積層型半導体装置であって、
前記複数の半導体装置のうち少なくとも１つは、請求項１〜９のいずれか１項に記載の半導体装置であることを特徴とする積層型半導体装置。
【請求項１１】
貫通孔形成領域の周辺に位置する部分の半導体基板における少なくとも素子形成面側にゲッタリングサイトを形成する工程（ａ）と、
前記素子形成面からその反対側の面まで前記半導体基板を貫通するように貫通孔を形成する工程（ｂ）と、
前記貫通孔の内壁上に絶縁膜を形成する工程（ｃ）と、
前記貫通孔の内壁上に前記絶縁膜を挟んでバリア膜を形成する工程（ｄ）と、
前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように導電部を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１】
素子形成面である第１の面及びその反対側の第２の面を有する半導体基板と、
前記第１の面から前記第２の面まで前記半導体基板を貫通するように形成された貫通孔と、
前記貫通孔の内壁上に形成された絶縁膜と、
前記貫通孔の内壁上に前記絶縁膜を挟んで形成されたバリア膜と、
前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように形成された導電部とを備え、
前記貫通孔の周辺に位置する部分の前記半導体基板における少なくとも前記第１の面側にゲッタリングサイトが形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記貫通孔の中心から前記半導体基板における活性素子形成領域までの最短距離よりも、前記貫通孔の中心から前記ゲッタリングサイトまでの最短距離の方が短いことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ゲッタリングサイトは前記貫通孔を取り囲むように形成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記貫通孔の口径は、前記第２の面から前記第１の面へ向けて小さくなっていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記半導体基板の前記第１の面上に配線が形成されており、
前記導電部と前記配線とが電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記導電部と前記配線とは、前記導電部と前記配線との間に介在するコンタクトによって電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記ゲッタリングサイトは、前記貫通孔が３つ以上二次元的に配列されてなる貫通孔群を取り囲むように形成されていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記貫通孔の周辺に位置する部分の前記半導体基板における前記第１の面側の表面部に絶縁領域が形成されており、
前記ゲッタリングサイトは前記絶縁領域の下側に形成されていることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記半導体基板における前記第１の面側の表面部に素子分離が形成されており、
前記絶縁領域は、前記素子分離と実質的に同じ深さまで形成されていることを特徴とする半導体装置。
【請求項１０】
複数の半導体装置を積層させた積層型半導体装置であって、
前記複数の半導体装置のうち少なくとも１つは、請求項１〜９のいずれか１項に記載の半導体装置であることを特徴とする積層型半導体装置。
【請求項１１】
貫通孔形成領域の周辺に位置する部分の半導体基板における少なくとも素子形成面側にゲッタリングサイトを形成する工程（ａ）と、
前記素子形成面からその反対側の面まで前記半導体基板を貫通するように貫通孔を形成する工程（ｂ）と、
前記貫通孔の内壁上に絶縁膜を形成する工程（ｃ）と、
前記貫通孔の内壁上に前記絶縁膜を挟んでバリア膜を形成する工程（ｄ）と、
前記絶縁膜及び前記バリア膜が形成された前記貫通孔が埋まるように導電部を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−１７６００３（Ｐ２０１１−１７６００３Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３７１３２（Ｐ２０１０−３７１３２）
【出願日】平成２２年２月２３日（２０１０．２．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２３日（２０１０．２．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]