【課題】高速動作が可能で小面積の容量を備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体層と、半導体層と対向する第１メタル部と、半導体層と第１メタル部との間に設けられた絶縁層とを備える。第１メタル部は、絶縁層に沿って延びる複数の櫛歯部を備えた櫛型のメタル部である。半導体装置は、第１メタル部の互いに隣接する櫛歯部と櫛歯部との間を通って半導体層の方向へ延び、半導体層と電気的に接続されている第２メタル部をさらに備える。 （もっと読む）

【課題】研磨工程などを削減するとともに素子分離領域の上に微細なゲートスペースパターンを有する。
【解決手段】半導体装置は、半導体基板１００と、素子分離絶縁膜１０１と、第１および第２電極１０７ａ，１０７ｂと、ゲート絶縁膜パターン１０４と、側壁絶縁膜１０８とを備えている。素子分離絶縁膜１０１は半導体基板１００の上に設けられており、第１および第２電極１０７ａ，１０７ｂはゲート絶縁膜パターン１０４を挟むようにして素子分離絶縁膜１０１の上に設けられている。側壁絶縁膜１０８は、第１および第２電極１０７ａ，１０７ｂの側面のうちゲート絶縁膜パターン１０４に接している部分以外の部分に設けられている。 （もっと読む）

【課題】微細に並べられたコンタクトのリソグラフィーマージンを確保し、更に配線とのあわせずれを解決する。
【解決手段】第一の方向に第一のピッチで交互に繰り返し配置されたストライプ状の素子領域および素子分離領域と、素子領域に接続され、第一の方向に第一のピッチで配置された導電材料からなるコンタクトプラグおよびコンタクトプラグに接続された配線とを備え、コンタクトプラグを第一の方向と直交する平面で切断した断面における幅が、配線に接続される場所での幅で定義されるコンタクト上端幅よりも、素子領域に接続される場所で定義されるコンタクト下端幅が大きく、かつ、コンタクト下端幅が、素子領域の幅よりも大きいことを特徴とする不揮発性半導体記憶装置の製造方法。ゲート間を導電材料で埋め込んだ後に、コンタクトを形成する際に、エッチング時のパターンをライン状にしてコンタクトの導電材料で同時に配線層を形成する。 （もっと読む）

【課題】強誘電体キャパシタの電極を構成する金属膜相互間の接合強度を増大し、層間剥離を防止することができる強誘電体メモリセルおよび強誘電体メモリセルの製造方法を提供する。
【解決手段】半導体基板に形成されたトランジスタと、半導体基板上に形成された絶縁膜と、絶縁膜上に形成されてトランジスタと電気的に接続された下部電極と、下部電極上に形成された強誘電体からなる容量絶縁膜と、容量絶縁膜上に形成された上部電極と、を含む強誘電体メモリセルにおいて、下部電極は、酸化イリジウムからなる第１電極層と、前記第１電極層よりも上方に設けられた白金からなる第２電極層と、第１および第２電極層の剥離強度を強化する剥離強度強化手段と、を有する。 （もっと読む）

【課題】トランジスタとキャパシタとを備える半導体装置に関し、好適なコンタクト加工を実現する手法の提供。
【解決手段】ゲート絶縁膜１３１と、電極層１２３Ａから形成されたゲート電極１３２とを含むトランジスタと、前記電極層から形成された第１のキャパシタ電極１４１と、前記第１のキャパシタ電極上に形成された第１のキャパシタ絶縁膜と、前記第１のキャパシタ絶縁膜上に形成された第２のキャパシタ電極１４３と、前記第２のキャパシタ電極上に形成された第２のキャパシタ絶縁膜と、前記第２のキャパシタ絶縁膜上に形成された第３のキャパシタ電極１４５とを含むキャパシタと、前記トランジスタ用のコンタクトプラグ２０１と、前記第１のキャパシタ電極用のコンタクトプラグ２０２と、前記第２のキャパシタ電極用のコンタクトプラグ２０３と、前記第３のキャパシタ電極とに接している配線パターン２１１とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】コンタクトホール内に形成される銅プラグの接合リークの増加を抑制し、銅プラグの良好なコンタクトを達成できる半導体装置の製造方法を提供することである。
【解決手段】シリサイド層３２を有する半導体基板１の上に絶縁膜３８を形成し、さらに、シリサイド層３２上の絶縁膜３８にホール３８ｆを形成し、ホール３８ｆ内とシリサイド層３２の表面をクリーニングし、ホール３８ｆの底面及び内周面に化学気相成長法によりチタン層４１を形成し、銅拡散防止用のバリア層４２をホール３８ｆ内のチタン層４１上に形成し、銅層４４をホール３８ｆ内に埋め込む工程を含む。 （もっと読む）

【課題】Ｃｕ配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】Ｃｕ配線１０を、その中央部のＣｕ粒子１０ａが比較的大きく、その上部や下部のＣｕ粒子１０ａが比較的小さくなるような構造にする。このような構造は、Ｃｕ配線１０をダマシン法により形成する際の電解めっき時の電流密度を制御することによって形成することができる。このような構造にしたＣｕ配線１０では、その上部よりも中央部に比較的電流が流れやすくなり、その上部のＣｕ原子の拡散が抑えられるようになり、また、それにより、キャップ膜１４界面からのＣｕ原子の拡散が抑えられるようになる。 （もっと読む）

【課題】銅含有金属膜の表面にＳｉを導入し、その部分を窒化してＣｕＳｉＮバリアを形成する技術を採用する際に、層間絶縁膜へのダメージおよび大気開放による水分吸着の生じ難い半導体装置の製造方法を提供すること。
【解決手段】表面に銅含有金属膜が露出した状態の半導体基板を準備する工程と、銅含有金属膜の表面をラジカルまたは熱化学的手法により清浄化処理する工程と、銅含有金属膜の表面にＳｉを導入する工程と、銅含有金属膜のＳｉが導入された部分をラジカルにより窒化する工程とによって半導体装置を製造する際に、清浄化処理工程、Ｓｉ導入工程、および窒化工程を真空を破ることなく連続的に行う。 （もっと読む）

【課題】孔の内面に対する電極膜等の被覆率を高めるとともに、電極膜等の均一性を高めることにより、キャパシタのリーク電流を低減させて高い信頼性を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上に形成されたメモリセル選択用トランジスタＴｒ_１と、メモリセル選択用トランジスタＴｒ_１の上方に形成され、かつ蓄積容量部２４用の筒状の貫通孔３５ａが設けられてなるポリシリコン層間膜３３と、貫通孔３５ａ内部に形成されるとともにメモリセル選択用トランジスタＴｒ_１のソース・ドレインに対しコンタクトプラグ２５を介して接続された蓄積容量部２４と、を少なくとも備え、貫通孔３５ａの底面３５ｃと側壁面３５ｂとの接続部３５ｄが曲面で構成されていることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】製造時に電荷蓄積層に電荷が蓄積されてしまうことを抑制することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、半導体基板１０上に設けられた電荷蓄積層２０と、電荷蓄積層２０に電荷をプログラムする際に用いられるゲート電極２２と、ゲート電極２２と接続するヒューズ５６と、を有し、ヒューズ５６は、ゲート電極２２に電圧が印加される際は電気的に切断されている半導体装置およびその製造方法である。 （もっと読む）

【課題】プラズマエッチング装置を構成する石英部品の寿命を向上させることのできる技術を提供する。
【解決手段】図５はプラズマエッチング装置の上部電極の周囲を絶縁するシールドリングのエッチングガスによる消耗度を示すグラフである。図５の横軸は同心円状をしたシールドリングの内周部からの距離ａを示しており、縦軸はシールドリングの肉厚ｂを示している。実線（１）は、シールドリングの材料として石英だけを用いた場合の例を示しており、実線（２）は、シールドリングの材料として石英にアルミニウムと希土類金属を添加した場合を示している。実線（１）と実線（２）はそれぞれ３００時間の稼動時間を経過した後の状態を示している。破線（３）は使用前のシールドリングを示している。 （もっと読む）

【課題】ＤＲＡＭのメモリセルを微細化して高集積化するとともに高速動作可能な半導体集積回路技術を提供する。
【解決手段】半導体装置の製造方法は、まず、ゲート電極７の上面に窒化シリコン膜８を形成し、その側面に窒化シリコンからなる第１サイドウォールスペーサ１４および酸化シリコンからなる第２サイドウォールスペーサ１５を形成する。次に、ＤＲＡＭのメモリセル領域の選択ＭＩＳＦＥＴＱｓにおいては接続孔１９，２１が第１サイドウォールスペーサ１４に対して自己整合で開口され、導電体２０およびビット線ＢＬの接続部が形成される。また、ＤＲＡＭのメモリセル領域以外のＮチャネルＭＩＳＦＥＴＱｎ１，Ｑｎ２およびＰチャネルＭＩＳＦＥＴＱｐ１においては、高濃度Ｎ形半導体領域１６，１６ｂおよび高濃度Ｐ形半導体領域１７が第２サイドウォールスペーサ１５に対して自己整合に形成される。 （もっと読む）

【課題】 開口部ＴＨの形成時におけるサイドウォールの膜減りにより、共通コンタクトの形成部分で配線層から半導体基板のウェル領域に電流漏れが生じるおそれがある。
【解決手段】 第１トランジスタのゲート電極と第２トランジスタの拡散領域とを第１開口部内で接続する第１配線層を備えるＳＲＡＭセルであって、第１配線層は、第１開口部内において、第１トランジスタ及び第２トランジスタが形成される半導体基板の主面と離間して形成される。 （もっと読む）

【課題】低いポテンシャル障壁を示すコンタクト領域の形成方法を提供する。
【解決手段】本発明は、半導体装置の製造方法に関する。ドーパントが注入される少なくとも１つの構造化領域を有するシリコン基板が設けられる。少なくとも１つの構造化領域の表面にコンタクト修正材料が設けられる。少なくとも１つの構造化領域の表面にシリサイド層が形成され、そのシリサイド層は、チタンシリサイド、窒化チタンシリサイド、及びコバルトシリサイドのうち少なくとも１つを含む。 （もっと読む）

【課題】ＤＲＡＭ素子の微細化を進めた場合における、周辺回路側のトランジスタの短チャネル効果を抑制すると共に、コンタクト抵抗を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１と、半導体基板１の表面に形成されたＭＯＳトランジスタＴｒ_２と、ＭＯＳトランジスタＴｒ_２のソース１０８Ａ及びドレイン１０８Ｂにそれぞれ接続されるコンタクトプラグ１１Ａとを具備してなり、コンタクトプラグ１１Ａが、ソース１０８Ａ及びドレイン１０８Ｂ上に形成されて不純物が拡散されたエピタキシャル成長層を含んでなることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】 不純物を添加後の拡散層に対して高温長時間の熱処理を施すことなく、メモリセルの拡散層に対して高温長時間の熱処理を施すことにより、メモリセルにおいては、ワード線抵抗の低抵抗化・リフレッシュ特性の向上等のＤＲＡＭに必要な性能を満足しつつ、周辺回路のトランジスタにおいては、ロジックデバイス並みの特性を有する半導体記憶装置及びその製造方法を提供する。
【解決手段】 周辺回路の形成に先立って、メモリセルの電極を形成すると共に、メモリセルの第１のコンタクトを形成する。形成した電極及び第１のコンタクトの上にマスク層を形成する。拡散層上に周辺回路を形成する。形成したマスク層を貫通して第１のコンタクトに接続する第２のコンタクトを形成する。 （もっと読む）

【課題】本発明は、従来の反応性イオンエッチングの間、揮発性の化合物を生成しない元素、例えばイットリビウム（Ｙｂ）が注入されたポリシリコンゲートをエッチングすることを目的とする。
【解決手段】本発明は、従来の反応性イオンエッチングを用いて、揮発性の化合物を形成しない元素を含むスタックをパターニングする方法に関する。より詳細には、上記元素はイットリビウム（Ｙｂ）等のランタニド元素であり、上記パターニングは、例えばイットリビウム等のランタニド元素がドープされたシリコン及び／又はゲルマニウム含有構造（例えばゲート）である（例えばＹｂドープゲート）。当該シリコン及び／又はゲルマニウム含有構造がゲート電極である場合、ゲート電極の仕事関数をモデリングするため、上記シリコン及び／又はゲルマニウムにランタニド元素（例えばＹｂ）をドープする。 （もっと読む）

【課題】コーナーラウンディング現象を抑制できるゲート電極構造を備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１に形成された素子分離領域１０２と、素子分離領域１０２に囲まれた活性領域１０３ａ、１０３ｂと、素子分離領域１０２及び活性領域１０３ａ、１０３ｂ上に形成され、素子分離領域１０２上に活性領域１０３ａ、１０３ｂ上に比べてゲート長方向のパターン幅が大きい第１の領域を有する第１のゲート電極１０５とを備える。第１のゲート電極１０５における第１の領域は、膜厚が活性領域１０３ａ、１０３ｂ上の膜厚と異なる部分を有している。 （もっと読む）

【課題】ＳＡＣ技術を用いてコンタクトホールの開口を行う場合に使用されるストッパー窒化膜に、膜ストレスが発生することを防止した半導体装置の製造方法を提供する。
【解決手段】サイドウォール窒化膜５２を含めてゲート電極１００を覆うように、半導体基板１上に、シリコン窒化膜のエッチングに対してエッチング選択性を有するレジスト材を塗布し、露光処理および現像処理を行う。この露光処理および現像処理によって、ゲート電極１００間の谷間の部分がレジスト膜６によって埋め込まれ、ゲート電極１００上部においてはストッパー窒化膜５３が露出し、他の部分、特にソース・ドレイン部のストッパー窒化膜５３がレジスト膜６で覆われた構成を得る。その後、露出したゲート電極１００上部のストッパー窒化膜５３を、ドライエッチングにより除去する。 （もっと読む）

【課題】本発明はトランジスタのソース・ドレイン拡散層と配線を多結晶シリコンによって接続したコンタクトプラグを有する半導体装置に関し、特に拡散層中に残留する欠陥を低減して接合リーク電流を減少できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。 （もっと読む）