【課題】ＷＰＰ技術における再配線を有する半導体装置の信頼性を向上させる。
【解決手段】再配線が半導体基板１Ｓの面内において互いに電気的に分離された本体パターン２およびダミーパターン３を有している。多層配線と電気的に接続された本体パターン２と、フローティングされたダミーパターン３とが、半導体基板１Ｓの面内で混在して設けられている。半導体基板１Ｓの面内における本体パターン２およびダミーパターン３を合わせた占有率、すなわち再配線の占有率が３５％以上６０％以下である。 （もっと読む）

【課題】半導体素子とコンタクトプラグとが高精度で位置合わせされた半導体装置の製造方法を提供する。
【解決手段】半導体基板のエッチング速度が絶縁層２のエッチング速度よりも速くなるように、裏面側から、半導体基板内の突起状領域に対応する位置の異方性エッチングを行い、第１構造体が露出するまで開口２を設ける。 （もっと読む）

【課題】Ｖｉａホールと下層配線間の抵抗を下げるため、パンチスルー技術にてＶｉａホール底のバリアメタル膜の除去時に、上層配線底のバリアメタル膜も同時に除去されて絶縁膜が深く掘り下げられることを防ぐ。
【解決手段】低誘電率絶縁膜２０３の表面を水素（Ｈ_２）と水蒸気（Ｈ_２Ｏ）の混合ガスにてプラズマ処理して、ヤング率を４．５ＧＰａから７０ＧＰａ程度の改質膜２０７を形成することにより、その後、上層に形成されたバリアメタル膜２０８をパンチスルー技術によって除去する際に、下層の低誘電率絶縁膜２０３へのダメージを低減する。 （もっと読む）

【課題】複数の導電層を電気的に接続するコンタクト部の近傍におけるリーク電流を効果的に抑制可能な半導体装置を提供する。
【解決手段】半導体基板１の主表面に形成され、低濃度不純物領域５ｂと高濃度不純物領域５ａとを有する不純物領域と、低濃度不純物領域５ｂと隣り合う位置の上記主表面上に形成されたゲート電極４と、ゲート電極４の一方の側壁上に形成されたサイドウォール絶縁膜１２ａ，１２ｂと、低濃度不純物領域５ｂ上からゲート電極４の他方の側壁上に延在し高さの低いサイドウォール絶縁膜１２ａ，１２ｂと、この高さの低いサイドウォール絶縁膜１２ａ，１２ｂと低濃度不純物領域５ｂとを覆いゲート電極４の他方の側壁に達するシリコン窒化膜９ａと、シリコン窒化膜９ａを覆うように形成され上記不純物領域とゲート電極４との双方と電気的に接続されたプラグ１１とを備える。 （もっと読む）

【課題】電気を流すことができる。
【解決手段】基板１１と、基板１１上に形成された、開口孔を有する絶縁膜１２と、開口孔の底部に形成された、内部にアルカリ金属原子（またはハロゲン原子）１６ａを有する筒状炭素構造体１４と、を有する配線構造１０により、基板１１と、基板１１上に形成された、開口孔を有する絶縁膜１２と、開口孔の底部に形成された、内部にアルカリ金属原子（またはハロゲン原子）１６ａを有する筒状炭素構造体１４とにより、筒状炭素構造体１４が金属性を示す。 （もっと読む）

【課題】電極の接触抵抗の低減によって高性能化した半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体基板上に第１の金属を堆積する工程と、第１の熱処理により第１の金属と半導体基板を反応させて、前記ゲート電極両側の前記半導体基板表面に金属半導体化合物層を形成する工程と、金属半導体化合物層中に、Ｓｉの原子量以上の質量を有するイオンをイオン注入する工程と、金属半導体化合物層上に第２の金属を堆積する工程と、第２の熱処理により、第２の金属を金属半導体化合物層中に拡散させることで、金属半導体化合物層と半導体基板の界面に、第２の金属を偏析させて界面層を形成する工程を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】層間絶縁膜を厚くしなくてもソース配線の外にドレイン配線を引き出せ、かつ、ＬＯＣＯＳ酸化膜や層間絶縁膜などの絶縁膜の絶縁破壊を防止できるようにする。
【解決手段】素子部８から配線引出し部９に延設されるようにｎ^-型ドリフト層４の裏面に裏面電極１９を備え、この裏面電極１９とソース配線１８との間に電流が流れるような構造、つまりｎ^-型ドリフト層４の表裏を貫通して縦方向に電流を流す構造にする。そして、裏面電極１９を配線引出し部９まで延設し、ｎ⁺型コンタクト領域２１、配線引出し部９のｎ^-型ドリフト層４、ｎウェル領域２０およびｎ⁺型コンタクト領域２１を通じてドレイン配線２３と接続する。すなわち、裏面電極１９を通じて電流が流れるようにすることにより、ドレイン配線２３を素子部８の外に引き出した構造とする。 （もっと読む）

【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。
【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】歪み技術を利用した性能のよい半導体装置を低コストで製造する。
【解決手段】シリコン基板１０上のｎＭＯＳ形成領域１２ａ及びｐＭＯＳ形成領域１２ｂにそれぞれゲート電極１５ａ，１５ｂを形成し、ｐＭＯＳ形成領域１２ｂを覆い、フォトレジストマスク１８を形成して、イオン注入によりｎＭＯＳのソース／ドレイン領域１７ａを形成するとともに、ゲート電極１５ａをアモルファス化し、フォトレジストマスク１８を除去した後に、シリコン基板１０上に、ゲート電極１５ａ，１５ｂを覆うように、引っ張り歪みを有するキャップ膜１９を形成し、ｎＭＯＳ形成領域１２ａを覆うようにフォトレジストマスク２０を形成し、ｐＭＯＳ形成領域１２ｂのキャップ膜１９に不純物をイオン注入し、フォトレジストマスク２０を除去した後に、アニール処理を行い、ｎＭＯＳのゲート電極１５ａ下のチャネルに対し、チャネル深さ方向の圧縮歪みを加える。 （もっと読む）

【課題】Ｗを材料とする接続部の下地膜の形成工程として、形成容易なプロセスを選択することができ、下層のＣｕ配線である第１の配線のＣｕの浸食を抑制することにより、第１の配線と接続部との間における接触抵抗を低く抑えるとともにその均一性を高め、信頼性の高い半導体装置を実現する。
【解決手段】熱ＣＶＤ法によりＷＦ₆、Ｈ₂及びＢ₂Ｈ₆を含有し、シラン系ガスを含有しない第１の供給ガスを用いてＷ膜１８ａを形成した後、ＷＦ₆及びＨ₂を含有する第２の供給ガスを用いてＷ膜１８ｂを形成し、ＣＭＰを経て、ビア孔１６をＷ膜１８で充填するＷプラグ１９を形成する。 （もっと読む）

【課題】２値よりも多い情報を記録可能にしたアンチヒューズ素子を提供する。
【解決手段】複数のＭＯＳトランジスタと、複数のＭＯＳトランジスタのソース電極が共通に接続された第１の電極と、複数のＭＯＳトランジスタのゲート電極が共通に接続された第２の電極と、複数のＭＯＳトランジスタのドレイン電極の少なくとも１つと接続される第３の電極と、ドレイン電極および第３の電極の間に設けられた絶縁膜と、を有する。そして、上記絶縁膜においてドレイン電極に対応して少なくとも１箇所が絶縁破壊されることで、絶縁破壊された部位に対応するドレイン電極と第３の電極とが導通する構成である。 （もっと読む）

【課題】メモリセルアレイのメモリセルを選択する配線の抵抗率を低減することにより、配線中の電圧降下を低減し、消費電力を低減する半導体ラインの構造を提供する。
【解決手段】集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。上記ドープされた各半導体ライン２０２は、各メモリセルのロウに結合されている。上記集積回路は、上記ドープされた各半導体ライン２０２に接触している導電性クラッディング部２０３を含む。 （もっと読む）

高エネルギー注入プロセス（２０３）中に、高度な半導体デバイス（２００）のゲート電極構造（２５２）上に注入ブロック材料（２５８）を設けることによって、トランジスタ（２５０Ａ，２５０Ｂ）のチャネル領域（２５５）に対する必要な遮蔽効果を得ることができる。後の製造段階において、層間絶縁材料（２１０）の堆積時のプロセス条件を向上させるために、注入ブロック部分（２５８）が除去されてゲート電極高さ（２５３Ｈ）が所望の高さに低減され、これにより、高密度のデバイス領域であっても、層間絶縁材料（２１０）内にボイドなどの不規則性が形成されるリスクを大幅に低減することができる。
（もっと読む）

【課題】配線抵抗が低く、ＥＭ耐性及び信頼性に優れた埋め込み配線の形成方法を提供することにある。
【解決手段】半導体基板１０上に形成された絶縁層１１内に溝１２を形成した後、溝１２の側面及び底面を覆うように、絶縁層１１上にＡＬＤ法でバリアメタル層１３を形成し、その表面に、イオン注入法またはＡＬＤ法により不純物層１４、１７を形成する。その後、バリアメタル層１３と不純物層１４、１７とを合金化した後、溝１２内にＣｕシード層１５及びＣｕメッキ層１６からなる埋め込み配線層を形成し、然る後、合金化されたバリアメタル層１３内の不純物元素を埋め込み配線層内に熱拡散させる。 （もっと読む）

【課題】同一配線層の配線間における実効誘電率の増大及び配線幅のばらつきの増加を解消しつつ、ナノホールパターンの形成時における反射率差に起因する課題と、エッチングによる配線信頼性低下の課題とを同時に解決できるようにする。
【解決手段】半導体装置は、半導体基板の主面に垂直な方向に筒状に延びる複数の空間部である第１のナノコラム型ホール１１ｂを有する第１の層間絶縁膜１１と、該第１の層間絶縁膜１１に選択的に形成された下層配線１２とを有している。下層配線１２の上部には、金属又は金属を含む材料からなるキャップ膜１２ｃが形成されている。 （もっと読む）

【課題】ドライエッチングによるアルミニウム配線形成後、反応生成物を除去することにより、エレクトロマイグレーション、ストレスマイグレーションの少ない、信頼性の高い半導体装置の製造方法を提供する。
【解決手段】基板１１上に、絶縁膜１２を介してアルミニウム膜１７を形成する。アルミニウム膜をマスク材１８を用いてドライエッチングし、アルミニウム配線１５を形成する。マスク材を除去した後、アルミニウム配線の少なくとも側壁に形成された反応生成物１９にＡｒをイオン注入し、反応生成物に欠陥を発生させる。ウェットエッチングによりアルミニウム配線の表層をエッチングし、反応生成物を浮き上がらせて剥離する。 （もっと読む）

【課題】ＦＥＯＬレベルから正負とも低電圧の範囲で拡散工程中のチャージアップから被保護素子を保護し、且つ、拡散工程完了後は被保護素子の駆動に必要な正負両極性の高電圧を被保護素子に印加することが可能な半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成され、被保護素子電極２２を有する被保護素子２１と、半導体基板１１と電気的に接続された基板接続電極４２を有する基板接続部４１と、被保護素子電極２２と基板接続電極４２との間に形成されたヒューズ素子電極３２を有するヒューズ素子部３１とを備えている。ヒューズ素子電極３２は、所定の電流を流すことにより切断可能に形成され、ヒューズ素子電極３２が切断されていない状態において、被保護素子電極２２、基板接続電極４２及びヒューズ素子電極３２は、一体に形成された導電膜１５からなる。 （もっと読む）

本明細書には概して半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法が記載されている。
（もっと読む）

【課題】抵抗体の高抵抗化を妨げることなくレイアウト面積を小さくできるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】シリコン基板１にＳＴＩ層３を形成する工程と、ＳＴＩ層３を介してシリコン基板１上に第１ポリシリコン膜を形成する工程と、第１ポリシリコン膜を所定形状にパターニングして抵抗体１１を形成する工程と、抵抗体１１を覆うようにシリコン基板１上にシリコン酸化膜１３を形成する工程と、シリコン酸化膜１３を覆うようにシリコン基板１上に第２ポリシリコン膜を形成する工程と、第２ポリシリコン膜にドライエッチングを施して、抵抗体１１の側面に沿ってバイアス用電極１５を形成する工程と、を含む。 （もっと読む）

【課題】 抵抗体を備えた半導体装置の小型化、集積化を図ること。
【解決手段】 半導体基板の表面に、半導体基板とは逆の導電型であるエピタキシャル層を形成し、抵抗となる部分以外にトレンチを形成し、前記トレンチに絶縁膜を埋め込むことで互いに分離された抵抗体を3次元的に形成する。 （もっと読む）