半導体デバイスは、導電層から形成された少なくとも３つの導電配線（２０２、２０４、２０６）に結合された少なくとも１つのトランジスタ（Ｔ１）を有する第１の回路部分（２００Ａ）を含む。３つの導電配線のうちの１つ（２０４）は前記少なくとも１つのトランジスタの制御端子を形成する。また、第２の回路部分（２００Ｂ）は、少なくとも２つのトランジスタ（Ｔ３−Ｔ６）を含む。該少なくとも２つのトランジスタの各々は、同一の導電層から形成された導電配線（２３４、２３６、２３８、２４０）によって形成された制御端子を有する。第１の回路部分の前記３つの導電配線は、第２の回路部分の導電配線群と同一のピッチパターンを有する。
（もっと読む）

【課題】本発明はトランジスタのソース・ドレイン拡散層と配線を多結晶シリコンによって接続したコンタクトプラグを有する半導体装置に関し、特に拡散層中に残留する欠陥を低減して接合リーク電流を減少できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。 （もっと読む）

【課題】半導体基板上に形成された配線層間を通してスルーホールを形成する際に、アライメントズレによって発生する配線層とスルーホールとの接触に起因する電気的なショートに対するマージンを拡大する。
【解決手段】半導体基板１００上に絶縁膜１０１を堆積する工程と、絶縁膜上に導電膜１０２を堆積する工程と、導電膜にドライエッチング処理を実施して配線パターン１０５を形成する工程と、配線パターンを覆うように保護絶縁膜１１０を堆積する工程と、保護絶縁膜中に配線パターンの間を通すようにスルーホール１１１を形成する工程と、スルーホール内にプラグ１１２を形成する工程とを含み、配線パターンの上部の寸法を配線パターンの下部の寸法に比べて小さくすることで、配線パターンの上部間のスペース幅が配線パターンの下部間スペース幅より大きくする。 （もっと読む）

【課題】製造工程が増加せず製品コストの高騰を抑制すると共に、製造工程中に蓄積された電荷による静電気破壊から配線膜を保護する。
【解決手段】ＴＦＴ基板１０上の画素領域の周辺に設けられている周辺領域に、信号線膜２００と、この信号線膜２００の上層であって信号線膜２００に対して交差する方向に配設されている配線膜２０１と、この信号線膜２００と配線膜２０１との間に絶縁膜４１'，４２'を介して介装されると共に平面視において少なくとも信号線膜２００と配線膜２０１との交差する領域に配設されているシールド膜２０３とを備え、このシールド膜２０３が、画素領域において形成される蓄積容量７０の下部電極７１と同一の層であって、この下部電極７１をパターンニングする際に同時に形成される。 （もっと読む）

【課題】製造工程を短縮することにより、歩留りを向上し、装置の信頼性を高める。
【解決手段】シリコン基板１００上の第１主面１０１上に酸化膜１０２を形成し、この酸化膜１０２上に第１ポリシリコン層１０４ａ、及びその上層にキャップ絶縁膜１０６ａを具えた島状積層体１０８を形成する。次に、第１主面１０１の島状積層体１０８を含む上側全面に第２ポリシリコン層１１０を形成して、島状積層体１０８の側壁で第１ポリシリコン層１０４ａと第２ポリシリコン層１１０とを接合させる。その後、一回の拡散処理によって、第２ポリシリコン層１１０の表面から第２ポリシリコン層１１０内部に不純物を拡散させるとともに、第２ポリシリコン層１１０に拡散された不純物をさらに第１ポリシリコン層１０４ａの側壁から第１ポリシリコン層１０４ａの内部に向かって、拡散させる。 （もっと読む）

【課題】複数層の埋め込み配線を有する半導体集積回路装置において、埋め込み配線と底部にて接続するプラグとその埋め込み配線との界面でのストレスマイグレーションによる導通不良を防ぐ。
【解決手段】たとえば、Ｃｕ配線３３Ｗの幅が約０．９μｍ以上かつ約１．４４μｍ未満であり、Ｃｕ配線４３の幅およびプラグ４３Ｐの径が約０．１８μｍである場合において、Ｃｕ配線３３Ｗ上にてＣｕ配線３３ＷとＣｕ配線４３とを電気的に接続するプラグ４３Ｐを２個以上配置する。 （もっと読む）

【課題】コンタクトホールをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達される構造の不揮発性半導体記憶装置およびその製造方法を提供すること。
【解決手段】半導体基板上に複数本のワード線（１０＿１，…）と複数本のビット線（２０＿１，…）とが配置され、ワード線とビット線との交差部にメモリセルを有している。ワード線と上層の金属配線とのコンタクト部においては、ワード線（たとえば１０＿２）を形成するポリシリコンの下部に、コンタクト部（たとえば１２＿２）を包含するポリシリコン領域１００＿２が、コンタクトを形成する際のエッチングストップ層として形成される。 （もっと読む）

【課題】 フォトレジストパターンをマスクとして下地膜をエッチングする際に、適正なパターンを形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 第１の膜１６上にフォトレジストパターン１８を形成する工程と、フォトレジストパターンをマスクとして用いて、第１の膜に第１の膜のエッチングレートを高める所定の注入物を注入し、第１の膜に注入層１６ａを形成する工程と、フォトレジストパターンをマスクとして用いて、注入層の少なくとも一部である第１の膜の第１の部分をエッチングする工程とを備える。 （もっと読む）

【課題】コーナーラウンディング現象に起因するゲート電極寸法の変化及びトランジスタ特性の劣化を防止することができるゲート電極を備えた半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、素子分離領域１０２と、素子分離領域１０２に囲まれた活性領域１０３と、素子分離領域１０２及び活性領域１０３上に形成されたゲート電極１０５とを備える。素子分離領域１０２上のゲート電極１０５における上面のゲート長方向の線幅ＬｂＴは、活性領域１０３上のゲート電極１０５における上面のゲート長方向の線幅ＬａＴとほぼ等しく、素子分離領域１０２上のゲート電極１０５における下面のゲート長方向の線幅ＬｂＢは、活性領域１０３上のゲート電極１０５における下面のゲート長方向の線幅ＬａＢよりも長い。 （もっと読む）

【課題】分離絶縁膜上の配線と、この配線の側面上に形成されたサイドウォールと、配線と活性領域上の不純物拡散とを接続するシェアードコンタクトを備えた半導体装置であっても、シェアードコンタクから半導体基板へのリーク電流の発生を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１００の主表面上に選択的に形成された分離絶縁膜と、半導体基板１００の主表面上において、分離絶縁膜２０Ａにより規定される活性領域２ｃと、分離絶縁膜上にて、活性領域３ｂに達する凹部５０と、凹部５０を覆うように形成された第１絶縁膜１０Ａと、第１絶縁膜１０Ａ上に形成され、凹部５０を充填し、第１絶縁膜１０Ａと材質の異なる第２絶縁膜１０Ｂと、凹部５０と隣り合う位置の活性領域２ｃの主表面上に形成された不純物拡散層２ｃ１と、不純物拡散層２ｃ１上に形成された導電膜とを備える。 （もっと読む）

【課題】リソグラフィの解像限界以下の配線パターンと、それ以外の任意の寸法の配線パターン等を簡易に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】被エッチング部材であるポリシリコン膜２５上に第１ハードマスク３０が形成され、更にこの上にアモルファスシリコンからなる第２ハードマスク４０が形成される。第２ハードマスク４０の所望の一部にボロン等のイオン注入を行った後、第２ハードマスク４０をマスクとして第１ハードマスク３０をエッチングする。ウエットエッチングにより第２ハードマスク４０のイオン注入されていない部分をエッチング除去する。第１ハードマスク３０の側壁に側壁膜７０を形成した後、第２ハードマスク４０に覆われず上部が露出している第１ハードマスク３０を選択的にエッチング除去する。 （もっと読む）

【課題】ＰＮ接合の太陽電池効果による配線の腐食及び再堆積を抑制する。
【解決手段】半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＰ型不純物拡散層１０８とを電気的に接続するシェアードコンタクト１１１を備えている。 （もっと読む）

【課題】 簡易な製法によって製造が可能で、エレクトロマイグレーション耐性に優れ、簡易な製法によって製造が可能な配線層を備える半導体装置、及びその製造方法を提供する。
【解決手段】 下地絶縁膜２上にＡｌ合金を堆積して初期配線層３を形成した後、初期配線層３の表層部分にＡｌイオンを注入する。このとき、ウェハを回転させることで初期配線層３の表面外周部分にＡｌイオンを注入し、これによって当該部分をアモルファス化する。その後、熱処理工程を行い、アモルファス層を再結晶化して結晶粒径の小さい第２配線層７を外周部分に形成すると共に、初期配線層３を構成する結晶粒４の結晶成長を誘発して結晶粒径の大きい第１配線層８を内層部分に形成する。 （もっと読む）

【課題】接触抵抗の低減されたポリシリコンプラグを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上の絶縁層に形成されたホール中に、ポリシリコンプラグが埋めこまれた構造を有する半導体装置の製造方法において、半導体基板上の絶縁層にホールを形成する工程と、前記ホールを埋めるようにポリシリコンを形成させるポリシリコン形成工程と、前記ポリシリコンを、水素雰囲気下で加熱する水素ベーク工程と、を具備する。 （もっと読む）

【課題】シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体を提供する。
【解決手段】上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域１６Ａ，１６Ｂ，１６Ｃを含む、半導体基板１２と、前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部２０を有する絶縁中間層１８と、前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料２４とを備える。 （もっと読む）

本発明の１つの態様は、集積回路（ＩＣ）（４００ｂ）を提供する。ＩＣは、トランジスタ（４１０ｂ）及びコンタクトヒューズ（４２２ｂ）を含む。コンタクトヒューズは各々導電層（４２４ｂ）を含み、錐体形コンタクト（４２６ｂ）は、導電層に接触する狭い端部と、導電層上に配置される第１の金属層（４２７ｂ）とを有する。錐体形コンタクトの広い端部は第１の金属層に接触する。錐体形コンタクトは、約１．２以上である、狭い端部に対する広い端部の開口の比を有する。コンタクトヒューズは各々、第１の金属層上に配置されて接触するヒートシンク（４３２ｂ）を更に含む。 （もっと読む）

本発明はｎ層の所定材料の元素状活性層（ｎは２以上の整数）を含む多層構造物を支持体上に製造する方法（１００）に関する。この方法は、第１の元素状材料活性層の成膜工程（２００）と、ｎ番目の元素状材料活性層の成膜工程（３００）とを含む方法であって、特性が制御された多層構造物を得るために、成膜されたｎ層の材料元素状活性層上に、ｎ層の元素状活性層のそれぞれの個々の特性を変性させるのに適したイオン種をレジストを介して注入する単一の工程（６００）を含むことを特徴とする。
（もっと読む）

【課題】キャパシタ等のデバイスを構成する各層の結晶配向に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンからなる第２導電膜２１と、自己配向性を有する導電材料からなる窒化チタン層１２とが積層されている。 （もっと読む）

【課題】配線のマイグレーション耐性を向上させるとともに、シリコンの配線内部への拡散を抑制する。
【解決手段】半導体装置１００は、シリコン基板１０１、シリコン基板１０１上に設けられ、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ₂膜１０７からなる第一絶縁膜、当該第一絶縁膜中に設けられ、主として銅含有金属からなる第一銅配線１１１、を含む。第一銅配線１１１の内部の表面近傍に、シリコンが導入されたＳｉ−Ｏ偏在層１１５を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している。 （もっと読む）

【課題】Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命の長い半導体装置を提供する。
【解決手段】半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、銅および銅の合金のうち少なくとも１つを含有する第１の金属配線と、第１の金属配線および第１の絶縁膜の露出面を覆う第１の金属拡散防止膜を有する半導体装置において、第１の金属配線は金属シリサイド層を含有しないシリコン含有金属配線であり、第１の金属配線全体にシリコンを含む構成である。 （もっと読む）