半導体装置およびその製造方法
【課題】配線のマイグレーション耐性を向上させるとともに、シリコンの配線内部への拡散を抑制する。
【解決手段】半導体装置１００は、シリコン基板１０１、シリコン基板１０１上に設けられ、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７からなる第一絶縁膜、当該第一絶縁膜中に設けられ、主として銅含有金属からなる第一銅配線１１１、を含む。第一銅配線１１１の内部の表面近傍に、シリコンが導入されたＳｉ−Ｏ偏在層１１５を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している。
【解決手段】半導体装置１００は、シリコン基板１０１、シリコン基板１０１上に設けられ、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７からなる第一絶縁膜、当該第一絶縁膜中に設けられ、主として銅含有金属からなる第一銅配線１１１、を含む。第一銅配線１１１の内部の表面近傍に、シリコンが導入されたＳｉ−Ｏ偏在層１１５を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、銅含有金属を含む配線を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速化に対する要請から、配線材料として銅等の低抵抗材料が利用されるようになってきた。配線材料として銅含有金属を用いる場合、層間絶縁膜の下層に銅（Ｃｕ）の拡散を防止するバリア絶縁膜が設けられる。
【０００３】
一方、半導体素子の微細化が進むにつれ、配線間の寄生容量の増加による信号遅延が顕著になり、その改善が望まれている。その対策として、層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）が用いられている。また、上述したバリア絶縁膜についても、誘電率を低下させることが求められる。
【０００４】
ところが、バリア絶縁膜の誘電率の低下は、バリア絶縁膜の膜密度の低下につながる。膜密度の低下は、銅の酸化耐性の低下につながるため、銅配線表面が酸化されやすくなってしまう。これにより、ＥＭ（エレクトロマイグレーション）、ＳＩＶ（ストレス誘起ボイド）、またはＴＤＤＢ（酸化膜の経時破壊）といった信頼性の低下が生じる懸念があった。
【０００５】
銅配線の表面処理に関して、従来、特許文献１〜特許文献３および非特許文献１に記載のものがある。
【０００６】
特許文献１には、銅配線の表面をアンモニアプラズマに曝すことが記載されている。
【０００７】
また、特許文献２には、銅配線形成後、アンモニアプラズマ処理とシランガス処理を行うことが記載されている。
【０００８】
また、特許文献３には、シランガスとアンモニアガスとを含む混合ガス中で、プラズマを発生する条件で銅配線を処理することが記載されている。
【０００９】
また、非特許文献１には、銅配線に、アンモニアプラズマとシラン照射とを組み合わせた処理を行うことが記載されている。
【特許文献１】米国特許６１４６９８８号明細書
【特許文献２】米国特許６５９９８２７号明細書
【特許文献３】特開２００２−２４６３９１号公報
【非特許文献１】Laurent G. Gosset他９名、「Integration and characterization of a self-aligned barrier to Cu diffusion based on copper silicide」、Conference Proceedings AMC XIX、ｐ．３２１−３２８、２００４年
【非特許文献２】J.A.Kerr、「Strengths of Chemical Bonds」、CRC Handbook of Chemistry and Physics、73rd Edition、１９９２−１９９３、ｐ．９−１３１〜９−１３２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上述した特許文献１〜特許文献３および非特許文献１に記載の技術は、それぞれ、以下の点で改善の余地を有していた。
【００１１】
まず、特許文献１においては、アンモニアプラズマ処理により配線中の銅が還元されるが、その後の工程で銅が再酸化されて、マイグレーション耐性が低下してしまう懸念があった。
【００１２】
また、特許文献２、特許文献３および非特許文献1に記載の技術においては、シリコン原子が配線内部に拡散してしまい、配線の抵抗が上昇してしまう懸念があった。また、配線上部に銅シリサイド層の形成により抵抗が上昇する場合があった。また、シリサイド層の形成時に異常反応が進行しやすく、配線上に一定の膜厚のシリサイド層を均一に形成することが困難であった。このため、配線上に接続プラグを形成する際の埋設不良等により、製造歩留まりが低下する懸念があった。
【課題を解決するための手段】
【００１３】
本発明によれば、
基板と、
前記基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置が提供される。
【００１４】
本発明の半導体装置において、前記基板が半導体基板であってもよい。
また、本発明によれば、
半導体基板と、
前記半導体基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置が提供される。
【００１５】
銅含有金属からなる配線の表面は、通常、酸化されやすい。配線表面の酸化により銅酸化物の層が存在すると、配線と上層との密着性が低下して、配線の延在方向に銅が動きやすくなり、マイグレーション耐性が低下する。これに対し、本発明の半導体装置においては、主として銅含有金属からなる配線の内部の表面近傍に、シリコンが導入された領域が設けられている。このため、配線の内部の表面近傍における銅の移動が効果的に抑制される。よって、マイグレーション耐性を向上させることができる。また、本発明の半導体装置においては、導入されたシリコンの少なくとも一部がＳｉ−Ｏ結合を形成している。このため、導入されたシリコンの配線内部への拡散が効果的に抑制される構成となっている。
【００１６】
本発明によれば、
基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法が提供される。
【００１７】
本発明の半導体装置の製造方法において、前記基板が半導体基板であってもよい。
また、本発明によれば、
半導体基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法が提供される。
【００１８】
本発明の半導体装置の製造方法においては、配線の表面近傍の銅を還元することにより、配線表面の銅酸化物が除去される。そして、銅を還元した後、配線の表面近傍にシリコンを導入することにより、配線の表面における銅の移動を抑制する。これにより、配線のマイグレーション耐性を向上させることができる。また、配線に導入されたシリコンを酸素と結合させてＳｉ−Ｏ結合を形成することにより、シリコンを配線の表面近傍にとどめ、配線内部への拡散を抑制できる。このため、配線内部の抵抗上昇を効果的に抑制できる。
【００１９】
このように、本発明によれば、配線の抵抗の上昇を抑制しつつ、配線のＥＭ耐性等のマイグレーション耐性を向上させ、信頼性を向上させることができる。
【００２０】
なお、本発明において、配線の内部の表面近傍に導入されたシリコンは、銅のグレインバウンダリーに存在していてもよいし、銅の結晶格子がシリコンに置換された状態として存在していてもよい。
【００２１】
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
【発明の効果】
【００２２】
以上説明したように本発明によれば、主として銅含有金属からなる配線の内部の表面近傍にシリコンを導入し、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成することにより、配線のマイグレーション耐性を向上させるとともに、シリコンの配線内部への拡散を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
【００２４】
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す断面図である。
図１に示した半導体装置１００は、半導体基板等の基板（シリコン基板１０１）、シリコン基板１０１上に設けられた第一絶縁膜（ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７）、および当該第一絶縁膜中に設けられ、主として銅含有金属からなる配線（第一銅配線１１１）、を含む。また、半導体装置１００は、第一銅配線１１１の内部の表面近傍に、シリコンが導入された領域（図２（ｃ）のＳｉ偏在層１５３）を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している（Ｓｉ−Ｏ偏在層１１５）。
【００２５】
なお、本実施形態および以下の実施形態において、配線の内部における表面近傍とは、配線内部における配線の上面近傍の領域をいい、たとえば、配線の上面から半導体基板に向かって１０ｎｍ程度以下の厚さの領域をいう。本実施形態においては、この第一銅配線１１１の内部の表面近傍に、シリコンが導入された領域が層状に設けられている。
【００２６】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に導入されたシリコンのすべてが、Ｓｉ−Ｏ結合を形成している。これにより、第一銅配線１１１中に導入されたシリコンの配線内部への拡散がさらに確実に抑制される。これにより、シリコンを第一銅配線１１１の表層近傍のみにさらに確実に偏在させることができる。
【００２７】
半導体装置１００においては、第一銅配線１１１の内部の表面近傍において、第一銅配線１１１を構成する元素全体に対するシリコンの割合が５ａｔｏｍ％以上３０ａｔｏｍ％以下である。具体的には、第一銅配線１１１の表面近傍における銅の酸化をより一層効果的に抑制し、マイグレーション耐性をさらに向上させる観点では、第一銅配線１１１の上面において、Ｃｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合をたとえば５ａｔｏｍ％以上、好ましくは１０ａｔｏｍ％以上とする。また、第一銅配線１１１内部へのシリコンの拡散をさらに効果的に抑制する観点では、第一銅配線１１１の上面において、Ｃｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合をたとえば３０ａｔｏｍ％以下、好ましくは２０ａｔｏｍ％以下とする。なお、第一銅配線１１１の上面におけるＣｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合は、たとえばＸＰＳ（Ｘ線光電子分光）法を用いて測定することができる。
【００２８】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に、Ｃｕ−Ｏ結合が実質的に存在しない。ここで、Ｃｕ−Ｏ結合が実質的に存在しないとは、第一銅配線１１１中の銅のＥＭによる信頼性の低下が実用上問題ない程度に抑制されるように、第一銅配線１１１表面近傍における銅の酸化が抑制されていることをいう。たとえば、ＸＰＳ法により第一銅配線１１１の表面に存在する結合を分析したときに、Ｃｕ−Ｏ結合が検出限界未満であることをいう。また、たとえばＸＰＳ法により第一銅配線１１１の表面に存在する結合を分析したときに、第一銅配線１１１の表面から２ｎｍの深さにおいて、Ｃｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ付近）の強度とＳｉ−ＯＮ結合に由来するピーク（５３２．２ｅＶ付近）強度との合計に対するＣｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ付近）強度の割合が５％未満であることをいう。
【００２９】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に、銅シリサイド層が形成されていない。なお、本実施形態および以下の実施形態において、第一銅配線１１１の上部に銅シリサイドが形成されていても、層状になっていないものは許容される。
【００３０】
第一絶縁膜は、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７がこの順に接して設けられた第一層間絶縁膜である。この第一層間絶縁膜は、低誘電率であるＳｉＯＣ膜１０５を含む。また、ＳｉＯ2膜１０７は、たとえばプラズマ酸化膜である。第一層間絶縁膜には、これを貫通する配線溝が設けられており、配線溝中に第一配線１１３が埋設されている。第一配線１１３は、上述した第一銅配線１１１と、第一銅配線１１１の側面および底面を被覆するバリアメタル膜１０９とから構成される。
【００３１】
また、半導体装置１００は、第一銅配線１１１上に、第一銅配線１１１に接して設けられた第二絶縁膜を含む。この第二絶縁膜は、たとえばＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜等の構成元素としてシリコンと炭素とを含む膜またはＳｉＮ膜とする。層間絶縁膜の誘電率をさらに効果的に低下させる観点では、第二絶縁膜の比誘電率をたとえば４未満とする。一方、後工程におけるＣｕ−Ｏ結合の生成をさらに確実に抑制する観点では、第二絶縁膜の比誘電率を４以上とする。本実施形態および以下の実施形態では、第二絶縁膜がＳｉＣ膜１１７である場合を中心に説明する。ＳｉＣ膜１１７は、銅の拡散を防止するバリア絶縁膜として機能する。
【００３２】
ＳｉＣ膜１１７の上部には、ＳｉＯＣ膜１１９およびＳｉＯ2膜１２１がこの順に接して設けられている。ＳｉＣ膜１１７、ＳｉＯＣ膜１１９およびＳｉＯ2膜１２１は、第二層間絶縁膜として機能する。第二層間絶縁膜中には、第一配線１１３に接して設けられた接続プラグ１２７が埋設されている。接続プラグ１２７は、第二層間絶縁膜を貫通するビアホールの側面から底面にわたって設けられたバリアメタル膜１２３と、バリアメタル膜１２３上に設けられた銅プラグ１２５とから構成される。
【００３３】
第二層間絶縁膜に接して、ＳｉＣＮ膜１２９、ＳｉＯＣ膜１３１およびＳｉＯ2膜１３３がこの順に接して設けられた第三層間絶縁膜がさらに設けられている。第三層間絶縁膜中には、バリアメタル膜１３５と第二銅配線１３７とから構成される第二配線１３９が埋設されている。
【００３４】
半導体装置１００においては、さらに、第三層間絶縁膜上に、ＳｉＣＮ膜１４１および多層膜１４３がこの順に積層されている。
【００３５】
次に、図１に示した半導体装置１００の製造方法を説明する。半導体装置１００の製造方法は、以下の工程を含む。
ステップ１１：シリコン基板１０１上に、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７をこの順に成膜して第一絶縁膜を形成する工程、
ステップ１２：第一絶縁膜中に、主として銅含有金属からなる第一銅配線１１１を形成する工程、
ステップ１３：第一銅配線１１１の表面近傍の銅を還元する工程、
ステップ１４：銅を還元するステップ１３の後、シリコンを含むガスに第一銅配線１１１の上部を曝し、第一銅配線１１１の内部の表面近傍にシリコンを導入する工程、および
ステップ１５：シリコンを導入するステップ１４で導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程。
【００３６】
ステップ１５のＳｉ−Ｏ結合を形成させる工程は、たとえば第一銅配線１１１の内部の表面近傍に導入されたシリコンの一部にＳｉ−Ｏ結合を形成させる工程とする。こうすれば、後工程における銅の再酸化を効果的に抑制できる。また、本実施形態においては、ステップ１５のＳｉ−Ｏ結合を形成させる工程が、第一銅配線１１１の上部を酸化処理する工程（ステップ１６）である。さらに、ステップ１６の第一銅配線１１１の酸化処理は、第一銅配線１１１が形成されたシリコン基板１０１を加熱処理する工程（ステップ１７）である。
【００３７】
また、ステップ１５のＳｉ−Ｏ結合を形成させる工程の後、第一銅配線１１１が形成された第一絶縁膜上に接して第二絶縁膜を形成する工程（ステップ１８）、をさらに含む。ステップ１８は、たとえばＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含み、本実施形態では、ＳｉＣ膜１１７を形成する工程である。
【００３８】
図２（ａ）〜図２（ｃ）および図３（ａ）〜図３（ｃ）は、半導体装置１００の製造工程を示す断面図である。以下、これらの図面を参照して、シングルダマシン法を用いた半導体装置１００の製造工程をさらに詳細に説明する。
【００３９】
まず、図２（ａ）に示したように、トランジスタ等の素子（不図示）が形成されたシリコン基板１０１上に、ＳｉＣ系のバリア絶縁膜として、ＳｉＣＮ膜１０３を形成する。そして、ＳｉＣＮ膜１０３上に、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７を順次積層する。その後、リソグラフィー技術を用いてＳｉＯ2膜１０７およびＳｉＯＣ膜１０５の所定の領域を選択的に除去し、さらにＳｉＣＮ膜１０３をエッチバックして、配線溝を形成する。
【００４０】
次に、バリアメタル膜１０９として、たとえばＴａ系メタル膜を形成する。そして、スパッタリング法によりＣｕシード膜（不図示）を形成する。さらに、めっき技術を用いて、配線溝を埋め込むようにＣｕめっき膜を形成する。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）技術を用いて、ＳｉＯ2膜１０７の上部に形成されたＣｕめっき膜を除去し、配線溝中に埋設された第一銅配線１１１を得る。
【００４１】
つづいて、図２（ｂ）に示したように、第一銅配線１１１の銅配線露出面１５１を還元処理し、第一銅配線１１１の表面近傍に存在する銅を還元する。還元処理は、たとえば、プラズマを生成する状態で、水素を含むガスに配線の上部を曝すことにより行われる。さらに具体的には、第一銅配線１１１表面の水素プラズマ（Ｈ2−Ｐ）処理またはアンモニアプラズマ（ＮＨ3−Ｐ）処理とする。または水素を含むガス雰囲気での熱処理のいずれかとする。
【００４２】
そして、図２（ｃ）に示したように、銅配線露出面１５１から第一銅配線１１１の内部の表面近傍に、シリコンを導入し、Ｓｉ偏在層１５３を形成する。たとえば、第一銅配線１１１が形成されたＳｉＯ2膜１０７の上面全面を、プラズマを生成しない状態で、シリコンを含むガスに配線の上部を曝す。シリコンを含むガスとして、たとえば、ＳｉＨ4等のシラン系ガスを用いる。プラズマを生成しない状態でシリコンの導入を行うことにより、第一銅配線１１１へのシリコンの過剰な導入を抑制し、第一銅配線１１１の表面近傍に選択的にシリコンを導入することができる。また、このとき、シリコン基板１０１の加熱温度をたとえば３００℃以下、好ましくは２００℃以下とすることにより、銅シリサイド層の形成をさらに確実に抑制できる。
【００４３】
本実施形態においては、導入されたシリコンが後工程でＳｉ−Ｏ結合を形成し、第一銅配線１１１の表面近傍に保持される。このため、シリコンを比較的高濃度で導入した場合においても、導入されたシリコンの配線内部への拡散を抑制することができる。よって、第一銅配線１１１を曝すガス中のシリコン濃度を比較的高くすることができる。
【００４４】
Ｓｉ偏在層１５３の厚さは、たとえば０．５ｎｍ以上１０ｎｍ以下とする。また、Ｓｉ偏在層１５３の厚さは配線のマイグレーション耐性をさらに向上させる観点では、たとえば２ｎｍ以上とする。一方、Ｓｉ偏在層１５３の厚さは、配線の抵抗の上昇をさらに抑制する観点では、たとえば２ｎｍ以下とする。
【００４５】
次いで、図３（ａ）に示したように、シリコンが導入された銅配線露出面１５１を酸化処理し、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる。これにより、Ｓｉ偏在層１５３の少なくとも一部をＳｉ−Ｏ偏在層１１５とする。なお、図３（ａ）は、Ｓｉ偏在層１５３全体をＳｉ−Ｏ偏在層１１５とした場合を例示している。Ｓｉ−Ｏ偏在層１１５を形成する際に、一つのシリコン原子に一つの酸素原子が結合してもよいし、二以上の酸素原子が結合してもよい。第一銅配線１１１中に導入されたシリコンにＳｉ−Ｏ結合を形成させることにより、導入されたシリコンを第一銅配線１１１の表面近傍にとどめ、後工程で第一銅配線１１１内部に拡散しないようにすることができる。
【００４６】
また、この酸化処理の際に、銅配線露出面１５１近傍には、還元処理された銅が存在するが、銅に比べてシリコンの方が酸素と結合しやすいため、Ｓｉ−Ｏ結合が優先的に形成される。また、このとき、Ｃｕ−Ｏ結合が実質的に形成されないようにするとよい。
【００４７】
また、この工程で、第一銅配線１１１の内部の表面近傍に導入されたシリコンのうち、一部のシリコンがＳｉ−Ｏ結合を形成しているようにする。こうすれば、余剰のシリコンが残存している状態とすることができるので、後工程で第一銅配線１１１が酸化される条件に曝された際に、余剰のシリコンが優先的にＳｉ−Ｏを形成し、Ｃｕ−Ｏの形成をさらに確実に抑制できる。
【００４８】
または、この段階で、導入されたシリコンの少なくとも一部が、後工程でさらに酸素との結合できる結合手を残存させているようにする。つまり、酸化工程で、第一銅配線１１１中に導入されたすべてのシリコンの４本の結合手がすべて結合してしまわないようにする。こうすることにより、後工程においても、第一銅配線１１１中に導入されたシリコンが優先的に酸化されるため、後工程における銅の再酸化がさらに効果的に抑制される。
【００４９】
なお、銅配線露出面１５１を酸化処理する方法として、具体的には、第一銅配線１１１が形成されたシリコン基板１０１をたとえば２５０℃以上３５０℃以下の温度において、酸素分圧がたとえば１０-6ａｔｍ以上、好ましくは１０-5ａｔｍ以上の雰囲気で処理する方法が挙げられる。加熱温度を２５０℃以上とすることにより、第一銅配線１１１の表面近傍に導入されたシリコン原子を確実に酸化することができる。また、加熱温度を３５０℃以下とすることにより、第一銅配線１１１およびシリコン基板１０１上に形成された素子の劣化を抑制し、製造安定性をさらに向上させることができる。
【００５０】
酸化処理の後、図３（ｂ）に示したように、ＳｉＯ2膜１０７の上面全面に、接続プラグ１２７のバリア絶縁膜として機能するＳｉＣ膜１１７を形成する。ＳｉＣ膜１１７を形成する際には、成膜後、所定の加熱処理を行ってもよい。本実施形態においては、第一銅配線１１１の内部の表面近傍にシリコンが存在するため、たとえば加熱処理により第一銅配線１１１が酸化される場合にも、第一銅配線１１１中のシリコンが優先的に酸化されるため、銅の再酸化が効果的に抑制される。また、ＳｉＣ膜１１７の形成工程が終了した段階で、Ｓｉ偏在層１５３全体がＳｉ−Ｏ偏在層１１５となっている構成とすることにより、シリコンの配線内部への拡散をさらに効果的に抑制できる。
【００５１】
さらに、図３（ｃ）に示したように、ＳｉＣ膜１１７上にＳｉＯＣ膜１１９およびＳｉＯ2膜１２１を順次形成する。そして、ＳｉＯ2膜１２１、ＳｉＯＣ膜１１９およびＳｉＣ膜１１７の所定の領域を選択的に除去して、第一配線１１３の直上にビアホールを形成する。そして、ビアホール中に、第一銅配線１１１の形成方法を用いてバリアメタル膜１２３およびＣｕめっき膜を順次形成し、第一銅配線１１１に接続する接続プラグ１２７を得る。
【００５２】
その後、ＳｉＯ2膜１２１上にＳｉＣＮ膜１２９、ＳｉＯＣ膜１３１およびＳｉＯ2膜１３３を順次形成し、これらの膜中に、接続プラグ１２７に接続する第二配線１３９を形成する。さらに、ＳｉＯ2膜１３３上に、ＳｉＣＮ膜１４１および多層膜１４３を順次形成する。以上の手順により、図１に示した半導体装置１００が得られる。
【００５３】
次に、本実施形態の作用効果を説明する。
本実施形態においては、第一銅配線１１１の内部の表面近傍に、シリコンが偏在するＳｉ−Ｏ偏在層１１５が形成されている。このため、第一銅配線１１１の延在方向における配線中の銅の移動が抑制されて、マイグレーション耐性が向上する。また、シリコンが偏在するＳｉ−Ｏ偏在層１１５において、偏在するシリコンがＳｉ−Ｏ結合を形成している。このため、導入されたシリコンが第一銅配線１１１の表面近傍に保持され、第一銅配線１１１内部への拡散が抑制される。これにより、第一銅配線１１１の抵抗の上昇が抑制される。
【００５４】
また、本実施形態においては、第一銅配線１１１の内部の表面近傍にシリコンが偏在するＳｉ偏在層１５３が形成される。Ｓｉ偏在層１５３は、第一銅配線１１１の内部の表面近傍において、銅原子の酸化を抑制するバリア層として機能する。そして、ステップ１５において、第一銅配線１１１中に導入されたシリコンのうち、一部にＳｉ−Ｏ結合を形成させて、他の一部を余剰シリコンとして残存させることにより、ＳｉＯ2膜１０７に接する上層を形成する際の第一銅配線１１１中に含まれる銅の酸化が効果的に防止される。このため、還元された第一銅配線１１１中の銅が後の製造工程で酸化されてしまわないようにすることができる。第一銅配線１１１表面近傍におけるＣｕ−Ｏ結合の形成が抑制されるため、ＥＭ等を効果的に抑制し、半導体装置１００の信頼性を向上させることができる。
【００５５】
なお、本実施形態においては、接続プラグ１２７と第一銅配線１１１との間にＳｉ−Ｏ偏在層１１５が存在するため、後述する第四の実施形態に記載の半導体装置（図１５）に比べて、エレクトロマイグレーション（ＥＭ）をより一層抑制することができる。
【００５６】
ここで、配線中の銅よりもシリコンが優先的に酸化される原因として、銅と酸素との結合エネルギーよりもシリコンと酸素との結合エネルギーの方が大きいことが推察される。非特許文献２には、Ｃｕ−Ｏの結合エネルギーが６４．３±５．０ｋｃａｌ／ｍｏｌであるのに対し、Ｓｉ−Ｏ結合の結合エネルギーが１９１．１±３．２ｋｃａｌ／ｍｏｌであることが記載されている。酸素との結合エネルギーが銅より大きいシリコンが配線の内部の配線近傍に存在するため、後工程で配線表面が酸化された際に、銅よりもシリコンが優先的に酸素と結合し、銅の酸化が抑制されるものと推察される。
【００５７】
また、本実施形態においては、第一銅配線１１１中に導入されたシリコンが、酸化処理において、Ｓｉ−Ｏ結合を形成する。これにより、銅の酸化を抑制しつつ、半導体装置１００の完成時にＳｉ偏在層１５３中の余剰のシリコン原子の残存を抑制できる。このため、余剰に導入されたシリコンが残存して第一銅配線１１１内部に拡散することを抑制できる。このため、第一銅配線１１１の抵抗の上昇が抑制される。この効果は、ＳｉＣ膜１１７の形成工程が終了した段階で、Ｓｉ−Ｏ偏在層１１５中のシリコンの実質的にすべてがＳｉ−Ｏ結合を形成しているときに顕著に発揮される。
【００５８】
次に、半導体装置１００の構成を他の構成と比較してさらに説明する。他の構成として、第一銅配線１１１にシリコンが導入されておらず、また、ＳｉＣ膜１１７に代えてＳｉＯＮ膜が設けられた装置を考える。この場合、第一銅配線１１１上にＳｉＯＮ膜を形成する工程において、第一銅配線１１１表面が、気相で成長したＳｉ−Ｏ、Ｓｉ−Ｎに曝される。このため、本実施形態の構成のように、第一銅配線１１１の内部にＳｉ偏在層１５３およびＳｉ−Ｏ偏在層１１５が形成されるのではなく、第一銅配線１１１の上部に、Ｓｉ−Ｏ結合およびＳｉ−Ｎ結合を含む層が形成される。また、この場合、第一銅配線１１１中にシリコンが導入されていないため、ＳｉＯＮ膜の成膜時等において、第一銅配線１１１の表面が酸化する懸念がある。
【００５９】
さらに、この他の構成の場合、ＳｉＯＮ膜の形成工程で、通常、銅シリサイド層が形成される。銅シリサイドの形成反応の制御は比較的難しく、条件によっては、異常反応が生じやすく、銅シリサイド層が均一に形成されない懸念がある。銅シリサイドが均一に形成されないと、接続プラグ形成時の埋設不良の原因となる。また、銅シリサイド層の形成により、配線の抵抗が上昇する。このように、銅シリサイド層の生成は、製造歩留まりが低下する原因となる。
【００６０】
これに対し、本実施形態によれば、第一銅配線１１１の表面近傍にＳｉ偏在層１５３が安定的に形成されるとともに、第一銅配線１１１中の銅の酸化が効果的に抑制される。また、本実施形態においては、第一銅配線１１１へのシリコンの導入をたとえば３００℃以下の低温で行うため、第一銅配線１１１上部への銅シリサイド層の形成が抑制される。このため、接続プラグ１２７の製造安定性に優れ、また、接続プラグ１２７と第一配線１１３との接続抵抗の上昇も抑制される。
【００６１】
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
【００６２】
（第二の実施形態）
第一の実施形態においては、第一銅配線１１１中に導入されたシリコンの酸化処理を行った後、第一銅配線１１１上にＳｉＣ膜１１７を形成したが、これらを逆の順序で行うこともできる。本実施形態では、半導体装置１００を製造する際に、第一銅配線１１１中にシリコンを導入した後、まずＳｉＣ膜１１７を形成し、その後、第一銅配線１１１中に導入されたシリコンを酸化する手順について説明する。
【００６３】
本実施形態の製造方法は、シリコンを導入するステップ１４の後、Ｓｉ−Ｏ結合を形成するステップ１５の前に、第一銅配線１１１が形成された第一絶縁膜上に接して第二絶縁膜を形成する工程（ステップ１９）を含む。第二絶縁膜は、たとえば第一の実施形態に記載の膜とすることができる。本実施形態では、第二絶縁膜として、第一絶縁膜上に接するＳｉＣ膜１１７を形成する。また、Ｓｉ−Ｏ結合を形成するステップ１５が、ＳｉＣ膜１１７を通じて第一銅配線１１１の表面近傍に酸素を拡散させる工程（ステップ２０）を含む。
【００６４】
図４（ａ）および図４（ｂ）は、本実施形態における半導体装置１００の別の製造工程を示す断面図である。
本実施形態においても、まず、第一の実施形態と同様にして、図２（ａ）〜図２（ｂ）を参照して前述した手順により、第一銅配線１１１の表面近傍にＳｉ偏在層１５３を形成する。
【００６５】
次に、図４（ａ）に示したように、Ｓｉ偏在層１５３が形成されたＳｉＯ2膜１０７の上面全面にＳｉＣ膜１１７を形成する。このとき、後工程でＳｉＣ膜１１７中を酸素が透過できる程度の密度でＳｉＣ膜１１７を形成する。具体的には、ＳｉＣ膜１１７を、比誘電率ｋが２．８以上４未満の膜とする。比誘電率を２．８以上とすることにより、膜の製造安定性をさらに向上させることができる。また、比誘電率を４未満とすることにより、ＳｉＣ膜１１７を介してＳｉ偏在層１５３中にさらに好適に酸素を供給するとともに、層間絶縁膜の誘電率をさらに効果的に低下させることができる。一方、過剰な酸素の拡散をさらに抑制することによりＣｕ−Ｏ結合の生成をさらに確実に抑制する観点では、ＳｉＣ膜１１７の比誘電率を４以上とすることもできる。
【００６６】
つづいて、図４（ｂ）に示したように、ＳｉＣ膜１１７により被覆されたＳｉ偏在層１５３の少なくとも一部、好ましくは全体をＳｉ−Ｏ偏在層１１５とする。つまり、Ｓｉ偏在層１５３中の少なくとも一部のシリコンをＳｉ−Ｏ結合させる。Ｓｉ−Ｏ偏在層１１５は、たとえば、ＳｉＣ膜１１７の成膜後の加熱処理により形成することができる。ＳｉＣ膜１１７の成膜後の加熱処理は、たとえば約３５０℃において、酸素分圧が１０-6ａｔｍ〜１０-4ａｔｍ程度の雰囲気で行う。
【００６７】
その後、図３（ｃ）を参照して前述した手順を用いて上層を形成する。こうして、半導体装置１００（図１）が得られる。
【００６８】
本実施形態においても、第一銅配線１１１の内部の表面近傍にＳｉ−Ｏ偏在層１１５が形成されるため、第一の実施形態と同様の効果が得られる。
【００６９】
（第三の実施形態）
第一の実施形態においては、Ｓｉ偏在層１５３中のシリコンがＳｉ−Ｏ結合を形成している構成を例示したが、Ｓｉ偏在層１５３中のシリコンが、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を形成していてもよい。
【００７０】
図５は、このような半導体装置の構成を示す断面図である。図５に示した半導体装置１１０の基本構成は図１に示した半導体装置１００と同様であるが、半導体装置１１０では、第一銅配線１１１の内部の表面近傍に導入されたシリコンの少なくとも一部が、Ｓｉ−Ｎ結合を形成している点が異なる。また、半導体装置１１０においては、ＳｉＯ2膜１０７の内部の表面近傍に、Ｓｉ−Ｎ結合が存在する。
【００７１】
さらに具体的には、半導体装置１１０においては、第一銅配線１１１の内部の表面近傍は、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５となっている。Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５は、Ｓｉ−Ｏ結合とＳｉ−Ｎ結合を含む薄層状の領域である。なお、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中のＳｉ−Ｎ結合の分布に特に制限はなく、たとえば、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５全体に、Ｓｉ−Ｎ結合およびＳｉ−Ｏ結合が存在していてもよい。また、Ｓｉ偏在層１５３の一部、つまり第一銅配線１１１の表面から所定の深さの層状の領域中にＳｉ−Ｎ結合が存在するとともに、Ｓｉ偏在層１５３全体にＳｉ−Ｏ結合が存在していてもよい。この場合、Ｓｉ−Ｏ結合の偏在領域の厚さよりもＳｉ−Ｎ結合の偏在領域の厚さが薄く、第一銅配線１１１の表面近傍にＳｉ−Ｎ結合が濃縮されている。こうすることにより、第一銅配線１１１の過剰な酸化をさらに確実に抑制できる。
【００７２】
また、半導体装置１１０において、第一銅配線１１１中に導入されたシリコンのすべてがＳｉ−Ｏ結合またはＳｉ−Ｎ結合を形成している構成とすることもできる。こうすれば、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中に余剰のシリコンがシリコン原子の状態で残存していない状態とすることができる。このため、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中のシリコンが第一銅配線１１１内部に拡散することをより一層確実に抑制できる。
【００７３】
次に、半導体装置１１０の製造方法を説明する。図６（ａ）〜図６（ｃ）は、半導体装置１１０の製造工程を示す断面図である。
【００７４】
半導体装置１１０の製造の基本手順としては、第一の実施形態で上述した半導体装置１００の製造手順を用いることができる。ただし、本実施形態においては、シリコンを導入するステップ１４の後、Ｓｉ−Ｏ結合を形成するステップ１５の前に、導入された前記シリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる（ステップ２１）を含む。また、ステップ２１のＳｉ−Ｎ結合を形成させる工程において、ＳｉＯ2膜１０７の内部の表面近傍にＳｉ−Ｎ結合を形成する。
【００７５】
さらに具体的には、第一の実施形態において図２（ａ）〜図２（ｃ）を参照して前述した方法により、シリコン基板１０１上にＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７を形成し、これらの膜中にバリアメタル膜１０９および第一銅配線１１１を形成する。そして、第一銅配線１１１の表面近傍にシリコンを導入してＳｉ偏在層１５３を形成する（図２（ｃ））。
【００７６】
次に、図６（ａ）に示したように、Ｓｉ偏在層１５３が形成されたＳｉＯ2膜１０７の全面を窒化処理する。具体的には、プラズマを生成する状態で、アンモニア等の窒素を含むガスに第一銅配線１１１の上部を曝す。窒化処理により、第一銅配線１１１中に導入されたシリコンの少なくとも一部がＳｉ−Ｎ結合を形成し、Ｓｉ偏在層１５３の少なくとも一部がＳｉ−Ｎ偏在層１５５となる。また、このとき、ＳｉＯ2膜１０７の内部の表面近傍にもＳｉ−Ｎ結合が形成される。酸化処理に先立ちＳｉ−Ｎ偏在層１５５を形成することにより、第一銅配線１１１内部への過剰の酸素の供給を遮断することができる。
【００７７】
つづいて、図６（ｂ）に示したように、Ｓｉ−Ｎ偏在層１５５を酸化処理し、Ｓｉ−Ｎ偏在層１５５の少なくとも一部をＳｉ−ＯおよびＳｉ−Ｎ偏在層１４５とする。酸化処理は、具体的には、第一の実施形態においてＳｉ−Ｏ偏在層１１５を形成する方法が用いられる。
【００７８】
また、酸化処理は、熱処理などによる穏やかな処理とすることが望ましい。熱処理による酸化処理とすることにより、酸素プラズマなどの強い酸化処理に比べて、ＳｉＯ2膜１０７の表層のＳｉ−Ｎ結合までＳｉ−Ｏ化されてしまうことを抑制できる。また、熱処理による酸化処理を用いれば、酸素プラズマのような強い酸化処理の場合に対して、第一銅配線１１１にＣｕ−Ｏ結合ができてしまわないようにすることができる。
【００７９】
そして、図６（ｃ）に示したように、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５が形成されたＳｉＯ2膜１０７の上面全面に、ＳｉＣ膜１１７を形成する。ＳｉＣ膜１１７の形成が完了した段階で、Ｓｉ偏在層１５３の全体がＳｉ−ＯおよびＳｉ−Ｎ偏在層１４５となっているようにするとよい。その後、図３（ｃ）を参照して前述した手順によって、図５に示した半導体装置１１０が得られる。
【００８０】
本実施形態においては、Ｓｉ偏在層１５３の酸化に先立ち、第一銅配線１１１上面の窒化処理を行い、Ｓｉ偏在層１５３中のシリコンの少なくとも一部を窒化してＳｉ−Ｎ偏在層１５５を形成する。酸化処理の前にＳｉ−Ｎ偏在層１５５を形成しておくことにより、窒化処理の後の酸化処理において、第一銅配線１１１中に酸素が過剰に導入されないようにすることができる。このため、第一銅配線１１１の過剰な酸化が抑制される。よって、第一銅配線１１１中の未結合のシリコンを確実に酸化するとともに、銅の酸化をより一層確実に抑制することができる。また、窒化処理によりＳｉ−Ｎ偏在層１５５が形成されるので、Ｓｉ偏在層１５３中のシリコンを第一銅配線１１１の表面近傍にさらに確実にとどめることができる。
【００８１】
また、本実施形態においては、窒化処理により、ＳｉＯ2膜１０７の内部の表面近傍にもＳｉ−Ｎ結合が形成されて、窒化層１４７が得られる。このため、第一銅配線１１１上面近傍における層間絶縁膜の強度をより一層向上させることができる。
【００８２】
なお、本実施形態においても、第二の実施形態のように、第一銅配線１１１上にＳｉＣ膜１１７を形成した後、第一銅配線１１１中に導入されたシリコンの酸化処理を行うことができる。図７（ａ）および図７（ｂ）は、第二の実施形態に記載の方法を用いて半導体装置１１０を製造する工程を示す断面図である。図７（ａ）に示したように、第一銅配線１１１およびＳｉＯ2膜１０７の内部の表面近傍に、それぞれＳｉ−Ｎ偏在層１５５および窒化層１４７を形成する。次に、図７（ｂ）に示したように、ＳｉＯ2膜１０７上にＳｉＣ膜１１７を形成する。そして、たとえば第二の実施形態に記載の方法を用いて、ＳｉＣ膜１１７を通じて第一銅配線１１１中に導入されたシリコンを酸化し、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５を形成する。
【００８３】
なお、以上の実施形態においては、下層の第一銅配線１１１の内部の表面近傍にシリコン導入領域が形成される場合を例に説明したが、上層の第二配線１３９についても同様に、その内部の表面近傍にシリコンが導入された領域が設けられていてもよい。
【００８４】
（第四の実施形態）
以上の実施形態においては、接続プラグ１２７の底面が第一銅配線１１１の上面と略同一水準に位置する場合を例に説明したが、接続プラグ１２７の底面の位置はこれには限られず、接続プラグ１２７の底面近傍が第一銅配線１１１中に陥入していてもよい。
【００８５】
具体的には、本実施形態の半導体装置は、第一銅配線１１１上に設けられた導電性の接続プラグ１２７を含む。そして、接続プラグ１２７の底部が、たとえば第一銅配線１１１内部の表面近傍にシリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）中に位置する。
【００８６】
たとえば、本実施形態において、接続プラグ１２７の底面が、シリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）の底面と略同一水準に位置していてもよい。
【００８７】
また、本実施形態において、接続プラグ１２７の底部が、シリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）よりも第一銅配線１１１の内部におけるシリコン基板１０１側に位置してもよい。
【００８８】
以下、第一および第二の実施形態の半導体装置１００において、接続プラグ１２７がＳｉ偏在層１５３に陥入し、接続プラグ１２７の底部がＳｉ−Ｏ偏在層１１５中に埋設されて、その底面がＳｉ−Ｏ偏在層１１５の底面と略同一水準に位置する場合を例に説明する。
【００８９】
図１５は、本実施形態の半導体装置の構成を示す断面図である。図１５に示した半導体装置の基本構成は第一および第二の実施形態に記載の半導体装置１００と同様であるが、上述したように、接続プラグ１２７の底面の位置が異なる。
【００９０】
また、図１５に示した半導体装置においては、接続プラグ１２７の上層として形成された第二配線１３９についても、その内部の表面近傍にＳｉ−Ｏ偏在領域１５７が形成されており、第一銅配線１１１上のバリア絶縁膜がＳｉＣ膜１５９となっている。
【００９１】
図１５に示した半導体装置は、接続プラグ１２７が埋設されるビアホールを形成するビアエッチング条件を制御して、第一銅配線１１１の内部の表面近傍にシリコンが導入された領域よりもビア底を深く形成したときの構造である。
【００９２】
この構造は、第一または第二の実施形態に記載の方法を用いて得ることができる。ただし、この構造の製造方法は、第一銅配線１１１の上部に、第一銅配線１１１に接続する接続プラグ１２７を形成する工程（ステップ２２）を含み、ステップ２２が、ＳｉＣ膜１１７を貫通するとともに第一銅配線１１１の内部にわたる接続孔を形成し、この接続孔を埋め込むように導電膜を形成し、接続孔の外部に形成された導電膜を除去する工程を含む。そして、接続孔を形成する工程において、接続孔の底面が、第一銅配線１１１の上面よりもシリコン基板１０１側に位置するように貫通孔を形成する。
【００９３】
本実施形態によれば、図１に示した半導体装置１００の構造に比較して、ビア抵抗の上昇が抑えられる。また、第一銅配線１１１とバリア絶縁膜であるＳｉＣ膜１１７にはシリコン導入領域が存在するため、以上の実施形態に記載の半導体装置と同程度の寿命向上効果が得られる。
【００９４】
（第五の実施形態）
図１６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）上にＣｕ配線を形成した例である。図１６は、ＭＯＳＦＥＴ２２、第１層目の配線層Ｍ１Ｌ、および第２層目の配線層Ｍ２Ｌを示す断面図である。
【００９５】
図１６において、基板２０に設けられた活性領域内に、ＭＯＳＦＥＴ２２が形成されている。ＭＯＳＦＥＴ２２は、ソース領域２２Ｓ、ドレイン領域２２Ｄ、ゲート絶縁膜２２Ｉおよびゲート電極２２Ｇを含んで構成される。符号２１は、素子分離絶縁膜である。
【００９６】
ＭＯＳＦＥＴ２２を覆うように、ＳｉＯ2からなる層間絶縁膜３０およびＳｉＣＮからなるストッパ膜３１が形成されている。ドレイン領域２２Ｄに対応する位置に、層間絶縁膜３０およびストッパ膜３１を貫通するビアホール３２が形成されている。ビアホール３２の内面を、ＴｉＮからなるバリアメタル層３３が覆う。ビアホール３２内に、タングステンからなるプラグ３４が充填されている。
【００９７】
ストッパ膜３１の上に、たとえばＳｉＯＣからなる層間絶縁膜３５、およびＳｉＯ2膜４６が形成されている。この層間絶縁膜３５に、ストッパ膜３１まで達する配線溝３６が形成されている。配線溝３６は、プラグ３４が配置されている位置を通過する。配線溝３６の底面および側面を、たとえばＴａ系バリアメタル層３７が覆う。配線溝３６内に、銅からなる配線３８が充填されている。層間絶縁膜３０、層間絶縁膜３５、プラグ３４および配線３８等が、第１層目の配線層Ｍ１Ｌを構成する。
【００９８】
第１層目の配線層Ｍ１Ｌの上に、ＳｉＣＮからなるバリア層４０が形成されている。バリア層４０の上に、ＳｉＯＣからなる層間絶縁膜４１、ＳｉＯ2膜４７が形成されている。層間絶縁膜４１およびバリア層４０に、第１層目の配線層Ｍ１Ｌまで達するビアホール４２が形成されている。さらに、層間絶縁膜４１に、その深さ方向の途中まで達する配線溝４３が形成されている。配線溝４３は、ビアホール４２の配置された位置を通過する。
【００９９】
Ｔａ系バリアメタル層４４が、配線溝４３およびビアホール４２の内面を覆う。配線溝４３およびビアホール４２内に、銅からなる配線４５が充填されている。層間絶縁膜４１および配線４５等が、第２層目の配線層Ｍ２Ｌを構成する。第２の配線層Ｍ２Ｌ上には、たとえば、ＳｉＣＮからなるバリア層４０が形成される。
【０１００】
第１層目の配線層Ｍ１Ｌ表面、および第２層目の配線層Ｍ２Ｌ表面には、それぞれたとえばＳｉ−Ｏ偏在層１１５が形成されている。
【０１０１】
本実施形態では 第１層目の配線層Ｍ１Ｌはシングルダマシン法で形成され、第２層目の配線層Ｍ２Ｌは既知のデュアルダマシン法で形成されている。また、第２層目の配線層にはストッパ膜は用いていない。第２層目の配線層Ｍ２Ｌはシングルダマシン法で形成してもよく、第２層目の配線層にはストッパ膜を用いてもよい。
【０１０２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【０１０３】
たとえば、以上の実施形態においては、層間絶縁膜が、低誘電率絶縁膜としてＳｉＯＣ膜１０５を含む場合を例示したが、低誘電率絶縁膜はＳｉＯＣ膜１０５には限られず、ポリオルガノシロキサン膜、水素化シロキサン膜、またはこれらの膜がポーラス化された膜であってもよい。これらの膜の製造方法は特に限定されず、たとえばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法や塗布法により形成される。
【０１０４】
ポリオルガノシロキサンとしては、たとえば、ＭＳＱ（メチルシルセスキオキサン）等のメチルポリシロキサン；
ＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等の水素化メチルポリシロキサン；
ＯＳＧ（Ｏｒｇａｎｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）；および
ＣＤＯ（Ｃａｒｂｏｎ Ｄｏｐｅｄ Ｏｘｉｄｅ）が挙げられる。
【０１０５】
また、水素化シロキサンとしては、たとえば、ＨＳＱ（ハイドロジェンシルセスキオキサン）；および
梯子型水素化シロキサン等のラダーオキサイドが挙げられる。このうち、梯子型水素化シロキサンとは、梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ2以上１．５８ｇ／ｃｍ2以下、波長６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイドとよばれるＬ−Ｏｘ等を例示することができる。なお、Ｌ−Ｏｘをポーラス化した絶縁材料を用いることもできる。
【０１０６】
また、低誘電率絶縁膜として、パリレン系樹脂；
サイトップ（登録商標）等のフッ素系樹脂；
ＳｉＬＫ（登録商標）等の非フッ素系芳香族含有有機樹脂；
ポリアリールエーテル（ＰＡＥ）；および
ポリフェニレン等の有機樹脂の膜を用いることもできる。
【０１０７】
低誘電率絶縁膜の比誘電率は、たとえば３．５以下、好ましくは３以下とすることができる。また、低誘電率絶縁膜は、Ｓｉ、ＯおよびＨを構成元素として含む膜とすることができる。また、低誘電率絶縁膜は、Ｓｉ、Ｃ、ＯおよびＨを構成元素として含む膜とすることができる。
【０１０８】
また、以上の実施形態においては、銅配線が設けられた半導体装置を例に説明したが、配線は、銅含有金属から主として構成されていればよい。また、配線の形成方法はめっき法には限られず、たとえば、ＣＶＤ法を用いてもよい。
【実施例】
【０１０９】
（実験例１）
第三の実施形態に記載の半導体装置１１０を作製した（装置１）。装置１においては、第一銅配線１１１の前処理を、アンモニアプラズマ処理、シリコン導入、窒化、酸化、ＳｉＣ膜１１７形成、の順に行った。
【０１１０】
また、半導体装置１１０の製造方法を用いて第一銅配線１１１を形成した後、アンモニアプラズマを用いた還元処理のみを行い、Ｓｉ偏在層１５３の形成および酸化処理を行わず、半導体装置を作製した（装置２：図８以降の図中、ＮＨ3−Ｐとも表す。）。
【０１１１】
さらに、装置１において第一銅配線１１１上のバリア絶縁膜をＳｉＣ膜１１７に代えてＳｉＣＮ膜とした半導体装置を作製した（装置３）。また、装置２において、第一銅配線１１１上のバリア絶縁膜をＳｉＣＮ膜とした装置を作製した（装置４）。
【０１１２】
装置１〜装置４において、第一銅配線１１１表面の還元処理においては、アンモニアプラズマ処理（２００〜３００℃、１〜３０秒）を行った。
また、装置１および装置３において、シリコンの導入においては、２００〜３００℃、１〜１０ｔｏｒｒの圧力下で、ＳｉＨ4（ＳｉＨ4の流量約３０〜１００ｓｃｃｍに対してＮ2の流量約５００〜１０００ｓｃｃｍ）を約１〜３０秒間作用させて行った。また、装置１および装置３において、第一銅配線１１１の窒化処理においては、アンモニアプラズマ処理（２００〜３００℃、１〜３０秒）を行った。さらに、装置１および装置３において、第一銅配線１１１の酸化処理は、シリコン基板１０１を３００〜３５０℃において、酸素分圧１０-7〜１０-5ａｔｍで５〜３０秒加熱することにより行った。
【０１１３】
これらの装置について、配線間のＥＭ寿命を評価した。図８および図９は、接続プラグのＥＭ寿命の評価結果を示す図である。図８および図９においては、縦軸において、装置２におけるＥＭ寿命を１として規格化して示した。
【０１１４】
図８は、バリア絶縁膜にＳｉＣ（ｋ＝３．５）膜を用いた場合で、成膜の前処理としてアンモニアプラズマによる還元処理を実施した装置２と、前処理として第三の実施形態に記載の技術を用いた装置１、さらにバリア絶縁膜にＳｉＣＮ（ｋ＝４．９）膜を用いた場合で、成膜の前処理としてアンモニアプラズマによる還元処理を実施した装置４と、前処理として第三の実施形態に記載の技術を用いた装置３の不良率５０％のエレクトロマイグレーション（ＥＭ）寿命Ｔ５０（ａ．ｕ．）である。
【０１１５】
図８および図９の縦軸においては、ＳｉＣ（ｋ＝３．５）膜を用いた場合で成膜の前処理をアンモニアプラズマを実施した装置２の場合を１に規格化している。
【０１１６】
図８より、配線上のバリア絶縁膜をＳｉＣ（ｋ＝３．５）膜として第三の実施形態の技術を適用した装置１の場合、アンモニアプラズマ処理のみを行った装置２と比較して、約４０倍の寿命向上が確認され、許容レベルをクリアした。
【０１１７】
また、配線上のバリア絶縁膜をＳｉＣＮ（ｋ＝４．９）膜とした場合、ＳｉＣ（ｋ＝３．５）の場合と比較して、アンモニアプラズマ処理のみを行った装置４でも７６倍を示し、誘電率がｋ＝４．０以上であれば許容レベルをクリアした。
【０１１８】
また、第三の実施形態の技術を用いた装置３では、さらに寿命が向上し、９８倍という結果が得られた。
【０１１９】
なお、装置１および装置３におけるＳｉ偏在層１５３中のシリコン濃度は、約１５ａｔｏｍ％であった。
【０１２０】
また、図９は、Ｓｉ偏在層１５３中のシリコンの濃度とＴ５０（ａ．ｕ．）との関係を示す図である。なお、シリコン濃度は、Ｓｉ偏在層１５３の構成元素がＣｕ／Ｓｉ／Ｃ／Ｎ／Ｏであるとして、構成元素全体中のＳｉ濃度として計算した。図９より、Ｓｉ偏在層１５３中のＳｉ濃度を約１０ａｔｏｍ％以上とすることにより、ＥＭをより一層効果的に抑制できる。
【０１２１】
なお、ここではシリコンの導入にＳｉＨ4ガスを用いたが、他に、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＣｌ4などの無機シラン；
モノメチルシラン、トリメチルシラン、テトラメチルシランなどの有機シラン；
等を用いても同様なＳｉ導入ができる。特に、Ｓｉ2Ｈ6を用いた場合、さらに低温でＳｉを導入できるメリットがある。
【０１２２】
（実験例２）
実験例１の装置１および装置２について、第一銅配線１１１間のブレークダウン耐圧を測定した。具体的には、第一配線１１３間に電界を形成した際の耐ブレークダウン電圧を調べた。なお、装置１および装置２のそれぞれについて、２０サンプルの測定の平均値を求めた。
【０１２３】
結果を図１０に示す。図１０の縦軸においても、装置２の耐圧を１として、規格化して示した。図１０より、装置１では、装置２に対し、電界耐圧が１．５倍程度向上している。
【０１２４】
（実験例３）
第三の実施形態に記載の半導体装置の構成に準ずる積層膜を形成した。具体的には、シリコン基板上に銅膜を形成した。銅膜形成後、その表面をアンモニアプラズマ処理し、ＳｉＨ4ガスに曝し、さらに窒化および酸化した（積層膜１）。一方、シリコン基板上に銅膜を形成した。銅膜形成後、表面のアンモニアプラズマ処理を行った積層膜も作製した（積層膜２）。
なお、積層膜１および積層膜２における銅膜の還元処理、ならびに積層膜２におけるシリコンの導入処理、窒化処理および酸化処理の各条件は、実験例１と同様にした。
【０１２５】
これらの積層膜の表面のＸＰＳ（Ｘ線光電子分光）測定を行い、銅表面に存在する結合を調べた。図１１（ａ）および図１１（ｂ）は、それぞれ、積層膜２および積層膜１の測定結果を示す。図１１（ａ）より、積層膜２では、還元処理した銅が再酸化されて、Ｃｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ）が深さ約１０ｎｍのところまで生成している。
【０１２６】
これに対し、積層膜１では、図１１（ｂ）に示したように、Ｃｕ−Ｏ結合に由来するピークが検出限界以下であり、銅の再酸化が抑制されている。また、Ｓｉ−ＯＮ結合（５３２．２ｅＶ）およびＳｉ−Ｎ結合に由来するピークが存在することから、銅膜の表面に、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層が形成されていると推察される。また、第一銅配線１１１の表面からのＳｉ−ＯＮ結合の形成領域の深さの方が、第一銅配線１１１の表面からのＳｉ−Ｎ結合の形成領域の深さよりも大きいことが示唆される。
【０１２７】
また、図１１（ａ）および図１１（ｂ）より、積層膜２におけるＣｕ−Ｏ結合の形成領域の深さが、積層膜１におけるＳｉ−ＯＮ結合の形成領域の深さよりもさらに深いことが示唆される。
【０１２８】
さらに、ＸＲＤ（Ｘ線回折装置）により積層膜１中の銅膜を測定したところ、銅シリサイドに起因する信号は確認されなかった。
【０１２９】
なお、積層膜１において、銅の酸化処理の後、銅膜の上に拡散防止膜や層間絶縁膜を形成した場合にも、銅膜内部の表面近傍に実質的にＣｕ−Ｏ結合が存在しない状態が維持されると考えられる。
【０１３０】
（実験例４）
実験例１で前述した装置１および装置２について、図１２に示した位置のＴＥＭ−ＥＥＬＳ測定を行い、Ｎ／Ｏ強度比を求めた。結果を図１３に示す。図１３では、装置２におけるＮ／Ｏ強度比を１として規格化して示した。図１３より、装置１においては、装置２よりも第一銅配線１１１表面における窒素含有率が高いことがわかる。
【０１３１】
なお、装置１のＴＥＭ観察を行ったところ、第一銅配線１１１の表面近傍におけるシリサイド層の形成は確認されなかった。
【０１３２】
（実験例５）
実験例１で作製した装置１において、ＳｉＣ膜１１７に代えて比誘電率ｋ＝４．９のＳｉＣＮ膜を形成した装置（装置３）を作製した。装置１および装置３の配線間容量を評価した。評価は、第一銅配線１１１のラインアンドスペースＬ／Ｓが１２０ｎｍ／１２０ｎｍである構成、および１００ｎｍ／１００ｎｍである構成について行った。
【０１３３】
結果を図１４に示す。図１４では、比誘電率ｋ＝４．９のＳｉＣＮ膜を有する装置３の配線間容量を１００％として規格化している。図１４より、第一銅配線１１１上部に形成するバリア絶縁膜をＳｉＣ膜１１７とすることにより、ＳｉＣＮ膜を用いた場合よりも配線間容量を低下できることがわかる。
【図面の簡単な説明】
【０１３４】
【図１】本実施形態における半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造工程を示す断面図である。
【図３】図１の半導体装置の製造工程を示す断面図である。
【図４】図１の半導体装置の製造工程を示す断面図である。
【図５】本実施形態における半導体装置の構成を示す断面図である。
【図６】図５の半導体装置の製造工程を示す断面図である。
【図７】図５の半導体装置の製造工程を示す断面図である。
【図８】実施例における半導体装置のＥＭの評価結果を示す図である。
【図９】実施例における半導体装置のＥＭの評価結果を示す図である。
【図１０】実施例における半導体装置の耐圧の評価結果を示す図である。
【図１１】実施例における半導体装置のＸＰＳ分析結果を示す図である。
【図１２】実施例における半導体装置のＥＥＬＳ測定位置を説明する図である。
【図１３】実施例における半導体装置のＴＥＭ−ＥＥＬＳ測定結果を示す図である。
【図１４】実施例における半導体装置の配線間容量の測定結果を示す図である。
【図１５】本実施形態における半導体装置の構成を示す断面図である。
【図１６】本実施形態における半導体装置の構成を示す断面図である。
【符号の説明】
【０１３５】
Ｍ１Ｌ 第１層目の配線層
Ｍ２Ｌ 第２層目の配線層
２０ 基板
２１ 素子分離絶縁膜
２２ ＭＯＳＦＥＴ
２２Ｄ ドレイン領域
２２Ｇ ゲート電極
２２Ｉ ゲート絶縁膜
２２Ｓ ソース領域
３０ 層間絶縁膜
３１ ストッパ膜
３２ ビアホール
３３ バリアメタル層
３４ プラグ
３５ 層間絶縁膜
３６ 配線溝
３７ バリアメタル層
３８ 配線
４０ バリア層
４１ 層間絶縁膜
４２ ビアホール
４３ 配線溝
４４ Ｔａ系バリアメタル層
４５ 配線
４６ ＳｉＯ2膜
４７ ＳｉＯ2膜
１００ 半導体装置
１０１ シリコン基板
１０３ ＳｉＣＮ膜
１０５ ＳｉＯＣ膜
１０７ ＳｉＯ2膜
１０９ バリアメタル膜
１１０ 半導体装置
１１１ 第一銅配線
１１３ 第一配線
１１５ Ｓｉ−Ｏ偏在層
１１７ ＳｉＣ膜
１１９ ＳｉＯＣ膜
１２１ ＳｉＯ2膜
１２３ バリアメタル膜
１２５ 銅プラグ
１２７ 接続プラグ
１２９ ＳｉＣＮ膜
１３１ ＳｉＯＣ膜
１３３ ＳｉＯ2膜
１３５ バリアメタル膜
１３７ 第二銅配線
１３９ 第二配線
１４１ ＳｉＣＮ膜
１４３ 多層膜
１４５ Ｓｉ−ＯおよびＳｉ−Ｎ偏在層
１４７ 窒化層
１５１ 銅配線露出面
１５３ Ｓｉ偏在層
１５５ Ｓｉ−Ｎ偏在層
１５７ Ｓｉ−Ｏ偏在層
１５９ ＳｉＣ膜
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、銅含有金属を含む配線を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速化に対する要請から、配線材料として銅等の低抵抗材料が利用されるようになってきた。配線材料として銅含有金属を用いる場合、層間絶縁膜の下層に銅（Ｃｕ）の拡散を防止するバリア絶縁膜が設けられる。
【０００３】
一方、半導体素子の微細化が進むにつれ、配線間の寄生容量の増加による信号遅延が顕著になり、その改善が望まれている。その対策として、層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）が用いられている。また、上述したバリア絶縁膜についても、誘電率を低下させることが求められる。
【０００４】
ところが、バリア絶縁膜の誘電率の低下は、バリア絶縁膜の膜密度の低下につながる。膜密度の低下は、銅の酸化耐性の低下につながるため、銅配線表面が酸化されやすくなってしまう。これにより、ＥＭ（エレクトロマイグレーション）、ＳＩＶ（ストレス誘起ボイド）、またはＴＤＤＢ（酸化膜の経時破壊）といった信頼性の低下が生じる懸念があった。
【０００５】
銅配線の表面処理に関して、従来、特許文献１〜特許文献３および非特許文献１に記載のものがある。
【０００６】
特許文献１には、銅配線の表面をアンモニアプラズマに曝すことが記載されている。
【０００７】
また、特許文献２には、銅配線形成後、アンモニアプラズマ処理とシランガス処理を行うことが記載されている。
【０００８】
また、特許文献３には、シランガスとアンモニアガスとを含む混合ガス中で、プラズマを発生する条件で銅配線を処理することが記載されている。
【０００９】
また、非特許文献１には、銅配線に、アンモニアプラズマとシラン照射とを組み合わせた処理を行うことが記載されている。
【特許文献１】米国特許６１４６９８８号明細書
【特許文献２】米国特許６５９９８２７号明細書
【特許文献３】特開２００２−２４６３９１号公報
【非特許文献１】Laurent G. Gosset他９名、「Integration and characterization of a self-aligned barrier to Cu diffusion based on copper silicide」、Conference Proceedings AMC XIX、ｐ．３２１−３２８、２００４年
【非特許文献２】J.A.Kerr、「Strengths of Chemical Bonds」、CRC Handbook of Chemistry and Physics、73rd Edition、１９９２−１９９３、ｐ．９−１３１〜９−１３２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上述した特許文献１〜特許文献３および非特許文献１に記載の技術は、それぞれ、以下の点で改善の余地を有していた。
【００１１】
まず、特許文献１においては、アンモニアプラズマ処理により配線中の銅が還元されるが、その後の工程で銅が再酸化されて、マイグレーション耐性が低下してしまう懸念があった。
【００１２】
また、特許文献２、特許文献３および非特許文献1に記載の技術においては、シリコン原子が配線内部に拡散してしまい、配線の抵抗が上昇してしまう懸念があった。また、配線上部に銅シリサイド層の形成により抵抗が上昇する場合があった。また、シリサイド層の形成時に異常反応が進行しやすく、配線上に一定の膜厚のシリサイド層を均一に形成することが困難であった。このため、配線上に接続プラグを形成する際の埋設不良等により、製造歩留まりが低下する懸念があった。
【課題を解決するための手段】
【００１３】
本発明によれば、
基板と、
前記基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置が提供される。
【００１４】
本発明の半導体装置において、前記基板が半導体基板であってもよい。
また、本発明によれば、
半導体基板と、
前記半導体基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置が提供される。
【００１５】
銅含有金属からなる配線の表面は、通常、酸化されやすい。配線表面の酸化により銅酸化物の層が存在すると、配線と上層との密着性が低下して、配線の延在方向に銅が動きやすくなり、マイグレーション耐性が低下する。これに対し、本発明の半導体装置においては、主として銅含有金属からなる配線の内部の表面近傍に、シリコンが導入された領域が設けられている。このため、配線の内部の表面近傍における銅の移動が効果的に抑制される。よって、マイグレーション耐性を向上させることができる。また、本発明の半導体装置においては、導入されたシリコンの少なくとも一部がＳｉ−Ｏ結合を形成している。このため、導入されたシリコンの配線内部への拡散が効果的に抑制される構成となっている。
【００１６】
本発明によれば、
基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法が提供される。
【００１７】
本発明の半導体装置の製造方法において、前記基板が半導体基板であってもよい。
また、本発明によれば、
半導体基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法が提供される。
【００１８】
本発明の半導体装置の製造方法においては、配線の表面近傍の銅を還元することにより、配線表面の銅酸化物が除去される。そして、銅を還元した後、配線の表面近傍にシリコンを導入することにより、配線の表面における銅の移動を抑制する。これにより、配線のマイグレーション耐性を向上させることができる。また、配線に導入されたシリコンを酸素と結合させてＳｉ−Ｏ結合を形成することにより、シリコンを配線の表面近傍にとどめ、配線内部への拡散を抑制できる。このため、配線内部の抵抗上昇を効果的に抑制できる。
【００１９】
このように、本発明によれば、配線の抵抗の上昇を抑制しつつ、配線のＥＭ耐性等のマイグレーション耐性を向上させ、信頼性を向上させることができる。
【００２０】
なお、本発明において、配線の内部の表面近傍に導入されたシリコンは、銅のグレインバウンダリーに存在していてもよいし、銅の結晶格子がシリコンに置換された状態として存在していてもよい。
【００２１】
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
【発明の効果】
【００２２】
以上説明したように本発明によれば、主として銅含有金属からなる配線の内部の表面近傍にシリコンを導入し、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成することにより、配線のマイグレーション耐性を向上させるとともに、シリコンの配線内部への拡散を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
【００２４】
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す断面図である。
図１に示した半導体装置１００は、半導体基板等の基板（シリコン基板１０１）、シリコン基板１０１上に設けられた第一絶縁膜（ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７）、および当該第一絶縁膜中に設けられ、主として銅含有金属からなる配線（第一銅配線１１１）、を含む。また、半導体装置１００は、第一銅配線１１１の内部の表面近傍に、シリコンが導入された領域（図２（ｃ）のＳｉ偏在層１５３）を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している（Ｓｉ−Ｏ偏在層１１５）。
【００２５】
なお、本実施形態および以下の実施形態において、配線の内部における表面近傍とは、配線内部における配線の上面近傍の領域をいい、たとえば、配線の上面から半導体基板に向かって１０ｎｍ程度以下の厚さの領域をいう。本実施形態においては、この第一銅配線１１１の内部の表面近傍に、シリコンが導入された領域が層状に設けられている。
【００２６】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に導入されたシリコンのすべてが、Ｓｉ−Ｏ結合を形成している。これにより、第一銅配線１１１中に導入されたシリコンの配線内部への拡散がさらに確実に抑制される。これにより、シリコンを第一銅配線１１１の表層近傍のみにさらに確実に偏在させることができる。
【００２７】
半導体装置１００においては、第一銅配線１１１の内部の表面近傍において、第一銅配線１１１を構成する元素全体に対するシリコンの割合が５ａｔｏｍ％以上３０ａｔｏｍ％以下である。具体的には、第一銅配線１１１の表面近傍における銅の酸化をより一層効果的に抑制し、マイグレーション耐性をさらに向上させる観点では、第一銅配線１１１の上面において、Ｃｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合をたとえば５ａｔｏｍ％以上、好ましくは１０ａｔｏｍ％以上とする。また、第一銅配線１１１内部へのシリコンの拡散をさらに効果的に抑制する観点では、第一銅配線１１１の上面において、Ｃｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合をたとえば３０ａｔｏｍ％以下、好ましくは２０ａｔｏｍ％以下とする。なお、第一銅配線１１１の上面におけるＣｕ、Ｓｉ、Ｏ、ＣおよびＮの合計に対するＳｉの割合は、たとえばＸＰＳ（Ｘ線光電子分光）法を用いて測定することができる。
【００２８】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に、Ｃｕ−Ｏ結合が実質的に存在しない。ここで、Ｃｕ−Ｏ結合が実質的に存在しないとは、第一銅配線１１１中の銅のＥＭによる信頼性の低下が実用上問題ない程度に抑制されるように、第一銅配線１１１表面近傍における銅の酸化が抑制されていることをいう。たとえば、ＸＰＳ法により第一銅配線１１１の表面に存在する結合を分析したときに、Ｃｕ−Ｏ結合が検出限界未満であることをいう。また、たとえばＸＰＳ法により第一銅配線１１１の表面に存在する結合を分析したときに、第一銅配線１１１の表面から２ｎｍの深さにおいて、Ｃｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ付近）の強度とＳｉ−ＯＮ結合に由来するピーク（５３２．２ｅＶ付近）強度との合計に対するＣｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ付近）強度の割合が５％未満であることをいう。
【００２９】
また、半導体装置１００においては、第一銅配線１１１の内部の表面近傍に、銅シリサイド層が形成されていない。なお、本実施形態および以下の実施形態において、第一銅配線１１１の上部に銅シリサイドが形成されていても、層状になっていないものは許容される。
【００３０】
第一絶縁膜は、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７がこの順に接して設けられた第一層間絶縁膜である。この第一層間絶縁膜は、低誘電率であるＳｉＯＣ膜１０５を含む。また、ＳｉＯ2膜１０７は、たとえばプラズマ酸化膜である。第一層間絶縁膜には、これを貫通する配線溝が設けられており、配線溝中に第一配線１１３が埋設されている。第一配線１１３は、上述した第一銅配線１１１と、第一銅配線１１１の側面および底面を被覆するバリアメタル膜１０９とから構成される。
【００３１】
また、半導体装置１００は、第一銅配線１１１上に、第一銅配線１１１に接して設けられた第二絶縁膜を含む。この第二絶縁膜は、たとえばＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜等の構成元素としてシリコンと炭素とを含む膜またはＳｉＮ膜とする。層間絶縁膜の誘電率をさらに効果的に低下させる観点では、第二絶縁膜の比誘電率をたとえば４未満とする。一方、後工程におけるＣｕ−Ｏ結合の生成をさらに確実に抑制する観点では、第二絶縁膜の比誘電率を４以上とする。本実施形態および以下の実施形態では、第二絶縁膜がＳｉＣ膜１１７である場合を中心に説明する。ＳｉＣ膜１１７は、銅の拡散を防止するバリア絶縁膜として機能する。
【００３２】
ＳｉＣ膜１１７の上部には、ＳｉＯＣ膜１１９およびＳｉＯ2膜１２１がこの順に接して設けられている。ＳｉＣ膜１１７、ＳｉＯＣ膜１１９およびＳｉＯ2膜１２１は、第二層間絶縁膜として機能する。第二層間絶縁膜中には、第一配線１１３に接して設けられた接続プラグ１２７が埋設されている。接続プラグ１２７は、第二層間絶縁膜を貫通するビアホールの側面から底面にわたって設けられたバリアメタル膜１２３と、バリアメタル膜１２３上に設けられた銅プラグ１２５とから構成される。
【００３３】
第二層間絶縁膜に接して、ＳｉＣＮ膜１２９、ＳｉＯＣ膜１３１およびＳｉＯ2膜１３３がこの順に接して設けられた第三層間絶縁膜がさらに設けられている。第三層間絶縁膜中には、バリアメタル膜１３５と第二銅配線１３７とから構成される第二配線１３９が埋設されている。
【００３４】
半導体装置１００においては、さらに、第三層間絶縁膜上に、ＳｉＣＮ膜１４１および多層膜１４３がこの順に積層されている。
【００３５】
次に、図１に示した半導体装置１００の製造方法を説明する。半導体装置１００の製造方法は、以下の工程を含む。
ステップ１１：シリコン基板１０１上に、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７をこの順に成膜して第一絶縁膜を形成する工程、
ステップ１２：第一絶縁膜中に、主として銅含有金属からなる第一銅配線１１１を形成する工程、
ステップ１３：第一銅配線１１１の表面近傍の銅を還元する工程、
ステップ１４：銅を還元するステップ１３の後、シリコンを含むガスに第一銅配線１１１の上部を曝し、第一銅配線１１１の内部の表面近傍にシリコンを導入する工程、および
ステップ１５：シリコンを導入するステップ１４で導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程。
【００３６】
ステップ１５のＳｉ−Ｏ結合を形成させる工程は、たとえば第一銅配線１１１の内部の表面近傍に導入されたシリコンの一部にＳｉ−Ｏ結合を形成させる工程とする。こうすれば、後工程における銅の再酸化を効果的に抑制できる。また、本実施形態においては、ステップ１５のＳｉ−Ｏ結合を形成させる工程が、第一銅配線１１１の上部を酸化処理する工程（ステップ１６）である。さらに、ステップ１６の第一銅配線１１１の酸化処理は、第一銅配線１１１が形成されたシリコン基板１０１を加熱処理する工程（ステップ１７）である。
【００３７】
また、ステップ１５のＳｉ−Ｏ結合を形成させる工程の後、第一銅配線１１１が形成された第一絶縁膜上に接して第二絶縁膜を形成する工程（ステップ１８）、をさらに含む。ステップ１８は、たとえばＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含み、本実施形態では、ＳｉＣ膜１１７を形成する工程である。
【００３８】
図２（ａ）〜図２（ｃ）および図３（ａ）〜図３（ｃ）は、半導体装置１００の製造工程を示す断面図である。以下、これらの図面を参照して、シングルダマシン法を用いた半導体装置１００の製造工程をさらに詳細に説明する。
【００３９】
まず、図２（ａ）に示したように、トランジスタ等の素子（不図示）が形成されたシリコン基板１０１上に、ＳｉＣ系のバリア絶縁膜として、ＳｉＣＮ膜１０３を形成する。そして、ＳｉＣＮ膜１０３上に、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７を順次積層する。その後、リソグラフィー技術を用いてＳｉＯ2膜１０７およびＳｉＯＣ膜１０５の所定の領域を選択的に除去し、さらにＳｉＣＮ膜１０３をエッチバックして、配線溝を形成する。
【００４０】
次に、バリアメタル膜１０９として、たとえばＴａ系メタル膜を形成する。そして、スパッタリング法によりＣｕシード膜（不図示）を形成する。さらに、めっき技術を用いて、配線溝を埋め込むようにＣｕめっき膜を形成する。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）技術を用いて、ＳｉＯ2膜１０７の上部に形成されたＣｕめっき膜を除去し、配線溝中に埋設された第一銅配線１１１を得る。
【００４１】
つづいて、図２（ｂ）に示したように、第一銅配線１１１の銅配線露出面１５１を還元処理し、第一銅配線１１１の表面近傍に存在する銅を還元する。還元処理は、たとえば、プラズマを生成する状態で、水素を含むガスに配線の上部を曝すことにより行われる。さらに具体的には、第一銅配線１１１表面の水素プラズマ（Ｈ2−Ｐ）処理またはアンモニアプラズマ（ＮＨ3−Ｐ）処理とする。または水素を含むガス雰囲気での熱処理のいずれかとする。
【００４２】
そして、図２（ｃ）に示したように、銅配線露出面１５１から第一銅配線１１１の内部の表面近傍に、シリコンを導入し、Ｓｉ偏在層１５３を形成する。たとえば、第一銅配線１１１が形成されたＳｉＯ2膜１０７の上面全面を、プラズマを生成しない状態で、シリコンを含むガスに配線の上部を曝す。シリコンを含むガスとして、たとえば、ＳｉＨ4等のシラン系ガスを用いる。プラズマを生成しない状態でシリコンの導入を行うことにより、第一銅配線１１１へのシリコンの過剰な導入を抑制し、第一銅配線１１１の表面近傍に選択的にシリコンを導入することができる。また、このとき、シリコン基板１０１の加熱温度をたとえば３００℃以下、好ましくは２００℃以下とすることにより、銅シリサイド層の形成をさらに確実に抑制できる。
【００４３】
本実施形態においては、導入されたシリコンが後工程でＳｉ−Ｏ結合を形成し、第一銅配線１１１の表面近傍に保持される。このため、シリコンを比較的高濃度で導入した場合においても、導入されたシリコンの配線内部への拡散を抑制することができる。よって、第一銅配線１１１を曝すガス中のシリコン濃度を比較的高くすることができる。
【００４４】
Ｓｉ偏在層１５３の厚さは、たとえば０．５ｎｍ以上１０ｎｍ以下とする。また、Ｓｉ偏在層１５３の厚さは配線のマイグレーション耐性をさらに向上させる観点では、たとえば２ｎｍ以上とする。一方、Ｓｉ偏在層１５３の厚さは、配線の抵抗の上昇をさらに抑制する観点では、たとえば２ｎｍ以下とする。
【００４５】
次いで、図３（ａ）に示したように、シリコンが導入された銅配線露出面１５１を酸化処理し、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる。これにより、Ｓｉ偏在層１５３の少なくとも一部をＳｉ−Ｏ偏在層１１５とする。なお、図３（ａ）は、Ｓｉ偏在層１５３全体をＳｉ−Ｏ偏在層１１５とした場合を例示している。Ｓｉ−Ｏ偏在層１１５を形成する際に、一つのシリコン原子に一つの酸素原子が結合してもよいし、二以上の酸素原子が結合してもよい。第一銅配線１１１中に導入されたシリコンにＳｉ−Ｏ結合を形成させることにより、導入されたシリコンを第一銅配線１１１の表面近傍にとどめ、後工程で第一銅配線１１１内部に拡散しないようにすることができる。
【００４６】
また、この酸化処理の際に、銅配線露出面１５１近傍には、還元処理された銅が存在するが、銅に比べてシリコンの方が酸素と結合しやすいため、Ｓｉ−Ｏ結合が優先的に形成される。また、このとき、Ｃｕ−Ｏ結合が実質的に形成されないようにするとよい。
【００４７】
また、この工程で、第一銅配線１１１の内部の表面近傍に導入されたシリコンのうち、一部のシリコンがＳｉ−Ｏ結合を形成しているようにする。こうすれば、余剰のシリコンが残存している状態とすることができるので、後工程で第一銅配線１１１が酸化される条件に曝された際に、余剰のシリコンが優先的にＳｉ−Ｏを形成し、Ｃｕ−Ｏの形成をさらに確実に抑制できる。
【００４８】
または、この段階で、導入されたシリコンの少なくとも一部が、後工程でさらに酸素との結合できる結合手を残存させているようにする。つまり、酸化工程で、第一銅配線１１１中に導入されたすべてのシリコンの４本の結合手がすべて結合してしまわないようにする。こうすることにより、後工程においても、第一銅配線１１１中に導入されたシリコンが優先的に酸化されるため、後工程における銅の再酸化がさらに効果的に抑制される。
【００４９】
なお、銅配線露出面１５１を酸化処理する方法として、具体的には、第一銅配線１１１が形成されたシリコン基板１０１をたとえば２５０℃以上３５０℃以下の温度において、酸素分圧がたとえば１０-6ａｔｍ以上、好ましくは１０-5ａｔｍ以上の雰囲気で処理する方法が挙げられる。加熱温度を２５０℃以上とすることにより、第一銅配線１１１の表面近傍に導入されたシリコン原子を確実に酸化することができる。また、加熱温度を３５０℃以下とすることにより、第一銅配線１１１およびシリコン基板１０１上に形成された素子の劣化を抑制し、製造安定性をさらに向上させることができる。
【００５０】
酸化処理の後、図３（ｂ）に示したように、ＳｉＯ2膜１０７の上面全面に、接続プラグ１２７のバリア絶縁膜として機能するＳｉＣ膜１１７を形成する。ＳｉＣ膜１１７を形成する際には、成膜後、所定の加熱処理を行ってもよい。本実施形態においては、第一銅配線１１１の内部の表面近傍にシリコンが存在するため、たとえば加熱処理により第一銅配線１１１が酸化される場合にも、第一銅配線１１１中のシリコンが優先的に酸化されるため、銅の再酸化が効果的に抑制される。また、ＳｉＣ膜１１７の形成工程が終了した段階で、Ｓｉ偏在層１５３全体がＳｉ−Ｏ偏在層１１５となっている構成とすることにより、シリコンの配線内部への拡散をさらに効果的に抑制できる。
【００５１】
さらに、図３（ｃ）に示したように、ＳｉＣ膜１１７上にＳｉＯＣ膜１１９およびＳｉＯ2膜１２１を順次形成する。そして、ＳｉＯ2膜１２１、ＳｉＯＣ膜１１９およびＳｉＣ膜１１７の所定の領域を選択的に除去して、第一配線１１３の直上にビアホールを形成する。そして、ビアホール中に、第一銅配線１１１の形成方法を用いてバリアメタル膜１２３およびＣｕめっき膜を順次形成し、第一銅配線１１１に接続する接続プラグ１２７を得る。
【００５２】
その後、ＳｉＯ2膜１２１上にＳｉＣＮ膜１２９、ＳｉＯＣ膜１３１およびＳｉＯ2膜１３３を順次形成し、これらの膜中に、接続プラグ１２７に接続する第二配線１３９を形成する。さらに、ＳｉＯ2膜１３３上に、ＳｉＣＮ膜１４１および多層膜１４３を順次形成する。以上の手順により、図１に示した半導体装置１００が得られる。
【００５３】
次に、本実施形態の作用効果を説明する。
本実施形態においては、第一銅配線１１１の内部の表面近傍に、シリコンが偏在するＳｉ−Ｏ偏在層１１５が形成されている。このため、第一銅配線１１１の延在方向における配線中の銅の移動が抑制されて、マイグレーション耐性が向上する。また、シリコンが偏在するＳｉ−Ｏ偏在層１１５において、偏在するシリコンがＳｉ−Ｏ結合を形成している。このため、導入されたシリコンが第一銅配線１１１の表面近傍に保持され、第一銅配線１１１内部への拡散が抑制される。これにより、第一銅配線１１１の抵抗の上昇が抑制される。
【００５４】
また、本実施形態においては、第一銅配線１１１の内部の表面近傍にシリコンが偏在するＳｉ偏在層１５３が形成される。Ｓｉ偏在層１５３は、第一銅配線１１１の内部の表面近傍において、銅原子の酸化を抑制するバリア層として機能する。そして、ステップ１５において、第一銅配線１１１中に導入されたシリコンのうち、一部にＳｉ−Ｏ結合を形成させて、他の一部を余剰シリコンとして残存させることにより、ＳｉＯ2膜１０７に接する上層を形成する際の第一銅配線１１１中に含まれる銅の酸化が効果的に防止される。このため、還元された第一銅配線１１１中の銅が後の製造工程で酸化されてしまわないようにすることができる。第一銅配線１１１表面近傍におけるＣｕ−Ｏ結合の形成が抑制されるため、ＥＭ等を効果的に抑制し、半導体装置１００の信頼性を向上させることができる。
【００５５】
なお、本実施形態においては、接続プラグ１２７と第一銅配線１１１との間にＳｉ−Ｏ偏在層１１５が存在するため、後述する第四の実施形態に記載の半導体装置（図１５）に比べて、エレクトロマイグレーション（ＥＭ）をより一層抑制することができる。
【００５６】
ここで、配線中の銅よりもシリコンが優先的に酸化される原因として、銅と酸素との結合エネルギーよりもシリコンと酸素との結合エネルギーの方が大きいことが推察される。非特許文献２には、Ｃｕ−Ｏの結合エネルギーが６４．３±５．０ｋｃａｌ／ｍｏｌであるのに対し、Ｓｉ−Ｏ結合の結合エネルギーが１９１．１±３．２ｋｃａｌ／ｍｏｌであることが記載されている。酸素との結合エネルギーが銅より大きいシリコンが配線の内部の配線近傍に存在するため、後工程で配線表面が酸化された際に、銅よりもシリコンが優先的に酸素と結合し、銅の酸化が抑制されるものと推察される。
【００５７】
また、本実施形態においては、第一銅配線１１１中に導入されたシリコンが、酸化処理において、Ｓｉ−Ｏ結合を形成する。これにより、銅の酸化を抑制しつつ、半導体装置１００の完成時にＳｉ偏在層１５３中の余剰のシリコン原子の残存を抑制できる。このため、余剰に導入されたシリコンが残存して第一銅配線１１１内部に拡散することを抑制できる。このため、第一銅配線１１１の抵抗の上昇が抑制される。この効果は、ＳｉＣ膜１１７の形成工程が終了した段階で、Ｓｉ−Ｏ偏在層１１５中のシリコンの実質的にすべてがＳｉ−Ｏ結合を形成しているときに顕著に発揮される。
【００５８】
次に、半導体装置１００の構成を他の構成と比較してさらに説明する。他の構成として、第一銅配線１１１にシリコンが導入されておらず、また、ＳｉＣ膜１１７に代えてＳｉＯＮ膜が設けられた装置を考える。この場合、第一銅配線１１１上にＳｉＯＮ膜を形成する工程において、第一銅配線１１１表面が、気相で成長したＳｉ−Ｏ、Ｓｉ−Ｎに曝される。このため、本実施形態の構成のように、第一銅配線１１１の内部にＳｉ偏在層１５３およびＳｉ−Ｏ偏在層１１５が形成されるのではなく、第一銅配線１１１の上部に、Ｓｉ−Ｏ結合およびＳｉ−Ｎ結合を含む層が形成される。また、この場合、第一銅配線１１１中にシリコンが導入されていないため、ＳｉＯＮ膜の成膜時等において、第一銅配線１１１の表面が酸化する懸念がある。
【００５９】
さらに、この他の構成の場合、ＳｉＯＮ膜の形成工程で、通常、銅シリサイド層が形成される。銅シリサイドの形成反応の制御は比較的難しく、条件によっては、異常反応が生じやすく、銅シリサイド層が均一に形成されない懸念がある。銅シリサイドが均一に形成されないと、接続プラグ形成時の埋設不良の原因となる。また、銅シリサイド層の形成により、配線の抵抗が上昇する。このように、銅シリサイド層の生成は、製造歩留まりが低下する原因となる。
【００６０】
これに対し、本実施形態によれば、第一銅配線１１１の表面近傍にＳｉ偏在層１５３が安定的に形成されるとともに、第一銅配線１１１中の銅の酸化が効果的に抑制される。また、本実施形態においては、第一銅配線１１１へのシリコンの導入をたとえば３００℃以下の低温で行うため、第一銅配線１１１上部への銅シリサイド層の形成が抑制される。このため、接続プラグ１２７の製造安定性に優れ、また、接続プラグ１２７と第一配線１１３との接続抵抗の上昇も抑制される。
【００６１】
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
【００６２】
（第二の実施形態）
第一の実施形態においては、第一銅配線１１１中に導入されたシリコンの酸化処理を行った後、第一銅配線１１１上にＳｉＣ膜１１７を形成したが、これらを逆の順序で行うこともできる。本実施形態では、半導体装置１００を製造する際に、第一銅配線１１１中にシリコンを導入した後、まずＳｉＣ膜１１７を形成し、その後、第一銅配線１１１中に導入されたシリコンを酸化する手順について説明する。
【００６３】
本実施形態の製造方法は、シリコンを導入するステップ１４の後、Ｓｉ−Ｏ結合を形成するステップ１５の前に、第一銅配線１１１が形成された第一絶縁膜上に接して第二絶縁膜を形成する工程（ステップ１９）を含む。第二絶縁膜は、たとえば第一の実施形態に記載の膜とすることができる。本実施形態では、第二絶縁膜として、第一絶縁膜上に接するＳｉＣ膜１１７を形成する。また、Ｓｉ−Ｏ結合を形成するステップ１５が、ＳｉＣ膜１１７を通じて第一銅配線１１１の表面近傍に酸素を拡散させる工程（ステップ２０）を含む。
【００６４】
図４（ａ）および図４（ｂ）は、本実施形態における半導体装置１００の別の製造工程を示す断面図である。
本実施形態においても、まず、第一の実施形態と同様にして、図２（ａ）〜図２（ｂ）を参照して前述した手順により、第一銅配線１１１の表面近傍にＳｉ偏在層１５３を形成する。
【００６５】
次に、図４（ａ）に示したように、Ｓｉ偏在層１５３が形成されたＳｉＯ2膜１０７の上面全面にＳｉＣ膜１１７を形成する。このとき、後工程でＳｉＣ膜１１７中を酸素が透過できる程度の密度でＳｉＣ膜１１７を形成する。具体的には、ＳｉＣ膜１１７を、比誘電率ｋが２．８以上４未満の膜とする。比誘電率を２．８以上とすることにより、膜の製造安定性をさらに向上させることができる。また、比誘電率を４未満とすることにより、ＳｉＣ膜１１７を介してＳｉ偏在層１５３中にさらに好適に酸素を供給するとともに、層間絶縁膜の誘電率をさらに効果的に低下させることができる。一方、過剰な酸素の拡散をさらに抑制することによりＣｕ−Ｏ結合の生成をさらに確実に抑制する観点では、ＳｉＣ膜１１７の比誘電率を４以上とすることもできる。
【００６６】
つづいて、図４（ｂ）に示したように、ＳｉＣ膜１１７により被覆されたＳｉ偏在層１５３の少なくとも一部、好ましくは全体をＳｉ−Ｏ偏在層１１５とする。つまり、Ｓｉ偏在層１５３中の少なくとも一部のシリコンをＳｉ−Ｏ結合させる。Ｓｉ−Ｏ偏在層１１５は、たとえば、ＳｉＣ膜１１７の成膜後の加熱処理により形成することができる。ＳｉＣ膜１１７の成膜後の加熱処理は、たとえば約３５０℃において、酸素分圧が１０-6ａｔｍ〜１０-4ａｔｍ程度の雰囲気で行う。
【００６７】
その後、図３（ｃ）を参照して前述した手順を用いて上層を形成する。こうして、半導体装置１００（図１）が得られる。
【００６８】
本実施形態においても、第一銅配線１１１の内部の表面近傍にＳｉ−Ｏ偏在層１１５が形成されるため、第一の実施形態と同様の効果が得られる。
【００６９】
（第三の実施形態）
第一の実施形態においては、Ｓｉ偏在層１５３中のシリコンがＳｉ−Ｏ結合を形成している構成を例示したが、Ｓｉ偏在層１５３中のシリコンが、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を形成していてもよい。
【００７０】
図５は、このような半導体装置の構成を示す断面図である。図５に示した半導体装置１１０の基本構成は図１に示した半導体装置１００と同様であるが、半導体装置１１０では、第一銅配線１１１の内部の表面近傍に導入されたシリコンの少なくとも一部が、Ｓｉ−Ｎ結合を形成している点が異なる。また、半導体装置１１０においては、ＳｉＯ2膜１０７の内部の表面近傍に、Ｓｉ−Ｎ結合が存在する。
【００７１】
さらに具体的には、半導体装置１１０においては、第一銅配線１１１の内部の表面近傍は、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５となっている。Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５は、Ｓｉ−Ｏ結合とＳｉ−Ｎ結合を含む薄層状の領域である。なお、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中のＳｉ−Ｎ結合の分布に特に制限はなく、たとえば、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５全体に、Ｓｉ−Ｎ結合およびＳｉ−Ｏ結合が存在していてもよい。また、Ｓｉ偏在層１５３の一部、つまり第一銅配線１１１の表面から所定の深さの層状の領域中にＳｉ−Ｎ結合が存在するとともに、Ｓｉ偏在層１５３全体にＳｉ−Ｏ結合が存在していてもよい。この場合、Ｓｉ−Ｏ結合の偏在領域の厚さよりもＳｉ−Ｎ結合の偏在領域の厚さが薄く、第一銅配線１１１の表面近傍にＳｉ−Ｎ結合が濃縮されている。こうすることにより、第一銅配線１１１の過剰な酸化をさらに確実に抑制できる。
【００７２】
また、半導体装置１１０において、第一銅配線１１１中に導入されたシリコンのすべてがＳｉ−Ｏ結合またはＳｉ−Ｎ結合を形成している構成とすることもできる。こうすれば、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中に余剰のシリコンがシリコン原子の状態で残存していない状態とすることができる。このため、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５中のシリコンが第一銅配線１１１内部に拡散することをより一層確実に抑制できる。
【００７３】
次に、半導体装置１１０の製造方法を説明する。図６（ａ）〜図６（ｃ）は、半導体装置１１０の製造工程を示す断面図である。
【００７４】
半導体装置１１０の製造の基本手順としては、第一の実施形態で上述した半導体装置１００の製造手順を用いることができる。ただし、本実施形態においては、シリコンを導入するステップ１４の後、Ｓｉ−Ｏ結合を形成するステップ１５の前に、導入された前記シリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる（ステップ２１）を含む。また、ステップ２１のＳｉ−Ｎ結合を形成させる工程において、ＳｉＯ2膜１０７の内部の表面近傍にＳｉ−Ｎ結合を形成する。
【００７５】
さらに具体的には、第一の実施形態において図２（ａ）〜図２（ｃ）を参照して前述した方法により、シリコン基板１０１上にＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ2膜１０７を形成し、これらの膜中にバリアメタル膜１０９および第一銅配線１１１を形成する。そして、第一銅配線１１１の表面近傍にシリコンを導入してＳｉ偏在層１５３を形成する（図２（ｃ））。
【００７６】
次に、図６（ａ）に示したように、Ｓｉ偏在層１５３が形成されたＳｉＯ2膜１０７の全面を窒化処理する。具体的には、プラズマを生成する状態で、アンモニア等の窒素を含むガスに第一銅配線１１１の上部を曝す。窒化処理により、第一銅配線１１１中に導入されたシリコンの少なくとも一部がＳｉ−Ｎ結合を形成し、Ｓｉ偏在層１５３の少なくとも一部がＳｉ−Ｎ偏在層１５５となる。また、このとき、ＳｉＯ2膜１０７の内部の表面近傍にもＳｉ−Ｎ結合が形成される。酸化処理に先立ちＳｉ−Ｎ偏在層１５５を形成することにより、第一銅配線１１１内部への過剰の酸素の供給を遮断することができる。
【００７７】
つづいて、図６（ｂ）に示したように、Ｓｉ−Ｎ偏在層１５５を酸化処理し、Ｓｉ−Ｎ偏在層１５５の少なくとも一部をＳｉ−ＯおよびＳｉ−Ｎ偏在層１４５とする。酸化処理は、具体的には、第一の実施形態においてＳｉ−Ｏ偏在層１１５を形成する方法が用いられる。
【００７８】
また、酸化処理は、熱処理などによる穏やかな処理とすることが望ましい。熱処理による酸化処理とすることにより、酸素プラズマなどの強い酸化処理に比べて、ＳｉＯ2膜１０７の表層のＳｉ−Ｎ結合までＳｉ−Ｏ化されてしまうことを抑制できる。また、熱処理による酸化処理を用いれば、酸素プラズマのような強い酸化処理の場合に対して、第一銅配線１１１にＣｕ−Ｏ結合ができてしまわないようにすることができる。
【００７９】
そして、図６（ｃ）に示したように、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５が形成されたＳｉＯ2膜１０７の上面全面に、ＳｉＣ膜１１７を形成する。ＳｉＣ膜１１７の形成が完了した段階で、Ｓｉ偏在層１５３の全体がＳｉ−ＯおよびＳｉ−Ｎ偏在層１４５となっているようにするとよい。その後、図３（ｃ）を参照して前述した手順によって、図５に示した半導体装置１１０が得られる。
【００８０】
本実施形態においては、Ｓｉ偏在層１５３の酸化に先立ち、第一銅配線１１１上面の窒化処理を行い、Ｓｉ偏在層１５３中のシリコンの少なくとも一部を窒化してＳｉ−Ｎ偏在層１５５を形成する。酸化処理の前にＳｉ−Ｎ偏在層１５５を形成しておくことにより、窒化処理の後の酸化処理において、第一銅配線１１１中に酸素が過剰に導入されないようにすることができる。このため、第一銅配線１１１の過剰な酸化が抑制される。よって、第一銅配線１１１中の未結合のシリコンを確実に酸化するとともに、銅の酸化をより一層確実に抑制することができる。また、窒化処理によりＳｉ−Ｎ偏在層１５５が形成されるので、Ｓｉ偏在層１５３中のシリコンを第一銅配線１１１の表面近傍にさらに確実にとどめることができる。
【００８１】
また、本実施形態においては、窒化処理により、ＳｉＯ2膜１０７の内部の表面近傍にもＳｉ−Ｎ結合が形成されて、窒化層１４７が得られる。このため、第一銅配線１１１上面近傍における層間絶縁膜の強度をより一層向上させることができる。
【００８２】
なお、本実施形態においても、第二の実施形態のように、第一銅配線１１１上にＳｉＣ膜１１７を形成した後、第一銅配線１１１中に導入されたシリコンの酸化処理を行うことができる。図７（ａ）および図７（ｂ）は、第二の実施形態に記載の方法を用いて半導体装置１１０を製造する工程を示す断面図である。図７（ａ）に示したように、第一銅配線１１１およびＳｉＯ2膜１０７の内部の表面近傍に、それぞれＳｉ−Ｎ偏在層１５５および窒化層１４７を形成する。次に、図７（ｂ）に示したように、ＳｉＯ2膜１０７上にＳｉＣ膜１１７を形成する。そして、たとえば第二の実施形態に記載の方法を用いて、ＳｉＣ膜１１７を通じて第一銅配線１１１中に導入されたシリコンを酸化し、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層１４５を形成する。
【００８３】
なお、以上の実施形態においては、下層の第一銅配線１１１の内部の表面近傍にシリコン導入領域が形成される場合を例に説明したが、上層の第二配線１３９についても同様に、その内部の表面近傍にシリコンが導入された領域が設けられていてもよい。
【００８４】
（第四の実施形態）
以上の実施形態においては、接続プラグ１２７の底面が第一銅配線１１１の上面と略同一水準に位置する場合を例に説明したが、接続プラグ１２７の底面の位置はこれには限られず、接続プラグ１２７の底面近傍が第一銅配線１１１中に陥入していてもよい。
【００８５】
具体的には、本実施形態の半導体装置は、第一銅配線１１１上に設けられた導電性の接続プラグ１２７を含む。そして、接続プラグ１２７の底部が、たとえば第一銅配線１１１内部の表面近傍にシリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）中に位置する。
【００８６】
たとえば、本実施形態において、接続プラグ１２７の底面が、シリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）の底面と略同一水準に位置していてもよい。
【００８７】
また、本実施形態において、接続プラグ１２７の底部が、シリコンが導入された領域（Ｓｉ−Ｏ偏在層１１５）よりも第一銅配線１１１の内部におけるシリコン基板１０１側に位置してもよい。
【００８８】
以下、第一および第二の実施形態の半導体装置１００において、接続プラグ１２７がＳｉ偏在層１５３に陥入し、接続プラグ１２７の底部がＳｉ−Ｏ偏在層１１５中に埋設されて、その底面がＳｉ−Ｏ偏在層１１５の底面と略同一水準に位置する場合を例に説明する。
【００８９】
図１５は、本実施形態の半導体装置の構成を示す断面図である。図１５に示した半導体装置の基本構成は第一および第二の実施形態に記載の半導体装置１００と同様であるが、上述したように、接続プラグ１２７の底面の位置が異なる。
【００９０】
また、図１５に示した半導体装置においては、接続プラグ１２７の上層として形成された第二配線１３９についても、その内部の表面近傍にＳｉ−Ｏ偏在領域１５７が形成されており、第一銅配線１１１上のバリア絶縁膜がＳｉＣ膜１５９となっている。
【００９１】
図１５に示した半導体装置は、接続プラグ１２７が埋設されるビアホールを形成するビアエッチング条件を制御して、第一銅配線１１１の内部の表面近傍にシリコンが導入された領域よりもビア底を深く形成したときの構造である。
【００９２】
この構造は、第一または第二の実施形態に記載の方法を用いて得ることができる。ただし、この構造の製造方法は、第一銅配線１１１の上部に、第一銅配線１１１に接続する接続プラグ１２７を形成する工程（ステップ２２）を含み、ステップ２２が、ＳｉＣ膜１１７を貫通するとともに第一銅配線１１１の内部にわたる接続孔を形成し、この接続孔を埋め込むように導電膜を形成し、接続孔の外部に形成された導電膜を除去する工程を含む。そして、接続孔を形成する工程において、接続孔の底面が、第一銅配線１１１の上面よりもシリコン基板１０１側に位置するように貫通孔を形成する。
【００９３】
本実施形態によれば、図１に示した半導体装置１００の構造に比較して、ビア抵抗の上昇が抑えられる。また、第一銅配線１１１とバリア絶縁膜であるＳｉＣ膜１１７にはシリコン導入領域が存在するため、以上の実施形態に記載の半導体装置と同程度の寿命向上効果が得られる。
【００９４】
（第五の実施形態）
図１６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）上にＣｕ配線を形成した例である。図１６は、ＭＯＳＦＥＴ２２、第１層目の配線層Ｍ１Ｌ、および第２層目の配線層Ｍ２Ｌを示す断面図である。
【００９５】
図１６において、基板２０に設けられた活性領域内に、ＭＯＳＦＥＴ２２が形成されている。ＭＯＳＦＥＴ２２は、ソース領域２２Ｓ、ドレイン領域２２Ｄ、ゲート絶縁膜２２Ｉおよびゲート電極２２Ｇを含んで構成される。符号２１は、素子分離絶縁膜である。
【００９６】
ＭＯＳＦＥＴ２２を覆うように、ＳｉＯ2からなる層間絶縁膜３０およびＳｉＣＮからなるストッパ膜３１が形成されている。ドレイン領域２２Ｄに対応する位置に、層間絶縁膜３０およびストッパ膜３１を貫通するビアホール３２が形成されている。ビアホール３２の内面を、ＴｉＮからなるバリアメタル層３３が覆う。ビアホール３２内に、タングステンからなるプラグ３４が充填されている。
【００９７】
ストッパ膜３１の上に、たとえばＳｉＯＣからなる層間絶縁膜３５、およびＳｉＯ2膜４６が形成されている。この層間絶縁膜３５に、ストッパ膜３１まで達する配線溝３６が形成されている。配線溝３６は、プラグ３４が配置されている位置を通過する。配線溝３６の底面および側面を、たとえばＴａ系バリアメタル層３７が覆う。配線溝３６内に、銅からなる配線３８が充填されている。層間絶縁膜３０、層間絶縁膜３５、プラグ３４および配線３８等が、第１層目の配線層Ｍ１Ｌを構成する。
【００９８】
第１層目の配線層Ｍ１Ｌの上に、ＳｉＣＮからなるバリア層４０が形成されている。バリア層４０の上に、ＳｉＯＣからなる層間絶縁膜４１、ＳｉＯ2膜４７が形成されている。層間絶縁膜４１およびバリア層４０に、第１層目の配線層Ｍ１Ｌまで達するビアホール４２が形成されている。さらに、層間絶縁膜４１に、その深さ方向の途中まで達する配線溝４３が形成されている。配線溝４３は、ビアホール４２の配置された位置を通過する。
【００９９】
Ｔａ系バリアメタル層４４が、配線溝４３およびビアホール４２の内面を覆う。配線溝４３およびビアホール４２内に、銅からなる配線４５が充填されている。層間絶縁膜４１および配線４５等が、第２層目の配線層Ｍ２Ｌを構成する。第２の配線層Ｍ２Ｌ上には、たとえば、ＳｉＣＮからなるバリア層４０が形成される。
【０１００】
第１層目の配線層Ｍ１Ｌ表面、および第２層目の配線層Ｍ２Ｌ表面には、それぞれたとえばＳｉ−Ｏ偏在層１１５が形成されている。
【０１０１】
本実施形態では 第１層目の配線層Ｍ１Ｌはシングルダマシン法で形成され、第２層目の配線層Ｍ２Ｌは既知のデュアルダマシン法で形成されている。また、第２層目の配線層にはストッパ膜は用いていない。第２層目の配線層Ｍ２Ｌはシングルダマシン法で形成してもよく、第２層目の配線層にはストッパ膜を用いてもよい。
【０１０２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【０１０３】
たとえば、以上の実施形態においては、層間絶縁膜が、低誘電率絶縁膜としてＳｉＯＣ膜１０５を含む場合を例示したが、低誘電率絶縁膜はＳｉＯＣ膜１０５には限られず、ポリオルガノシロキサン膜、水素化シロキサン膜、またはこれらの膜がポーラス化された膜であってもよい。これらの膜の製造方法は特に限定されず、たとえばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法や塗布法により形成される。
【０１０４】
ポリオルガノシロキサンとしては、たとえば、ＭＳＱ（メチルシルセスキオキサン）等のメチルポリシロキサン；
ＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等の水素化メチルポリシロキサン；
ＯＳＧ（Ｏｒｇａｎｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）；および
ＣＤＯ（Ｃａｒｂｏｎ Ｄｏｐｅｄ Ｏｘｉｄｅ）が挙げられる。
【０１０５】
また、水素化シロキサンとしては、たとえば、ＨＳＱ（ハイドロジェンシルセスキオキサン）；および
梯子型水素化シロキサン等のラダーオキサイドが挙げられる。このうち、梯子型水素化シロキサンとは、梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が１．５０ｇ／ｃｍ2以上１．５８ｇ／ｃｍ2以下、波長６３３ｎｍの屈折率が１．３８以上１．４０以下であることが好ましい。こうした膜材料の具体例としてラダーオキサイドとよばれるＬ−Ｏｘ等を例示することができる。なお、Ｌ−Ｏｘをポーラス化した絶縁材料を用いることもできる。
【０１０６】
また、低誘電率絶縁膜として、パリレン系樹脂；
サイトップ（登録商標）等のフッ素系樹脂；
ＳｉＬＫ（登録商標）等の非フッ素系芳香族含有有機樹脂；
ポリアリールエーテル（ＰＡＥ）；および
ポリフェニレン等の有機樹脂の膜を用いることもできる。
【０１０７】
低誘電率絶縁膜の比誘電率は、たとえば３．５以下、好ましくは３以下とすることができる。また、低誘電率絶縁膜は、Ｓｉ、ＯおよびＨを構成元素として含む膜とすることができる。また、低誘電率絶縁膜は、Ｓｉ、Ｃ、ＯおよびＨを構成元素として含む膜とすることができる。
【０１０８】
また、以上の実施形態においては、銅配線が設けられた半導体装置を例に説明したが、配線は、銅含有金属から主として構成されていればよい。また、配線の形成方法はめっき法には限られず、たとえば、ＣＶＤ法を用いてもよい。
【実施例】
【０１０９】
（実験例１）
第三の実施形態に記載の半導体装置１１０を作製した（装置１）。装置１においては、第一銅配線１１１の前処理を、アンモニアプラズマ処理、シリコン導入、窒化、酸化、ＳｉＣ膜１１７形成、の順に行った。
【０１１０】
また、半導体装置１１０の製造方法を用いて第一銅配線１１１を形成した後、アンモニアプラズマを用いた還元処理のみを行い、Ｓｉ偏在層１５３の形成および酸化処理を行わず、半導体装置を作製した（装置２：図８以降の図中、ＮＨ3−Ｐとも表す。）。
【０１１１】
さらに、装置１において第一銅配線１１１上のバリア絶縁膜をＳｉＣ膜１１７に代えてＳｉＣＮ膜とした半導体装置を作製した（装置３）。また、装置２において、第一銅配線１１１上のバリア絶縁膜をＳｉＣＮ膜とした装置を作製した（装置４）。
【０１１２】
装置１〜装置４において、第一銅配線１１１表面の還元処理においては、アンモニアプラズマ処理（２００〜３００℃、１〜３０秒）を行った。
また、装置１および装置３において、シリコンの導入においては、２００〜３００℃、１〜１０ｔｏｒｒの圧力下で、ＳｉＨ4（ＳｉＨ4の流量約３０〜１００ｓｃｃｍに対してＮ2の流量約５００〜１０００ｓｃｃｍ）を約１〜３０秒間作用させて行った。また、装置１および装置３において、第一銅配線１１１の窒化処理においては、アンモニアプラズマ処理（２００〜３００℃、１〜３０秒）を行った。さらに、装置１および装置３において、第一銅配線１１１の酸化処理は、シリコン基板１０１を３００〜３５０℃において、酸素分圧１０-7〜１０-5ａｔｍで５〜３０秒加熱することにより行った。
【０１１３】
これらの装置について、配線間のＥＭ寿命を評価した。図８および図９は、接続プラグのＥＭ寿命の評価結果を示す図である。図８および図９においては、縦軸において、装置２におけるＥＭ寿命を１として規格化して示した。
【０１１４】
図８は、バリア絶縁膜にＳｉＣ（ｋ＝３．５）膜を用いた場合で、成膜の前処理としてアンモニアプラズマによる還元処理を実施した装置２と、前処理として第三の実施形態に記載の技術を用いた装置１、さらにバリア絶縁膜にＳｉＣＮ（ｋ＝４．９）膜を用いた場合で、成膜の前処理としてアンモニアプラズマによる還元処理を実施した装置４と、前処理として第三の実施形態に記載の技術を用いた装置３の不良率５０％のエレクトロマイグレーション（ＥＭ）寿命Ｔ５０（ａ．ｕ．）である。
【０１１５】
図８および図９の縦軸においては、ＳｉＣ（ｋ＝３．５）膜を用いた場合で成膜の前処理をアンモニアプラズマを実施した装置２の場合を１に規格化している。
【０１１６】
図８より、配線上のバリア絶縁膜をＳｉＣ（ｋ＝３．５）膜として第三の実施形態の技術を適用した装置１の場合、アンモニアプラズマ処理のみを行った装置２と比較して、約４０倍の寿命向上が確認され、許容レベルをクリアした。
【０１１７】
また、配線上のバリア絶縁膜をＳｉＣＮ（ｋ＝４．９）膜とした場合、ＳｉＣ（ｋ＝３．５）の場合と比較して、アンモニアプラズマ処理のみを行った装置４でも７６倍を示し、誘電率がｋ＝４．０以上であれば許容レベルをクリアした。
【０１１８】
また、第三の実施形態の技術を用いた装置３では、さらに寿命が向上し、９８倍という結果が得られた。
【０１１９】
なお、装置１および装置３におけるＳｉ偏在層１５３中のシリコン濃度は、約１５ａｔｏｍ％であった。
【０１２０】
また、図９は、Ｓｉ偏在層１５３中のシリコンの濃度とＴ５０（ａ．ｕ．）との関係を示す図である。なお、シリコン濃度は、Ｓｉ偏在層１５３の構成元素がＣｕ／Ｓｉ／Ｃ／Ｎ／Ｏであるとして、構成元素全体中のＳｉ濃度として計算した。図９より、Ｓｉ偏在層１５３中のＳｉ濃度を約１０ａｔｏｍ％以上とすることにより、ＥＭをより一層効果的に抑制できる。
【０１２１】
なお、ここではシリコンの導入にＳｉＨ4ガスを用いたが、他に、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＣｌ4などの無機シラン；
モノメチルシラン、トリメチルシラン、テトラメチルシランなどの有機シラン；
等を用いても同様なＳｉ導入ができる。特に、Ｓｉ2Ｈ6を用いた場合、さらに低温でＳｉを導入できるメリットがある。
【０１２２】
（実験例２）
実験例１の装置１および装置２について、第一銅配線１１１間のブレークダウン耐圧を測定した。具体的には、第一配線１１３間に電界を形成した際の耐ブレークダウン電圧を調べた。なお、装置１および装置２のそれぞれについて、２０サンプルの測定の平均値を求めた。
【０１２３】
結果を図１０に示す。図１０の縦軸においても、装置２の耐圧を１として、規格化して示した。図１０より、装置１では、装置２に対し、電界耐圧が１．５倍程度向上している。
【０１２４】
（実験例３）
第三の実施形態に記載の半導体装置の構成に準ずる積層膜を形成した。具体的には、シリコン基板上に銅膜を形成した。銅膜形成後、その表面をアンモニアプラズマ処理し、ＳｉＨ4ガスに曝し、さらに窒化および酸化した（積層膜１）。一方、シリコン基板上に銅膜を形成した。銅膜形成後、表面のアンモニアプラズマ処理を行った積層膜も作製した（積層膜２）。
なお、積層膜１および積層膜２における銅膜の還元処理、ならびに積層膜２におけるシリコンの導入処理、窒化処理および酸化処理の各条件は、実験例１と同様にした。
【０１２５】
これらの積層膜の表面のＸＰＳ（Ｘ線光電子分光）測定を行い、銅表面に存在する結合を調べた。図１１（ａ）および図１１（ｂ）は、それぞれ、積層膜２および積層膜１の測定結果を示す。図１１（ａ）より、積層膜２では、還元処理した銅が再酸化されて、Ｃｕ−Ｏ結合に由来するピーク（５３０．３ｅＶ）が深さ約１０ｎｍのところまで生成している。
【０１２６】
これに対し、積層膜１では、図１１（ｂ）に示したように、Ｃｕ−Ｏ結合に由来するピークが検出限界以下であり、銅の再酸化が抑制されている。また、Ｓｉ−ＯＮ結合（５３２．２ｅＶ）およびＳｉ−Ｎ結合に由来するピークが存在することから、銅膜の表面に、Ｓｉ−ＯおよびＳｉ−Ｎ偏在層が形成されていると推察される。また、第一銅配線１１１の表面からのＳｉ−ＯＮ結合の形成領域の深さの方が、第一銅配線１１１の表面からのＳｉ−Ｎ結合の形成領域の深さよりも大きいことが示唆される。
【０１２７】
また、図１１（ａ）および図１１（ｂ）より、積層膜２におけるＣｕ−Ｏ結合の形成領域の深さが、積層膜１におけるＳｉ−ＯＮ結合の形成領域の深さよりもさらに深いことが示唆される。
【０１２８】
さらに、ＸＲＤ（Ｘ線回折装置）により積層膜１中の銅膜を測定したところ、銅シリサイドに起因する信号は確認されなかった。
【０１２９】
なお、積層膜１において、銅の酸化処理の後、銅膜の上に拡散防止膜や層間絶縁膜を形成した場合にも、銅膜内部の表面近傍に実質的にＣｕ−Ｏ結合が存在しない状態が維持されると考えられる。
【０１３０】
（実験例４）
実験例１で前述した装置１および装置２について、図１２に示した位置のＴＥＭ−ＥＥＬＳ測定を行い、Ｎ／Ｏ強度比を求めた。結果を図１３に示す。図１３では、装置２におけるＮ／Ｏ強度比を１として規格化して示した。図１３より、装置１においては、装置２よりも第一銅配線１１１表面における窒素含有率が高いことがわかる。
【０１３１】
なお、装置１のＴＥＭ観察を行ったところ、第一銅配線１１１の表面近傍におけるシリサイド層の形成は確認されなかった。
【０１３２】
（実験例５）
実験例１で作製した装置１において、ＳｉＣ膜１１７に代えて比誘電率ｋ＝４．９のＳｉＣＮ膜を形成した装置（装置３）を作製した。装置１および装置３の配線間容量を評価した。評価は、第一銅配線１１１のラインアンドスペースＬ／Ｓが１２０ｎｍ／１２０ｎｍである構成、および１００ｎｍ／１００ｎｍである構成について行った。
【０１３３】
結果を図１４に示す。図１４では、比誘電率ｋ＝４．９のＳｉＣＮ膜を有する装置３の配線間容量を１００％として規格化している。図１４より、第一銅配線１１１上部に形成するバリア絶縁膜をＳｉＣ膜１１７とすることにより、ＳｉＣＮ膜を用いた場合よりも配線間容量を低下できることがわかる。
【図面の簡単な説明】
【０１３４】
【図１】本実施形態における半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造工程を示す断面図である。
【図３】図１の半導体装置の製造工程を示す断面図である。
【図４】図１の半導体装置の製造工程を示す断面図である。
【図５】本実施形態における半導体装置の構成を示す断面図である。
【図６】図５の半導体装置の製造工程を示す断面図である。
【図７】図５の半導体装置の製造工程を示す断面図である。
【図８】実施例における半導体装置のＥＭの評価結果を示す図である。
【図９】実施例における半導体装置のＥＭの評価結果を示す図である。
【図１０】実施例における半導体装置の耐圧の評価結果を示す図である。
【図１１】実施例における半導体装置のＸＰＳ分析結果を示す図である。
【図１２】実施例における半導体装置のＥＥＬＳ測定位置を説明する図である。
【図１３】実施例における半導体装置のＴＥＭ−ＥＥＬＳ測定結果を示す図である。
【図１４】実施例における半導体装置の配線間容量の測定結果を示す図である。
【図１５】本実施形態における半導体装置の構成を示す断面図である。
【図１６】本実施形態における半導体装置の構成を示す断面図である。
【符号の説明】
【０１３５】
Ｍ１Ｌ 第１層目の配線層
Ｍ２Ｌ 第２層目の配線層
２０ 基板
２１ 素子分離絶縁膜
２２ ＭＯＳＦＥＴ
２２Ｄ ドレイン領域
２２Ｇ ゲート電極
２２Ｉ ゲート絶縁膜
２２Ｓ ソース領域
３０ 層間絶縁膜
３１ ストッパ膜
３２ ビアホール
３３ バリアメタル層
３４ プラグ
３５ 層間絶縁膜
３６ 配線溝
３７ バリアメタル層
３８ 配線
４０ バリア層
４１ 層間絶縁膜
４２ ビアホール
４３ 配線溝
４４ Ｔａ系バリアメタル層
４５ 配線
４６ ＳｉＯ2膜
４７ ＳｉＯ2膜
１００ 半導体装置
１０１ シリコン基板
１０３ ＳｉＣＮ膜
１０５ ＳｉＯＣ膜
１０７ ＳｉＯ2膜
１０９ バリアメタル膜
１１０ 半導体装置
１１１ 第一銅配線
１１３ 第一配線
１１５ Ｓｉ−Ｏ偏在層
１１７ ＳｉＣ膜
１１９ ＳｉＯＣ膜
１２１ ＳｉＯ2膜
１２３ バリアメタル膜
１２５ 銅プラグ
１２７ 接続プラグ
１２９ ＳｉＣＮ膜
１３１ ＳｉＯＣ膜
１３３ ＳｉＯ2膜
１３５ バリアメタル膜
１３７ 第二銅配線
１３９ 第二配線
１４１ ＳｉＣＮ膜
１４３ 多層膜
１４５ Ｓｉ−ＯおよびＳｉ−Ｎ偏在層
１４７ 窒化層
１５１ 銅配線露出面
１５３ Ｓｉ偏在層
１５５ Ｓｉ−Ｎ偏在層
１５７ Ｓｉ−Ｏ偏在層
１５９ ＳｉＣ膜
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記基板が半導体基板である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記シリコンが導入された領域が、
前記配線の内部の表面近傍に層状に設けられた半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に導入された前記シリコンのうち、一部の前記シリコンが前記Ｓｉ−Ｏ結合を形成している半導体装置。
【請求項５】
請求項１乃至３いずれかに記載の半導体装置において、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｎ結合を形成している半導体装置。
【請求項６】
請求項５に記載の半導体装置において、導入された前記シリコンのすべてが、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を形成している半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記配線の非形成領域において、前記第一絶縁膜の内部の表面近傍に、Ｓｉ−Ｎ結合が存在する半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に、銅シリサイド層が形成されていない半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記配線の内部の表面近傍において、前記配線を構成する元素全体に対するシリコンの割合が５原子％以上３０原子％以下である半導体装置。
【請求項１０】
請求項１乃至９いずれかに記載の半導体装置において、
前記第一絶縁膜が低誘電率膜を含む半導体装置。
【請求項１１】
請求項１乃至１０いずれかに記載の半導体装置において、
前記第一絶縁膜上に前記配線に接して設けられた第二絶縁膜を含み、
前記第二絶縁膜が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜である半導体装置。
【請求項１２】
請求項１乃至１１いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に、Ｃｕ−Ｏ結合が実質的に存在しない半導体装置。
【請求項１３】
請求項１乃至１２いずれかに記載の半導体装置において、
前記配線上に設けられた導電性の接続プラグを含み、
前記接続プラグの底部が、前記シリコンが導入された領域に位置する半導体装置。
【請求項１４】
請求項１乃至１２いずれかに記載の半導体装置において、
前記配線上に設けられた導電性の接続プラグを含み、
前記接続プラグの底部が、前記シリコンが導入された領域よりも前記配線の内部における前記基板側に位置する半導体装置。
【請求項１５】
基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
前記基板が半導体基板である、半導体装置の製造方法。
【請求項１７】
請求項１５または１６に記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の内部の表面近傍に導入された前記シリコンの一部にＳｉ−Ｏ結合を形成させる工程である半導体装置の製造方法。
【請求項１８】
請求項１５または１６に記載の半導体装置の製造方法において、
シリコンを導入する前記工程の後、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の前に、導入された前記シリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる工程を含む半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、導入されたシリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる前記工程において、前記第一絶縁膜の内部の表面近傍にＳｉ−Ｎ結合を形成する半導体装置の製造方法。
【請求項２０】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の上部を酸化処理する工程を含み、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の後、前記配線が形成された前記第一絶縁膜上に接して第二絶縁膜を形成する工程を含み、
第二絶縁膜を形成する前記工程が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含む半導体装置の製造方法。
【請求項２１】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の上部を酸化処理する工程を含み、
配線の上部を酸化処理する前記工程が、前記配線が形成された前記基板を加熱処理する工程を含む半導体装置の製造方法。
【請求項２２】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
シリコンを導入する前記工程の後、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の前に、前記配線が形成された前記第一絶縁膜上に接して第二絶縁膜を形成する工程を含み、
第二絶縁膜を形成する前記工程が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含み、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記第二絶縁膜を通じて前記配線の内部の表面近傍に酸素を拡散させる工程を含む半導体装置の製造方法。
【請求項１】
基板と、
前記基板上に設けられた第一絶縁膜と、
前記第一絶縁膜中に設けられ、主として銅含有金属からなる配線と、
を含み、
前記配線の内部の表面近傍に、シリコンが導入された領域を有し、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記基板が半導体基板である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記シリコンが導入された領域が、
前記配線の内部の表面近傍に層状に設けられた半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に導入された前記シリコンのうち、一部の前記シリコンが前記Ｓｉ−Ｏ結合を形成している半導体装置。
【請求項５】
請求項１乃至３いずれかに記載の半導体装置において、
導入された前記シリコンの少なくとも一部が、Ｓｉ−Ｎ結合を形成している半導体装置。
【請求項６】
請求項５に記載の半導体装置において、導入された前記シリコンのすべてが、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を形成している半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記配線の非形成領域において、前記第一絶縁膜の内部の表面近傍に、Ｓｉ−Ｎ結合が存在する半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に、銅シリサイド層が形成されていない半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記配線の内部の表面近傍において、前記配線を構成する元素全体に対するシリコンの割合が５原子％以上３０原子％以下である半導体装置。
【請求項１０】
請求項１乃至９いずれかに記載の半導体装置において、
前記第一絶縁膜が低誘電率膜を含む半導体装置。
【請求項１１】
請求項１乃至１０いずれかに記載の半導体装置において、
前記第一絶縁膜上に前記配線に接して設けられた第二絶縁膜を含み、
前記第二絶縁膜が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜である半導体装置。
【請求項１２】
請求項１乃至１１いずれかに記載の半導体装置において、
前記配線の内部の表面近傍に、Ｃｕ−Ｏ結合が実質的に存在しない半導体装置。
【請求項１３】
請求項１乃至１２いずれかに記載の半導体装置において、
前記配線上に設けられた導電性の接続プラグを含み、
前記接続プラグの底部が、前記シリコンが導入された領域に位置する半導体装置。
【請求項１４】
請求項１乃至１２いずれかに記載の半導体装置において、
前記配線上に設けられた導電性の接続プラグを含み、
前記接続プラグの底部が、前記シリコンが導入された領域よりも前記配線の内部における前記基板側に位置する半導体装置。
【請求項１５】
基板上に第一絶縁膜を形成する工程と、
前記第一絶縁膜中に、主として銅含有金属からなる配線を形成する工程と、
前記配線の表面近傍の銅を還元する工程と、
銅を還元する前記工程の後、シリコンを含むガスに前記配線の上部を曝し、前記配線の内部の表面近傍にシリコンを導入する工程と、
シリコンを導入する前記工程で導入された前記シリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる工程と、
を含む半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
前記基板が半導体基板である、半導体装置の製造方法。
【請求項１７】
請求項１５または１６に記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の内部の表面近傍に導入された前記シリコンの一部にＳｉ−Ｏ結合を形成させる工程である半導体装置の製造方法。
【請求項１８】
請求項１５または１６に記載の半導体装置の製造方法において、
シリコンを導入する前記工程の後、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の前に、導入された前記シリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる工程を含む半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、導入されたシリコンの少なくとも一部にＳｉ−Ｎ結合を形成させる前記工程において、前記第一絶縁膜の内部の表面近傍にＳｉ−Ｎ結合を形成する半導体装置の製造方法。
【請求項２０】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の上部を酸化処理する工程を含み、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の後、前記配線が形成された前記第一絶縁膜上に接して第二絶縁膜を形成する工程を含み、
第二絶縁膜を形成する前記工程が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含む半導体装置の製造方法。
【請求項２１】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記配線の上部を酸化処理する工程を含み、
配線の上部を酸化処理する前記工程が、前記配線が形成された前記基板を加熱処理する工程を含む半導体装置の製造方法。
【請求項２２】
請求項１５乃至１９いずれかに記載の半導体装置の製造方法において、
シリコンを導入する前記工程の後、導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程の前に、前記配線が形成された前記第一絶縁膜上に接して第二絶縁膜を形成する工程を含み、
第二絶縁膜を形成する前記工程が、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＣＯＮ膜またはＳｉＮ膜を形成する工程を含み、
導入されたシリコンの少なくとも一部にＳｉ−Ｏ結合を形成させる前記工程が、前記第二絶縁膜を通じて前記配線の内部の表面近傍に酸素を拡散させる工程を含む半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００７−２３５１２５（Ｐ２００７−２３５１２５Ａ）
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願番号】特願２００７−２５３３８（Ｐ２００７−２５３３８）
【出願日】平成１９年２月５日（２００７．２．５）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願日】平成１９年２月５日（２００７．２．５）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]