【課題】製造工程数の大幅な増加を招くことなく、Ｐ型および／またはＮ型のＭＯＳＦＥＴのチャネル領域に適した応力を加えることができる、半導体装置およびその製造方法を提供することである。
【解決手段】半導体層２の表層部には、素子分離部６が形成されている。ＰＭＯＳＦＥＴ形成領域５における半導体層２の表面上には、ゲート絶縁膜１０、ゲート電極１１およびこれらの周囲を取り囲むサイドウォール１２が形成され、ＮＭＯＳＦＥＴ形成領域４における半導体層２の表面上には、ゲート絶縁膜１８、ゲート電極１９およびこれらの周囲を取り囲むサイドウォール２０が形成されている。サイドウォール１２は、半導体層２の表面に接する基部１３と、基部１３上に形成され、基部１３の周縁よりも側方に張り出した本体部１４とを含んでいる。 （もっと読む）

【課題】半導体装置の外部端子に加わる外力により外部端子の下方の絶縁膜にクラックが生じるのを抑制または防止する。
【解決手段】半導体基板１の主面上には複数の配線層が形成されている。この複数の配線層のうちの最上の配線層ＭＨの直下の第５配線層Ｍ５において、最上の配線層ＭＨのボンディングパッドＰＤのプローブ接触領域ＰＡの直下には、導体パターン（第５配線５Ｆ、ダミー配線およびプラグ６Ｃ）を形成しない。上記第５配線層Ｍ５において、最上の配線層ＭＨのボンディングパッドＰＤのプローブ接触領域ＰＡの直下以外の領域には、導体パターン（第５配線５Ｆ、ダミー配線およびプラグ６Ｃ）を形成する。 （もっと読む）

【課題】カロー酸を用いたウエハ（基板）洗浄工程において、Ｈ_２Ｏ_２の使用量を低減しつつ、フォトレジスト膜（感光性マスキング層）の除去性を向上できる技術を提供する。
【解決手段】基板１の洗浄（フォトレジスト膜の除去）時以外のＳＰＭ液中のＨ_２Ｏ_２の濃度は、フォトレジスト膜の少なくとも一部を除去できる最低限の第１濃度以上で制御する。そして、基板１をＳＰＭ槽５１（内槽５１Ａ）へ浸漬する直前に、ＳＰＭ液中のＨ_２Ｏ_２の濃度がフォトレジスト膜を確実に除去できる第２濃度以上となり、また基板１をＳＰＭ槽５１（内槽５１Ａ）へ浸漬した時にＳＰＭ液中のＨ_２Ｏ_２の濃度がその第２濃度未満とならないように、過酸化水素水供給系５４からＳＰＭ槽５１（内槽５１Ａ）へ所定量のＨ_２Ｏ_２を供給する。 （もっと読む）

【課題】 コンタクト孔形状の改善することで配線材料のカバレージの向上を計り、配線材料の第１導電型半導体基板への拡散によるリーク電流の防止を図る。
【解決手段】 第１導電型半導体基板に形成されている第２導電型高濃度拡散層と配線材料を接合させるコンタクト孔を具備し、コンタクト孔形成後にバリアメタル膜と配線材料を堆積後パターニングされていることを特徴とする半導体装置において、第２導電型高濃度拡散層と配線材料の接触面近傍において、単層の絶縁膜あるいは熱膨張係数が同程度の複層の絶縁膜を形成させることで、配線材料カバレージ向上、およびバリアメタル膜の劣化を抑制することで、配線材料の第１導電型半導体基板に拡散することを防止しリーク電流を防止する。 （もっと読む）

【課題】低い誘電率、向上したエッチング抵抗性、優れたバリア特性を設けた誘電バリアを形成する方法を提供する。
【解決手段】半導体基板を処理する方法を提供し、この方法は、ケイ素−炭素結合および炭素−炭素結合を備える前駆物質を処理チャンバへ流すステップと、半導体基板上に炭素−炭素結合を有する誘電バリア膜を形成するために、処理チャンバ内において前駆物質の低密度プラズマを生成するステップであって、この前駆物質中の炭素−炭素結合の少なくとも一部は低密度プラズマ中に保存されかつ誘電膜内に組み込まれるステップと、を備える。 （もっと読む）

半導体デバイスの製造に選択的低温Ru堆積を統合することで、バルクCu金属中でのエレクトロマイグレーション及びストレスマイグレーションを改善する方法。当該方法は、誘電体層(304)中に凹部を有するパターニング基板を供する工程であって、前記凹部は平坦化されたバルクCu金属(322)によって少なくとも実質的に充填されている工程、H₂、N₂、若しくはNH₃、又はこれらの混合気体が存在する中で前記バルクCu金属及び前記誘電体膜を熱処理する工程、並びに、前記の熱処理されたバルクCu金属上にRu金属膜を選択的に堆積する工程、を有する。
（もっと読む）

【課題】ＳＯＧ層の表面を平坦に形成することができる、半導体装置を提供する。
【解決手段】層間絶縁膜２上には、配線３が所定のパターンで形成されている。層間絶縁膜２および配線３上には、それらの表面に沿ってＳｉＯＣ膜７が形成されている。ＳｉＯＣ膜７上には、ＳＯＧ層８が形成されている。ＳＯＧ層８は、ＳｉＯＣ膜７における配線３上に形成された部分を露出させ、その露出したＳｉＯＣ膜７の表面と面一をなす表面を有している。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上に形成されたゲート電極膜２と、前記ガラス基板１およびゲート電極膜２の上に形成された窒化珪素膜３と、前記窒化珪素膜３の上に形成されたアモルファスＳｉ膜４と、前記アモルファスＳｉ膜４の上に形成されたＣｕ、ＳｉおよびＯからなる銅含有珪素酸化膜またはＣｕ、Ｓｉ、ＭおよびＯからなる銅Ｍ含有珪素酸化膜１９と、前記銅含有珪素酸化膜または銅Ｍ含有珪素酸化膜１９の上に形成された純銅または銅合金からなるドレイン電極膜５およびソース電極膜６と、前記ドレイン電極膜５およびソース電極膜６の上に形成された酸化ケイ素または酸化アルミニウム膜１６と、前記酸化ケイ素または酸化アルミニウム膜１６の上に形成された窒化珪素膜１３とからなる。 （もっと読む）

【課題】
太幅配線と細幅配線を含む配線層の形成において新たに生じる問題を解決できる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、半導体素子を形成した半導体基板上に下層絶縁膜を形成し、下層絶縁膜に太幅配線溝、細幅配線溝を含む配線溝を形成し、太幅配線溝に導電体層、塗布型無機絶縁膜を埋め込み、細幅配線溝に導電体層を埋め込み、塗布型無機絶縁膜を覆って、上層絶縁膜を形成し、上層絶縁膜にビア孔をドライエッチングし、太幅配線溝で塗布型無機絶縁膜を露出し、ビア孔底の塗布型無機絶縁膜をウェットエッチングして除去する。 （もっと読む）

【課題】
深さ方向の圧縮応力を印加して、ＮＭＯＳトランジスタの性能を向上した半導体装置を提供する。
【解決手段】
ＣＭＯＳ型半導体装置用シリコン基板のＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域上方に多結晶シリコンのゲート電極を形成し、ゲート電極側壁上に第１サイドウォールスペーサを形成し、ＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域に選択的にイオン注入を行ない、第１サイドウォールスペーサに整合した低抵抗ソース／ドレイン領域を形成する際、ＮＭＯＳトランジスタ領域においてはゲート電極の上部をアモルファス化し、少なくともＮＭＯＳトランジスタ領域において第１サイドウォールスペーサを実質的に除去し、ゲート電極を覆ってキャップ膜を形成し、低抵抗ソース／ドレイン領域の活性化を行うと共にアモルファス化されたゲート電極の再結晶化を行う熱処理を行ない、キャップ膜を異方性エッチングして第２サイドウォールスペーサに加工する。 （もっと読む）

【課題】半導体素子とコンタクトプラグとが高精度で位置合わせされた半導体装置の製造方法を提供する。
【解決手段】半導体基板のエッチング速度が絶縁層２のエッチング速度よりも速くなるように、裏面側から、半導体基板内の突起状領域に対応する位置の異方性エッチングを行い、第１構造体が露出するまで開口２を設ける。 （もっと読む）

【課題】メタル材をハードマスクにして絶縁膜をエッチングする際の加工ダメージを抑制する半導体装置の製造方法を提供する。
【解決手段】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程Ｓ１０４と、絶縁膜上に、金属含有膜を形成する工程Ｓ１０８と、金属含有膜上に、Ｓｉ及びＣを含有するか又はＮ及びＣを含有する炭素含有膜を形成する工程Ｓ１１０と、炭素含有膜を選択的にエッチングする工程Ｓ１１８と、エッチングにより形成された開口部が転写されるように金属含有膜を選択的にエッチングする工程Ｓ１２６と、炭素含有膜の開口部とは異なる表面が露出した状態で、炭素含有膜と金属含有膜とをマスクとして絶縁膜をエッチングする工程Ｓ１２８と、を備えたことを特徴とする。 （もっと読む）

【課題】貫通電極と有し、信頼性の高い半導体装置を提供する。
【解決手段】半導体基体１１上に絶縁層２２が形成され、半導体基体１１及び絶縁層２２を貫通するビアホール１４が形成され、ビアホール１４の内側面に、絶縁層１６，１７を介して導電層１９が形成された貫通電極２６が構成され、ビアホール１４の内側面に形成される絶縁層１６，１７の表面が、半導体基体１１と半導体基体１１上に形成される絶縁層２２との界面の凹部１５を埋め込んでほぼ平坦化する形状である半導体装置を構成する。 （もっと読む）

【課題】銅−マンガン合金技術を用いて銅コンタクトを形成する場合において、コンタクトホールの底部にもバリア層としてのマンガン酸化物層を形成させる。
【解決手段】半導体装置１００は、半導体基板１０１上に形成された金属含有化合物層１０２と、金属含有化合物層１０２上を含む半導体基板１０１上に形成された絶縁体膜１０３と、絶縁体膜１０３に、金属含有化合物層１０２に達するように形成されたコンタクトホール１０４と、コンタクトホール１０４に形成されたコンタクトプラグと、絶縁体膜１０３及び金属含有化合物層１０２のそれぞれとコンタクトプラグとの間に形成されたマンガン酸化物層１１９とを備える。 （もっと読む）

【課題】シェアードコンタクト構造が用いられた場合にも、小さい抵抗で電極との電気的接続をとることができる半導体装置およびその製造方法を提供する。
【解決手段】ポリシリコン電極５ａ上に、シリコンと化合することによりシリサイドを形成することができる金属元素を含有する第１の膜が形成され、第１のシリサイド膜ＳＬ１ａが形成される。ソース／ドレイン領域７ａおよび第１のシリサイド膜ＳＬ１ａを覆う絶縁膜が形成される。絶縁膜に、ソース／ドレイン領域７ａ上と、第１のシリサイド膜ＳＬ１ａ上とに跨る開口部が形成される。開口部の底面の上に、シリコンと化合することによりシリサイドを形成することができる金属元素を含有する第２の膜が形成され、第２のシリサイド膜ＳＬ２ａが形成される。開口部を導体で充填することにより、ソース／ドレイン領域７ａ上と、第２のシリサイド膜ＳＬ２ａ上とに跨るプラグＰＧａが形成される。 （もっと読む）

【課題】上部パッドの損傷に関係なく、下部パッドの大気露出を防止するボンディングパッド構造物を提供する。
【解決手段】ボンディングパッド構造物は、パシベーション膜１４０、上部パッド１２０、下部パッド１１０、及びコンタクト部材１３０を含む。上部パッドは、前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出された第２領域を有する。下部パッドは、前記第２領域を通じて露出されないように前記上部パッドの第１領域下部に位置する。コンタクト部材は、前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドを電気的に連結させる。従って、下部パッドが大気中に露出されない。 （もっと読む）

【課題】製造工程中にダメージを受けても、良好な品質を示す低誘電率膜を備えた半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に低誘電率膜１４を形成する工程（ａ）と、低誘電率膜１４に凹部２０を形成する工程（ｂ）と、工程（ｂ）の後、低誘電率膜１４に有機溶液４を塗布する工程（ｃ１）と、シリル化溶液５を用いて低誘電率膜１４をシリル化する工程（ｃ２）とを順に行う工程（ｃ）と、工程（ｃ）の後、凹部２０に金属を埋め込むことで、低誘電率膜１４にビアプラグ及び金属配線のうち少なくとも１つを形成する工程（ｄ）とを備えている。工程（ｃ２）の前に、工程（ｃ１）を行うことで、シリル化溶液５の低誘電率膜１４に対する浸透性が向上する。 （もっと読む）

【課題】上層側と下層側の導電プラグの接続抵抗が低減された、形成が容易な積層プラグ構造を有する半導体装置を提供する。
【解決手段】不純物含有多結晶シリコンからなる第１の導電プラグと、金属からなる第２の導電プラグと、第１の導電プラグと第２の導電プラグを接続する接続導電層とを有する半導体装置であって、前記接続導電層は、第１の導電プラグの端部に接続する金属シリサイド層と、この金属シリサイド層に積層され、第２の導電プラグの端部に接し且つ第２の導電プラグを構成する金属と同種の金属からなる金属層とを有する。 （もっと読む）

【課題】ＤＳＬを用いたＣＭＯＳトランジスタについて、ストレス膜の除膜時におけるシリサイド層へのダメージの無い製造方法を得る事を目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、ｐＭＯＳトランジスタ領域４１に選択的にシリサイド層３０を形成する工程、前記工程の後ｐＭＯＳトランジスタ領域４１の表面に選択的にストレス膜２３を形成する工程、ｎＭＯＳトランジスタ領域４０に選択的にシリサイド層３１を形成する工程、前記工程の後ｎＭＯＳトランジスタ領域４０の表面に選択的にストレス膜２７を形成する工程を備えて構成される。 （もっと読む）

【課題】本発明は、コンタクトプラグの高抵抗化を抑制することができ、また当該コンタクトプラグの構成材料のソース・ドレイン領域への拡散が起こらず、かつ簡略な製造プロセスにより作製可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ゲート電極４、第一の層間絶縁膜７、第一のコンタクトプラグ８、第二の層間絶縁膜９および第二のコンタクトプラグ１０を有する。第一の層間絶縁膜７の上面は、ゲート電極４の上面と同じ高さ位置である。第一のコンタクトプラグ８は、第一の層間絶縁膜７の膜厚方向に貫通して形成され、下面においてソース・ドレイン領域５と電気的に接続され、第一の電気抵抗率を有する。第二のコンタクトプラグ１０は、第二の層間絶縁膜９の膜厚方向に貫通して形成され、下面において第一のコンタクトプラグ８の上面と電気的に接続され、第一の電気抵抗率より低い第二の電気抵抗率を有する。 （もっと読む）