【課題】配線形成過程に起きる膜物性値変化を、再現性と簡便性とを両立して追跡できる技術を提供することである。
【解決手段】基板上に膜が順に複数積層されてなる複合膜における任意の膜Ｃ_ｋの比誘電率を求める方法であって、前記基板上に前記複合膜を設ける複合膜成膜工程と、前記基板上に前記任意の膜Ｃ_ｋ以外の膜を一つずつ設ける単一膜成膜工程と、前記複合膜成膜工程で得た複合膜の比誘電率ｋ（複合膜）を求める工程と、前記単一膜成膜工程で得た膜Ｃ_ｋ以外の単一膜の比誘電率ｋ（単一膜）を各々求める工程と、前記複合膜成膜工程で得た複合膜の厚さｄ（複合膜）を求める工程と、前記複合膜成膜工程で得た複合膜における各々の膜の厚さｄ（単一膜）を求める工程とを具備する。 （もっと読む）

【課題】基板上の凹部が形成された層間絶縁膜の露出面にバリア膜を成膜し、凹部内に下層側の金属配線と電気的に接続される銅配線を形成するにあたり、段差被覆性の良好なバリア膜を形成することができ、しかも配線抵抗の上昇を抑えた半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜に形成された凹部２１の底面に露出した下層側の銅配線１３の表面の酸化膜を還元あるいはエッチングして、当該銅配線１３の表面の酸素を除去した後、マンガンを含み、酸素を含まない有機金属化合物を供給することによって、凹部２１の側壁及び層間絶縁膜の表面などの酸素を含む部位に自己形成バリア膜である酸化マンガン２５を選択的に生成させる一方、銅配線１３の表面にはこの酸化マンガン２５を生成させないようにして、その後この凹部に銅を埋め込む。 （もっと読む）

【課題】半導体装置に適用される比較的膜厚の厚い絶縁膜中の水素濃度を大幅に低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数のメモリセルトランジスタが設けられる。ｎ型拡散層７、シャロートレンチアイソレーション（ＳＴＩ）２、及び絶縁膜６上と、側壁絶縁膜８の側面とには積層シリコン窒化膜９が形成される。メモリセルトランジスタのゲートの周囲に積層シリコン窒化膜９が設けられる。積層シリコン窒化膜９は、例えば膜厚が略１００ｎｍであり、ｎ層のシリコン窒化膜から構成される。ｎ層のシリコン窒化膜の膜厚は、それぞれ３ｎｍ以下に設定される。ｎ層のシリコン窒化膜は、それぞれ膜中の水素結合がプラズマ処理で置換され、水素が離脱され、膜中の水素濃度が大幅に低減されたシリコン窒化膜である。 （もっと読む）

【課題】低損失で一様な接地層を持つ半導体集積回路を提供する。
【解決手段】半導体集積回路において、第２の配線層は、少なくともひとつの開口部３２２が設けられた接地導体３２０を含む。少なくともひとつの開口部３２２は、第３の配線層Ｌ３６に含まれる少なくともひとつのパッチ導体３６０によってオーバーラップされる。第２の誘電体層に含まれる少なくともひとつのビア３４０によって、少なくともひとつのパッチ導体３６０と接地導体３２０が電気的に接続されている。第１の配線層Ｌ１は、接地導体３２０の上方に信号線路１０を含む。 （もっと読む）

【課題】ＣＭＰ法による研磨によりポリシリコン膜等が半導体基板上に表出する場合であっても、信頼性や製造歩留まりの低下を防止し得る半導体装置の製造方法を提供する。
【解決手段】化学的機械的研磨法により研磨を行う工程であって、半導体基板上にポリシリコン膜が表出した状態になる工程と；半導体基板を洗浄する工程とを有する半導体装置の製造方法であって、半導体基板を洗浄する工程は、酸性の第１の洗浄液を用いて洗浄を行う第１の工程Ｓ１０と；第１の工程の後に、第２の洗浄液を用いて超音波洗浄を行う第２の工程Ｓ１２と；第２の工程の後に、アルカリ性の第３の洗浄液を用いて洗浄を行う第３の工程Ｓ１３とを有している。 （もっと読む）

【課題】半導体基板の裏面側から効率よく放熱する半導体チップを実現できるようにする。
【解決手段】半導体チップ１０は、基板１１と、基板１１の素子形成面側に形成され、複数の半導体素子を含む集積回路１２と、基板１１における複数の半導体素子のうちの所定の半導体素子３０と対応する領域に形成さた放熱プラグ３１とを備えている。放熱プラグ３１は、素子形成面と反対側の面に開口する非貫通孔に埋め込まれた基板１１と比べて熱伝導率が大きい材料からなる。 （もっと読む）

【課題】材料にガラスを用いた基体上にＴａＮ（６方晶）、αＴａ、銅がこの順形成された溝配線構造の場合、配線と基体との間で十分な密着強度が得られない場合があった。
【解決手段】本発明は、ガラスからなる基体上に銅配線が形成された、配線基板であって、銅配線が、Ｔａ₂Ｎ膜、αＴａ膜、および、銅あるいは銅を主成分とする合金からなる膜がこの順に形成された積層構造であることを特徴とする配線基板である。 （もっと読む）

【課題】配線幅の変遷に影響されない、表面欠陥を実用可能なレベルよりさらに低いレベルまで低減できる基本的な結晶構造を具備したＣｕ配線を有する半導体装置及びその検査技術を提供する。
【解決手段】半導体装置において、バリア膜及びシード膜を特定すると共に、Ｃｕ配線の全ての結晶粒界に占める、粒界Σ値２７以下の対応（ＣＳＬ）粒界の割合（頻度）を６０％以上とすることにより、表面欠陥を実用可能な現状レベルの１／１０以下まで低減できる。または、該半導体装置において、バリア膜及びシード膜を特定すると共に、Ｃｕ配線の全ての結晶粒界に占める、粒界Σ値３の対応（ＣＳＬ）粒界の割合（頻度）を４０％以上とすることにより、表面欠陥低減の同様の効果を得ることができる。 （もっと読む）

【課題】 金属配線を埋設する層間絶縁膜の厚さを精度良く制御可能な半導体装置の製造方法を提供する。
【解決手段】 素子が形成された半導体基板１上に、金属配線膜を堆積する工程と、金属配線膜を所定の配線パターンに加工して金属配線１０を形成する工程と、金属配線１０の上面と金属配線１０の周囲の下地層６の上面の高低差で規定される段差値を測定する工程と、金属配線１０と下地層６を被覆する絶縁膜１１を、段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積する工程と、絶縁膜１１を化学的機械研磨により平坦化する工程を有し、絶縁膜１１を堆積する工程において、段差値の測定値が目標値より大きい場合には、絶縁膜１１の膜厚を段差値の測定値が目標値である場合の絶縁膜１１の基準膜厚より厚く設定し、段差値の測定値が目標値より小さい場合には、絶縁膜１１の膜厚を基準膜厚より薄く設定する。 （もっと読む）

【課題】本発明は、異なる種類の複数のヒューズを積層した構成や、当該構成に対する具体的な救済及び半導体装置の識別付与の製造方法を提供することを目的とする。
【解決手段】
本発明の１つの実施形態では、所定の電圧値を印加、又は所定の電流値以上を流すことで切断される第１ヒューズと、レーザ光を照射することで切断される第２ヒューズと、レーザ光を反射するリフレクタ層とを備える半導体装置である、さらに、本発明の１つの実施形態に係る半導体装置では、第１ヒューズ上に絶縁層を介してリフレクタ層を積層し、リフレクタ層上に絶縁層を介して第２ヒューズを積層する。 （もっと読む）

【課題】バンプを有するパッド電極の下方の領域の有効活用を図り、また実装時においてバンプの下方の半導体基板に局所的に大きな力が加わることを防止するために、パッド電極上に突起電極を有した半導体装置とその製造方法を提供する。
【解決手段】半導体基板上に形成された１層目メタル配線５と、１層目メタル配線５上に層間絶縁膜を介して形成され、層間絶縁膜に形成されたビアホール１０を通して１層目メタル配線５と接続されたパッド電極７が設けられている。また、パッド電極７上に形成され、パッド電極７を露出する１つの開口部と、開口部の中に島状保護膜９とを有する保護膜８と、パッド電極７上に形成され、保護膜８の開口部を通してパッド電極７に接続されたＡｕバンプ１１が設けられている。そして、ビアホール１０は島状保護膜９の下方に形成され、かつビアホール１０に、パッド電極７の一部が不完全に埋め込まれている。 （もっと読む）

【課題】フィンの数に応じた電流比で電流を流す場合に、その電流比の精度を向上させる。
【解決手段】第１のｆｉｎＦＥＴ１００と、第２のｆｉｎＦＥＴ２００と、第３のｆｉｎＦＥＴ３００とについて、ドレイン電流の値に応じてフィンの数を増加させるが、第１のｆｉｎＦＥＴ１００と、第２のｆｉｎＦＥＴ２００と、第３のｆｉｎＦＥＴ３００とのそれぞれにおいて、一対のソース・ドレイン領域に接続させるコンタクトを同一の数にする。 （もっと読む）

【課題】メモリセルトランジスタのコンタクト抵抗を低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数の絶縁ゲート型電界効果トランジスタが設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には凹部形状のポリシリコンプラグ１１が設けられる。ポリシリコンプラグ１１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。 （もっと読む）

【課題】大型絶縁基板に非単結晶Ｓｉ半導体素子と単結晶Ｓｉ半導体素子とを形成し、高性能なシステムを集積化した半導体装置を製造する場合に、単結晶Ｓｉ部分の製造工程を簡略化し、かつ大型絶縁基板に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Ｓｉ半導体素子の素子分離を実現し得る半導体基板、半導体装置、及びそれらの製造方法を提供する。
【解決手段】チャネル領域１７、ソース領域４及びドレイン領域５を含む活性層６を有し、ウエル構造及びチャネルストップ領域を有しない単結晶Ｓｉウエハ８と、単結晶Ｓｉウエハ８上に形成されたゲート絶縁膜３と、ゲート絶縁膜３の上に形成されたゲート電極２と、活性層６の周囲の単結晶Ｓｉウエハ８上に形成された、ゲート絶縁膜３よりも膜厚の厚いＬＯＣＯＳ酸化膜７と、ゲート電極２及びＬＯＣＯＳ酸化膜７上に形成された平坦化絶縁膜１を有する。 （もっと読む）

【課題】ＭＥＭＳ構造体に対して外部空間からの圧力や振動信号を直接受信できるように構成し、かつ、ＭＥＭＳ構造体と集積回路とを形成した半導体チップをバンプ電極でモジュール基板にフェイスダウン実装することにより、小型化を実現できる技術を提供する。
【解決手段】半導体基板１の一方の面に集積回路が形成され、半導体基板１の他方の面にＭＥＭＳ構造体が形成されている。そして、集積回路上に形成されているバンプ電極ＢＰによって実装基板にフリップチップ接続する構造となっている。このとき、トランスデューサは外部空間に向いた状態で配置できる。このため、トランスデューサが外部空間と直接対話する機能を損なうことなく、半導体装置を小型化することができる。なお、集積回路とＭＥＭＳ構造体とは半導体基板１を貫通する貫通電極２０ａ、２０ｂにより電気的に接続される。 （もっと読む）

【課題】ワイヤボンディングで実装されるチップとバンプ電極で実装されるチップとで、製造工程を共通化できる技術を提供する。
【解決手段】バンプ電極によりチップ１が外部との電気的接続を行う場合においても、ボンディングワイヤによりチップ１が外部との電気的接続を行う場合においても、１本の最上層の配線７にバンプ接続部１５およびボンディングパッド１６の両方を設ける。バンプ電極を用いる場合にはバンプ接続部１５上の絶縁膜に開口部を設け、ボンディングパッド１６上は絶縁膜で覆う。一方、ボンディングワイヤを用いる場合にはボンディングパッド１６上の絶縁膜に開口部を設け、バンプ接続部１５上は絶縁膜で覆う。 （もっと読む）

【課題】ストレスライナー膜の形成を適切に実施できる半導体装置およびその製造方法を提供する。
【解決手段】シリコン窒化膜１１０は、ＰＭＯＳ領域１００ｐおよびＮＭＯＳ領域１００ｎにおいて、サイドウォールとしてのシリコン窒化膜１０６の両側壁に形成され（第１のストレスライナー膜）、シリコン窒化膜１１２は、ＮＭＯＳ領域１００ｎにおいて、フルシリサイドゲート電極１０３およびシリコン窒化膜１０６，１１０を覆うように形成される（第２のストレスライナー膜）。 （もっと読む）

【課題】パッド電極にかかるオーバーエッチング量を抑制して、後のシンター処理で発生するパッド電極上のＡｌ空洞化によるパッシベーション膜の膜剥がれを低減してパッド電極のボンディング不良を抑える。
【解決手段】パッド電極上の酸化膜、前述した絶縁膜５をウェットエッチングでパッド電極上のみ取り除き、パッド電極のＴｉ系バリアメタル層３のみをドライエッチングで除去することにより、パッド電極のメタル層４に与えるドライエッチングのオーバーエッチによるダメージを大幅に抑える。 （もっと読む）

【課題】高温かつ長時間の熱工程を経ても、酸化されないコンタクトプラグを備えた半導体装置とその製造方法を提供する。
【解決手段】半導体基板上にトランジスタを形成し、前記トランジスタ及び前記半導体基板を覆う層間絶縁膜を形成し、前記層間絶縁膜にこれを貫通する、１つ以上のコンタクトホールを開口し、前記コンタクトホールの側面に、酸化性ガスが拡散するのを防ぐ、絶縁性の酸化性ガス拡散防止膜を成膜し、前記酸化性ガス拡散防止膜の内側に、前記トランジスタの端子とコンタクトするコンタクトプラグ本体を埋め込んで、前記層間絶縁膜から発生する酸化性ガスが前記酸化性ガス拡散防止膜によって前記コンタクトプラグ本体に拡散するのを防止可能な構成を作り、この後、前記層間絶縁膜の上方に、前記コンタクトプラグ本体の１つと電気的に導通する、強誘電体膜を含む強誘電体キャパシタを形成する。 （もっと読む）

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置７０には、積層形成される配線膜６及び１０から構成される配線層が設けられる。キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。 （もっと読む）