【課題】配線幅の異なる複数の配線層の間隔を小さくする。
【解決手段】半導体装置は、基板上の任意のレベル層に設けられ、かつ露光技術の解像限界より小さい配線幅及び間隔を有するパターンで形成された複数の第１の配線層１２と、同一レベル層内で複数の第１の配線層１３の間に設けられ、かつ第１の配線層１３より大きい配線幅を有する第２の配線層１４とを含む。第１の配線層１２と第２の配線層１３との間隔は、第１の配線層１３の間隔と同じである。 （もっと読む）

【課題】チップ欠け等を防止し、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い貫通配線付き半導体チップを得る。
【解決手段】貫通配線付き半導体チップの製造方法では、先ず、ウェハである基板２０の表面側に素子配線層２１を形成し、開口部を有する保護層２２によって素子配線層２１上を被覆する。前記開口部上にバンプ２３を形成し、基板表面側のダイシングライン上を所定の深さでダイシングして溝２４を形成する。基板表面側に支持基板２５を貼着し、基板裏面側を所定の厚さだけ研削し、エッチングにより、素子配線層２１の所定の位置に繋がる貫通孔２６を形成した後、基板裏面側から貫通孔２６内に貫通配線２８を形成する。基板裏面側にダイシングテープ２９を貼着した後に支持基板２５を剥離する。その後、溝２４の箇所を分離し、基板２０を半導体チップに個片化する。 （もっと読む）

【課題】データ線から発生する電気力線が画素電極に進入することを防止し、開口率を大きくすることができる液晶表示装置を提供する。
【解決手段】第１基板１００Ａは、データ線１２を覆う無機絶縁膜１５と、データ線１２の上方において無機絶縁膜１５上に設けられた突起状の有機絶縁膜２１と、有機絶縁膜２１を覆い、かつ、上方から見たときにデータ線１２を覆うシールド共通電極２６と、を有する。 （もっと読む）

【課題】製造が容易であり、貫通金属と半田との接合強度が大きい半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、基板１２と、基板１２を貫通し、基板１２の表面に設けられた電極部１６に接し、基板１２の裏面側から凹部３０が設けられている貫通金属３２と、凹部３０に埋め込まれるように、基板１２裏面側の貫通金属３２の露出面に設けられた半田３４からなる導電材と、を具備する半導体装置及びその製造方法である。 （もっと読む）

【課題】白金族の膜を加工性良く安価にエッチングできるエッチング方法及び半導体装置の製造方法を提供する。
【解決手段】過マンガン酸塩を含む、ｐＨが１２．６〜１５．８の溶液で、白金族の膜をエッチングすることを特徴とするエッチング方法が提供される。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置１００ａの製造方法は、以下の工程を備えている。まず、炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の表面に、金属層が形成される。そして、金属層を熱処理することにより電極１５０が形成される。そして、電極１５０の表面の炭素を除去するためのエッチングが行なわれる。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。 （もっと読む）

【課題】実施容易なフローティングゲートの製造方法を提供する。
【解決手段】少なくとも２つの重合体を備え、かつ、基板３に垂直のラメラ構造を有するダイブロック共重合体層が、基板に形成された第１のゲート絶縁体４に堆積される。そして、ダイブロック共重合体層の重合体のうちの１つは、除去され、並列の溝が共重合体層に形成される。溝は、第１の金属または半導体材料６により充填され、共重合体層の残りは除去される。第２の誘電材料７が堆積され、第２のゲート絶縁体が形成される。そして、フローティングゲートの第２のゲート絶縁体は、それぞれ第１（６）および第２（７）の材料の、並列の第１および第２のラインの交互配列を備えることになり、第２の材料７は、第１の材料のラインを封入することになる。 （もっと読む）

【課題】チップサイズを縮小することにより、ＬＣＤドライバの製造コストを低減させることのできる技術を提供する。
【解決手段】第１金属膜からなるバンプ６が形成されない領域のパッシベーション膜９上に、第２金属膜からなる容量素子７Ｃ、抵抗素子７Ｒまたはインダクタンス素子７Ｌ等の受動素子を形成する。第１金属膜は金膜、第２金属膜は金膜、ニッケル膜または銅膜であり、あるいは第１金属膜は下層をニッケル膜または銅膜とし上層を金膜とする積層膜、第２金属膜はニッケル膜または銅膜である。さらに、第１金属膜の厚さは第２金属膜の厚さと同じか、あるいは第２金属膜の厚さよりも厚く形成する。 （もっと読む）

【課題】配線の幅広配線部から突出した凸状配線部に形成されたビアについて、ストレスマイグレーション耐性を向上し得る半導体装置を提供する。
【解決手段】第１の配線１８と、第１の配線１８の上方に形成され、第１の配線１８に接続されたビア３８を一体的に有する第２の配線３４と、ビア３８に隣接して配置され、ビア３８と同層に形成された複数のダミービア４０ａ、４０ｂ、４０ｃ、４０ｄとを有している。 （もっと読む）

【課題】素子分離部への凹部の形成やエッチング残りなどの問題を生じることなく、ＮＭＯＳ形成領域およびＰＭＯＳ形成領域にそれぞれ引張り応力膜および圧縮応力膜を選択的に形成することができる、半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体層４上に、ＮＭＯＳ形成領域７を選択的に露出させる第１開口２８を有する第１マスク２６が形成され、引張り応力膜２３が形成された後、第１マスク２６が、第１マスク２６上に形成された引張り応力膜２３とともに除去される。また、半導体層４上に、ＰＭＯＳ形成領域６を選択的に露出させる第２開口２９を有する第２マスク２７が形成され、圧縮応力膜２２が形成された後、第２マスク２７が、第２マスク２７上に形成された圧縮応力膜２２とともに除去される。 （もっと読む）

【課題】歩留りが高く且つ配線間容量を十分に低減でき、且つ機械的強度を十分に得られるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に形成された複数の配線１０５と、第１の層間絶縁膜１０１に複数の配線１０５の少なくとも１つと接続するように形成されたビア１１３及びダミービア１０６とを有している。第１の層間絶縁膜１０１における互いに隣り合う配線１０５同士の間には空隙部１０９が選択的に形成されており、ダミービア１０６は、空隙部１０９と接する配線１０５Ａの下側に該配線１０５Ａと接続して形成され、ビア１１３及びダミービア１０６は、空隙部１０９を介することなく第１の層間絶縁膜１０１により周囲を覆われている。 （もっと読む）

【課題】画素アレイ部の各走査線から周辺回路部側へと引き出された引出し配線の断線を起因とする表示不良を防止できるようにする。
【解決手段】引出し配線Ｌdrawn を、第１配線層Ｌ１の第１引出し配線Ｌdrawn_L1と第２配線層Ｌ２の第２引出し配線Ｌdrawn_L2で形成し、その長手方向の端部で、コンタクトLCにより電気的な接続をとる。引出し配線Ｌdrawn を複数の配線層に配設することで、コンタクトLC間において何れかの配線層で断線しても、他方の配線層の引出し配線の存在により、コンタクトLC間の電気的な接続が維持されるので、断線を起因とする表示不良の発生は防止される。 （もっと読む）

【課題】レジストマスクを用いたフォトリソ工程を追加することなく、微細な容量コンタクトプラグ上部の面積を拡大させることが可能なＣＯＢ型ＤＲＡＭの製造方法を提供する。
【解決手段】製造方法は、層間膜８にコンタクトホールを形成後、コンタクトホールに第一の導電材料を埋め込みエッチバックして、第一のコンタクトプラグ１０を形成する工程、層間膜８をエッチングして第一のコンタクトプラグ１０上部を露出させる工程、及び、層間膜８及び第一のコンタクトプラグ１０上に第二の導電材料を成膜しエッチバックして、自己整合的に第一のコンタクトプラグ１０上部周囲に第二の導電材料１１を残すことで、プラグ１０上部を拡大した第二のコンタクトプラグを形成する工程、とを有する。 （もっと読む）

【課題】製造工程を増大させることなく、酸化銅の成長を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】半導体装置１０は、電極１２が設けられた主面に、絶縁層１３、銅薄膜１４、銅再配線（配線）１５、酸化銅１６、塩基性炭酸銅（保護膜）１７、及び、樹脂絶縁層１８が順次形成されており、酸化銅１６の界面を、二酸化炭素の濃度制御によりｐＨ値が６≦ｐＨ＜７に制御された炭酸水に浸漬させることで、炭酸銅ＣｕＣＯ_３及び水酸化銅Ｃｕ（ＯＨ）_２の復塩である塩基性炭酸銅１７を形成する工程を有する。 （もっと読む）

【課題】貫通電極を有する半導体装置の製造コストを低減することのできる技術を提供する。
【解決手段】半導体基板４を貫通するリング状の溝部１４を半導体基板４の裏面側から形成し、リング状の溝部１４の内部と半導体基板４の裏面に絶縁膜７を形成した後、リング状の溝部１４の内側の絶縁膜７および半導体基板４に、貫通孔５を半導体基板４の裏面側から形成し、半導体基板４の表面に形成された表面保護絶縁膜２を貫通孔５の底面に露出させる。続いて、貫通孔５の底面に露出する表面保護絶縁膜２を除去して開口部６を形成し、素子面電極３を露出させた後、素子面電極３に接続するコンタクト電極９を貫通孔５および開口部６の内壁に形成し、コンタクト電極９と同一層からなるパッド電極９ａを半導体基板４の裏面に形成する。 （もっと読む）

【課題】エアギャップにより配線間の寄生容量を低減しつつ、安定したエアギャップを形成できる半導体装置を提供する。
【解決手段】基板１と、この基板１上に形成された第１の絶縁膜２と、この第１の絶縁膜２上に形成された複数の金属配線３と、この金属配線３および上記第１の絶縁膜２を覆う第２の絶縁膜４と、この第２の絶縁膜４上に形成された第３の絶縁膜５とを有する。一対の隣り合う金属配線３の間に、溝部７内に、エアギャップ６が設けられている。金属配線３の間隔ＬＷが所定の間隔ＬＷに対する変動量に応じ、上記第２の絶縁膜４の膜厚は調整されている。 （もっと読む）

【課題】 高い漏れ抵抗を有し、かつ、金属残留物が相互接続誘電体の上面に存在しない、半導体相互接続構造体及びその製造方法を提供する。
【解決手段】 導電性構造部（すなわち、導電性材料）が誘電体材料の上面と同一平面上にはなく、代わりに導電性材料が誘電体材料の上面より下に陥凹する、相互接続構造体が提供される。誘電体材料の上面より下に陥凹することに加えて、相互接続構造体の導電性材料は、あらゆる面（すなわち、側壁面、上面及び底面）が拡散障壁材料で囲われる。従来技術の相互接続構造体とは異なり、陥凹した導電性材料の上面上に配置された障壁材料は、開口部が陥凹した導電性材料を含むように配置される。 （もっと読む）

【課題】電磁波検出素子の製造に際し、フォトダイオードなどの半導体層の下層に配置される層間絶縁膜の材料制約を緩和する。例えば、有機系材料からなる層間絶縁膜の配置を可能にする。
【解決手段】ＴＦＴアレイが形成された基板１の上に、ＴＦＴアレイを覆うように層間絶縁膜１２を形成した後、ＰＩＮ型のフォトダイオード層６の形成前に、フォトダイオード層６よりエッチング速度の遅いＩＺＯ膜１４を形成し、フォトダイオード層６の一部を、ＩＺＯ膜１４が露出するまでドライエッチング処理により除去してパターニングした後、露出したＩＺＯ膜１４をフォトリソグラフィー技術により除去してパターン化することにより下部電極１４ａを形成する。 （もっと読む）

【課題】微細化を進める際に製造容易な構造を提供する。
【解決手段】基板の平面方向において連続して配置されるMOSトランジスタを有する半導体装置において、ゲート電極および該ゲート電極間を接続する配線部（矢印１３で図示する箇所）が、拡散層１４が形成される基板１０の表面より下層に埋め込まれている。基板１０の表面には、ソース・ドレイン領域として機能する拡散層１４どうしを分離するSTI構造の第一の素子分離領域１２が形成されている。そして該第一の素子分離領域１２が存在する層より下の層に、隣接するMOSトランジスタのチャネル領域どうしを分離するSTI構造の第二の素子分離領域１１が形成されている。 （もっと読む）

【課題】十分なＥＭ耐性および配線間ＴＤＤＢ寿命を確保しつつ、層間絶縁膜の低誘電率化を行っても絶縁膜ライナー膜厚を薄くすることができ、配線間の実効比誘電率Ｋｅｆｆを低減した高速で高信頼性な配線を得ることができる。
【解決手段】第１の絶縁膜１には配線溝Ｍ１が形成されており、配線溝Ｍ１内にはＣｕ膜２ｂが設けられている。Ｃｕ膜２ｂの上にはＳｉＣＮ膜３ａ、ＳｉＣＯ膜３ｂおよびＳｉＯＣ膜４ａが順に設けられており、ＳｉＯＣ膜４ａはＳｉＣＮ膜３ａおよびＳｉＣＯ膜３ｂよりも低誘電率な絶縁膜である。ＳｉＣＯ膜３ｂの上面には、高密度化処理が施されて高密度膜３ｃが形成されている。 （もっと読む）