【課題】銅ダマシン関連のバック・エンド領域におけるエッチング装置等の運用に関して、無駄時間が発生していることが明らかとなった。すなわち、たとえば、銅ダマシン配線における層間膜のドライ・エッチング工程においては、５分に１度程度の高頻度でステージ温度の切り替えが発生していることが明らかとなった。これは、ドライ・エッチングのステージ温度等のデータが製造実行システムに登録されていないために、ロット優先度の高いロットが仕掛となるたびに、高頻度でステージ温度の切り替えが発生しているからである。
【解決手段】本願発明は、エッチング・ステージ温度等のように、条件変更に比較的長い準備時間を要する処理条件を製造実行システムに登録しておくことによって、効率のよいウエハ・プロセスの進行管理を実現するものである。 （もっと読む）

【課題】パッドと半導体装置の製造方法において、パッドの配置密度を向上させると共に、電気的試験で使用されるプローブによってパシベーション膜が欠損するのを防止する手段の提供。
【解決手段】開口面以外がパシベーション膜４０、４１で覆われたパッド３７ｂにおいて、半導体装置に設けられた三角形状又は台形状の第１の金属膜３７ｘと、第１の金属膜３７ｘ上であって、パッド３７ｂの開口面の一部分に開口４１ａの側面と接するように形成された第２の金属膜３７ｙとを備えたパッドとする。 （もっと読む）

【課題】エッチング時におけるホール径が小さく、アスペクト比が高い場合においても、テーパ角を良好にコントロール可能なコンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法を提供する。
【解決手段】基材１上に形成された膜２上に金属膜３を形成する。そして、金属膜３上にレジストマスク４を形成する。このレジストマスク４を用い、金属膜３をドライエッチングするとともに、ドライエッチングによるレジストマスク４の後退量を制御して、開口側面５ａが膜に対して第１の傾斜角度を有する金属マスク５を形成する。第１の傾斜角度を有する金属マスク５を用いて膜をドライエッチングすることで、基材１の表面に形成された導電部６を露出させるとともに、開口側面５ａが導電部６に対して第１の傾斜角度に応じた第２の傾斜角度を有する孔を形成する。そして、金属マスク５を除去するコンタクトホールの形成方法である。 （もっと読む）

【課題】コンタクトのホール加工等におけるドライエッチングにおいて、エッチング対象のパターン占有率が微小であっても、エッチング終点を安定して検出することができる技術を提供する。
【解決手段】ドライエッチング終点検出方法であって、コンタクトホール等のドライエッチング工程において、プラズマ発光のスペクトル分析を利用するものである。そして、２波長の発光強度比の時系列データを二次微分演算して第２変極点（ｊｕｓｔ２）４０２でエッチング終点を検知することにより、エッチング終点検出の安定化を達成する。また、異常放電を同時に検出することにより、外乱を排除し、エッチング終点検出の安定化を達成する。 （もっと読む）

複数のパルスで陽極とターゲット間に電力を印加することによってＴａＮ層（４）を被着し、ターゲットから基板（２）へ反応的にＴａをスパッタしてＴａNシード層（４）を形成する方法から成る。Ｔａ層（５）は複数のパルスにおける電力を印加すると共に、前記基板（２）を支持するペデスタルに高い周波数信号を印加することによって前記ＴａＮシード層（４）の上に被着され、前記基板（２）に隣接した自己バイアス場を生成する金属化構造体（１）を被着する方法。
（もっと読む）

【課題】疎密に配置された複数のパターンを正確に形成できるパターン形成方法を提供する。
【解決手段】基板１４上に第１絶縁膜１５を形成し、第１絶縁膜１５上に疎密に配置された第１開口パターン３１ａ〜３１ｄを有する第１マスク材３１を形成し、第１マスク材３１を用いて第１絶縁膜１５をエッチングして第１開口パターン３１ａ〜３１ｄを転写する工程と、第１マスク材３１を除去し、第１開口パターン１５ａ〜１５ｄの上面を塞いで第１絶縁膜１５上に、第１絶縁膜１５と異なる材質の第２絶縁膜３２を形成する工程と、第２絶縁膜３２上に、第１開口パターン１５ａ〜１５ｄと対向する第２開口パターン３６ａ〜３６ｄを有する第２マスク材３６を形成し、第２マスク材３６を用いて第２絶縁膜３２をエッチングし、第２マスク材３６を用いて第１絶縁膜１５を予め定められた深さまでエッチングする工程と、を具備する。 （もっと読む）

【課題】信頼性の高い不揮発性半導体メモリを提供できる。
【解決手段】本発明の例に関わる不揮発性半導体メモリは、複数のメモリセルが配置されるメモリセルアレイ領域１００と、メモリセルアレイ領域１００の周囲を取り囲む周辺回路領域と、周辺回路領域とメモリセルアレイ領域１００との境界部分であるセルアレイ隣接領域１０５と、メモリセルアレイ領域１００内に層間絶縁膜を介して設けられる複数の第１導電線ＳＬと、セルアレイ隣接領域１０５内に層間絶縁膜を介して設けられる複数の第２導電線Ｍ２とを具備し、複数の第２導電線Ｍ２はその配線内にスリット５０が形成されていることを備える。 （もっと読む）

【課題】半導体装置の多層配線構造において、下部Ｃｕ配線と上部絶縁層との界面に、優れた密着性と耐酸化性と拡散バリア性を有する新規界面層を形成する。
【解決手段】半導体装置の多層配線構造は、半導体ウェハ（１）上に形成した第１の絶縁層（２）と、前記第１の絶縁層上（２）に形成されるＣｕ配線層（４）と、前記Ｃｕ配線層上（４）に形成される第２の絶縁層（６）と、前記Ｃｕ配線層（４）と前記第２の絶縁層（６）との界面に形成される金属酸化物層（５）と、を備える。金属酸化物層（５）は、Ｃｕ配線層（４）上にＳｎまたはＺｎなどの金属を浸漬メッキし、その後このメッキ層を酸化性雰囲気中で加熱処理して形成される。 （もっと読む）

【目的】コンタクトプラグ材料の基板への拡散を抑制する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、半導体基板２００と導通するコンタクトプラグとなるＣｕ膜２６０と、Ｃｕ膜２６０の少なくとも底面側に、半導体基板２００と接触して配置された柱状結晶構造をもつＴｉＮ膜２４２と、Ｃｕ膜２６０の少なくとも底面側に、ＴｉＮ膜２４２と接触して配置された、ＴｉＮのアモルファス膜２４４と、Ｃｕ膜２６０の底面側と側面側に、少なくとも一部がアモルファス膜２４４とＣｕ膜２６０とに接触して配置された、ＴｉＮ膜２４２材と同じ材料で柱状結晶構造をもつＴｉＮ膜２４６と、Ｃｕ膜２６０の側面側に配置されたＳｉＯ_２膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】シリコンエピタキシャル層と配線材料との間でショートが発生しない半導体装置の製造方法、コンタクトプラグの形成においてコンタクトホールの径の拡大を抑制する半導体装置の製造方法、これらの目的を効果的に達成できる半導体製造装置を提供する。
【解決手段】シリコン表面に形成された第１の酸化シリコン膜２と、第１の酸化シリコン膜２とは形成方法の異なる第２の酸化シリコン膜３とを有し、各々の酸化シリコン膜２，３の少なくとも一部が露出して共存するシリコン基板１を前処理する前処理工程を備えた半導体装置の製造方法であって、前記前処理工程は、第１の酸化シリコン膜２を除去して前記シリコン表面を露出させるエッチング工程を有し、前記エッチング工程は、第１の酸化シリコン膜２と第２の酸化シリコン膜３とを同じエッチングレートでエッチングすることを特徴とする。 （もっと読む）

【課題】銅配線層を電解メッキ法で形成する際に電極となるシード層の溶解に起因する銅メッキ層の欠陥の発生を抑制する電解メッキ液及び該メッキ液を用いた電解メッキ方法を提供する。
【解決手段】電解メッキ液として、極性溶媒と、前記極性溶媒中に溶解した硫酸銅を含み、さらに添加剤として、硫黄化合物よりなるアクセラレータと、前記アクセラレータよりも小さい分子量を有する還元剤とを添加した電解メッキ液を使う。 （もっと読む）

【課題】隣接するマスクパターンが揃った状態に形成できるマスクパターンを提供する。
【解決手段】下地層のシリコン酸化膜７上にマスク用の多結晶シリコン膜８を形成する。その上にシリコン酸化膜９を成膜し、リソグラフィ処理でラインパターン９ａに加工し、シリコン窒化膜を膜厚ｄで形成しスペーサ加工する。スペース領域にシリコン酸化膜１２ａを埋め込み、シリコン窒化膜を除去して間隔ｄの空隙部を形成する。ラインパターン９ａ、１２ａを利用してＲＩＥ加工して多結晶シリコン膜８をエッチングし、さらにＣＤＥ加工で横方向にｗだけエッチングする。ラインパターン９ａ、１２ａを除去すると幅寸法Ａのラインパターン８ａを間隔Ｂを存したパターンを得ることができる。 （もっと読む）

【課題】 耐湿（耐水分、耐水素）性の優れた強誘電体膜を有するキャパシタのパッド構造を備え、パッドに傷が生じても、水素、水分に対する耐性を回復することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体基板の上方に電極間に挟まれた強誘電体膜を備えたキャパシタを形成する工程と、半導体基板の上方にキャパシタの電極と電気的に接続されるパッド電極を形成する工程と、半導体基板の上方にパッド電極を保護する保護膜を形成する工程と、保護膜にパッド電極の少なくとも一部が露出する開口部を形成する工程と、パッド電極の表面に測定端子を当てる工程と、測定端子を当てたパッド電極の表面をエッチングする工程と、保護膜とパッド電極の開口部を覆う水素吸蔵膜を形成する工程と、を含む。 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体素子１１は、半導体素子１１の主面に形成された電極パッド１０と、半導体素子１１の主面及び電極パッド１０の周辺部を被覆することにより、電極パッド１０表面に露出領域を画定するカバー層１２と、カバー層１２及び電極パッド１０の露出領域を被覆するとともに、電極パッド１０の中心を基準として点対称となる部位に、露出領域に到達し且つカバー層１２を露出させる貫通孔１３ｈを有する絶縁層１３と、を備える。このような構成の半導体装置１によれば、半導体装置の信頼性が向上する。 （もっと読む）

【課題】 半導体基板のストリートに合金層を形成すること無く、しかもバリア層の横方向エッチングであるサイドエッチング量が少ない半導体装置および半導体装置の製造方法を提供する。
【解決手段】 半導体装置の入出力端子となる電極パッド２と、電極パッド２上に順次設けるバリア層および共通電極層６と、この共通電極層６上に設ける突起電極１１を有する半導体装置において、バリア層は、２層からなるとともに、突起電極１１材料または共通電極層６材料と電極パッド２材料とが相互に拡散することを抑制する材料からなり、共通電極層６側の第２のバリア層５は、電極パッド２側の第１のバリア層４より膜厚が薄い半導体装置およびその製造方法により、第２のバリア層５のサイドエッチング量を少なくすることが可能となり、さらに半導体基板のストリートに合金層が形成されることはない。 （もっと読む）

【課題】小型化が可能な半導体チップ及び半導体装置を提供する。
【解決手段】上面、底面、及びこれらの面を接続する側面１３を有する半導体基板１１と、上面にあり、半導体基板１１に形成された半導体素子と接続された上部配線１５と、底面にあり、側面１３で囲まれた内側に側面１３から離間して配置された複数の接続端子２６と、半導体基板１１を貫通する貫通孔２１を通り、上部配線１５と接続端子２６とを電気接続する貫通配線２５と、接続端子２６間の底面にあり、接続端子２６とは凹部３１を隔てて配置された絶縁性の分離膜２７とを備えている。 （もっと読む）

【課題】半導体装置の異なる回路領域にそれぞれの要求特性を満足する配線を形成する。
【解決手段】所定基板上に配線の主要部を構成する第１の金属膜を形成し（ステップＳ１）、その上にエレクトロマイグレーション耐性向上に寄与するＴｉ，Ｚｒ等の不純物元素を含む第２の金属膜を形成する（ステップＳ２）。次いで、不純物元素を添加すべき配線の形成領域にある第２の金属膜は残し、不純物元素の添加が不要な配線の形成領域にある第２の金属膜を部分的に除去する（ステップＳ３）。その後、熱処理により、残る第２の金属膜の不純物元素を下の第１の金属膜に拡散させる（ステップＳ４）。これにより、不純物元素濃度の異なる第１の金属膜を基板上に形成できる。これを用いて配線を形成することにより、異なる領域にそれぞれに適した配線を形成することが可能になる。 （もっと読む）

【課題】低温シリサイド膜を使用する半導体素子において、コンタクトプラグ形成時に、ＣＭＰ処理でスクラッチが発生し、隣接のプラグとの短絡が生じるのを防止する製造方法を提供する。
【解決手段】ＮＡＮＤフラッシュメモリのゲート電極ＭＧ、ＳＧ、ＰＧにコバルトシリサイド膜４を設ける。これらのゲート電極の上にプラズマＴＥＯＳ膜からなるシリコン酸化膜５、シリコン窒化膜７、プラズマＴＥＯＳ膜からなるシリコン酸化膜９を形成し、その上面にプラズマシラン膜１０を形成する。これらの絶縁膜膜を貫通してシリコン基板１の表面に達するコンタクトホールを形成し、内部に窒化チタン膜とタングステン膜を埋め込んでコンタクトプラグ１１を設ける。スクラッチ耐性の高いプラズマシラン膜を設けたので、タングステン膜を成膜した後のＣＭＰ処理において、プラグに曲がりが発生せず、隣接のプラグとの短絡が生じない。 （もっと読む）

【課題】データ読み書きの繰り返しによるＶｔｈの変動を抑制する。
【解決手段】本発明の半導体装置は、第１の層間絶縁膜１中に形成された下層配線２を備え、第１の層間絶縁膜１と下層配線２の上に形成された絶縁膜３を備え、絶縁膜３の上に形成された第２の層間絶縁膜４を備え、第２の層間絶縁膜４の上に形成され下層配線２にビアホール６を介して接続されたＡｌ製の上層配線５を備え、上層配線５の上面および側面に形成されたアルミナ膜８を備え、上層配線５の上に形成された第３の層間絶縁膜９を備えたものである。 （もっと読む）

【課題】配線回路パターンを形成するエッチングにおいて、加工変換差のバラツキを抑制すると共に、ウエハを載置する下部電極の温度を短時間で切り替え可能にする。
【解決手段】本発明の半導体製造装置は、反応室２と、半導体基板５を載置する下部電極４と、反応室２内に下部電極４と対向するように配設された上部電極３とを備え、２つの電極３、４間に高周波電力を供給してプラズマを発生させるように構成されたものであって、反応室２の外側に、発光した光を反応室２の透明な室壁２ａを通して上部電極３の周辺部に照射して加熱する発光加熱装置６を配設したものである。 （もっと読む）