【課題】半導体素子に設けられた電極の近傍に発生する応力を低減し、半導体素子の破損や、特性不良の発生を防止することができる半導体装置を提供する。
【解決手段】半導体素子６を有する半導体装置において、半導体素子６にはこの半導体素子６の表裏を貫通する電極２が設けられ、この電極２は中空部分を有し、この中空部分には半導体素子６と電極２との間に発生する応力を低減するための応力緩和材１を形成する。例えば、応力緩和材１には、感光性樹脂からなる低弾性体や、ＳｉＯ_２、ポリシリコン、導電性ペーストなどの材料を用いる。 （もっと読む）

銅系のメタライゼーション系を有する高度な半導体デバイス（２００）において、デバイス領域（２５０Ｄ）における実質的にアルミニウムフリーのバンプ構造（２１２Ｄ）と、テスト領域（２５０Ｔ）における実質的にアルミニウムフリーのワイヤボンド構造（２１２Ｔ）とが、製造プロセスに基づいて形成され、これらのデバイス領域内に同一の最終誘電層スタック（２０３）が形成されうる。基板を、製品基板とするか、実際の半導体デバイス（２０２Ｄ）の信頼性を推定するテスト基板とするかを判断することによって、プロセス工程数を削減することができる。例えば、銅系のコンタクト領域（２０７Ｄ，２０７Ｔ）の上にニッケルのコンタクト素子が形成され、このニッケル（２１３）は、その上にワイヤボンディングを行うか、またはバンプ材料を形成するためのベースとなりうる。
（もっと読む）

【課題】ＩＴＯ等の酸化物透明導電膜の上に直接、光反射率が高いＡｌ系合金膜を成膜した欠陥のない積層導電膜を提供すること。
【解決手段】本発明の一態様に係る積層導電膜は、光透過性を有する透明導電膜と、前記透明導電膜上に直接積層して形成され、前記透明導電膜との界面近傍に窒素原子、酸素原子の少なくとも１種類以上を含むことにより、前記透明導電膜に電気的に接続されるＡｌ又はＡｌを主成分とするメタル導電膜とを有する。また、メタル導電膜は、透明導電膜との界面近傍にさらに周期律の８族元素のＦｅ、Ｃｏ、Ｎｉ、４ｂ族元素のＣ、Ｓｉ、Ｇｅから選ばれる少なくとも１種類以上の原子を含む。 （もっと読む）

【課題】貫通電極が設けられた配線基板又は半導体装置などの貫通電極付き基板の製造方法において、生産性が高く、低コストで製造できる方法を提供する。
【解決手段】導電性ポスト１２が立設する支持板１０と、スルーホールＴＨが設けられた基板２０ａ〜２０ｆとを用意し、スルーホールＴＨに導電性ポスト１２を挿通させた状態で基板２０ａを支持板１０の上に配置した後に、基板２０ａの上及びスルーホールＴＨの内面と導電性ポスト１２との隙間に絶縁層２２を形成する一連の工程をｎ回（ｎは２以上の整数）繰り返して、支持板１０の上に基板２０ａ〜２０ｆと絶縁層２２とを交互に積層する。その後に、支持板１０と基板２０ａとの間及び基板２０ａ〜２０ｆ間の絶縁層の側面から水平方向に切断することにより、貫通電極３２を備えた複数の基板２０ａ〜２０ｆを得る。 （もっと読む）

【課題】半導体装置や表示装置などの製造工程における凹凸を有する被加工基板表面に設けた平坦化膜の平坦化方法において、高価な装置を用いずに簡便な方法で薄い平坦化膜でも高い平坦度を得ることができる平坦化方法を提供する。
【解決手段】表面に有機材料よりなる平坦化膜を設けた凹凸を有する被加工物の平坦化方法であって、光透過性基板の一方の主面上に光触媒層を有する平坦なテンプレートを形成する工程と、該テンプレートの前記光触媒層と前記被加工物の前記平坦化膜とを密着させながら、前記光透過性基板の他方の主面側より紫外線または可視光を照射する工程と、前記光触媒層に光触媒反応による活性種を生成させ、該活性種により前記平坦化膜表面の凸部を優先的に除去して前記平坦化膜を平坦化する工程と、を含むことを特徴とする。 （もっと読む）

【課題】従来の半導体装置では、層間絶縁層のＳＯＧ膜から発生する脱ガスにより接続用電極が酸化し、接続用電極上の抵抗値が低減され難いという問題があった。
【解決手段】本発明の半導体装置では、接続用電極２６上のＴＥＯＳ膜２７、ＳｉＮ膜２８に開口領域２９、３１が形成される。開口領域２９、３１では、接続用電極２６上にメッキ用金属層３２、Ｃｕメッキ層３４が積層される。そして、接続用電極２６が開口領域２９、３１から露出する際、ＳＯＧ膜１４、２２が露出することがなく、接続用電極２６がＳＯＧ膜１４、２２から発生する脱ガスにより酸化されず、接続用電極２６上の抵抗値が低減される。 （もっと読む）

【課題】微小ビアでの接続信頼性を確保した信頼性の高い半導体装置を提供すること。
【解決手段】半導体基板１１と、半導体基板１１上に配されるとともに、少なくとも１以上の第１配線層、少なくとも１以上の第１絶縁層、及び第１ビアを有する第１配線構造体１２と、第１配線構造体１２上に配されるとともに、少なくとも１以上の第２配線層１５、少なくとも１以上の第２絶縁層１４、第２ビア１６、及び第３ビア１９を有する第２配線構造体１７と、第２配線構造体１７上に設けられた外部端子１８と、を備える半導体装置において、第２配線構造体１７の第２配線層１５と外部端子１８に接合される第２ビア１６は、外部端子１８側の端部に接合界面１６ａが配されている。 （もっと読む）

【課題】ＳｉＯＮ_x膜系のパッシベーション膜２１とポリイミド膜２２の２層構造からなる保護膜２０を有する半導体チップにおいて、アセンブリ時にアセンブリ冶工具が保護膜２０と干渉せず、耐湿信頼性の低下を起こさない半導体チップを得ること。
【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材１０の最上層の層間絶縁膜１１に形成された電極パッド１２と、層間絶縁膜１１上の全面と電極パッド１２の周縁部を覆い、電極パッド１２の中心部が開口した第１の開口領域３１を有するパッシベーション膜２１と、パッシベーション膜２１上の全面に形成されるポリイミド膜２２と、を備え、ポリイミド膜２２は、電極パッド１２の形成位置に対応する位置に第２の開口領域３２を有し、第２の開口領域３２は、ポリイミド膜２２の上面から所定の深さまでの領域では、第１の開口領域３１よりも広い。 （もっと読む）

【課題】金属配線層同士のショートを防止することの可能な半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜２２Ｄがポジ型の材料からなる場合には、層間絶縁膜２２Ｄのうち金属配線層２３，２４との対向部分の残膜率がゼロとなる露光感度よりも低い露光量で上記対向部分の所定の領域を露光したのち層間絶縁膜２２Ｄを現像する。一方、層間絶縁膜２２Ｄがネガ型の材料からなる場合には、露光感度よりも高い露光量で上記所定の領域を露光すると共にその露光量よりも高い露光量で層間絶縁膜２２Ｄのうち上記所定の領域を除く領域を露光する。次に、層間絶縁膜２２Ｄを含む表面全体に対して金属酸化処理を行ったのち、酸化反応を利用したアッシングを行うことにより層間絶縁膜２２Ｄのうち上記所定の領域に対応する部分（残膜２２Ｅ）を除去する。 （もっと読む）

【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ貫通孔４４の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成する。
【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に熱酸化膜４５を介して配線金属４７からなる貫通配線１６が充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板を製造する方法であって、基板１８をエッチングして貫通孔４４を形成する第１の工程と、基板１８を加熱することにより第１の工程で形成された貫通孔４４の内壁に熱酸化膜４５を成膜する第２の工程と、第２の工程の後に基板１８の表面に緩衝膜材料４８を塗布及び熱硬化させて緩衝膜１７を形成する第３の工程と、第３の工程の後に貫通孔４４の内部に配線金属４７を充填して貫通配線１６ａ〜１６ｃを形成する第４の工程とを有する。 （もっと読む）

【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ製造工程を簡略化する。
【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に絶縁膜３２ａを介して配線金属４７からなる貫通配線１６ａが充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板２を製造する方法であって、基板１８の表面に緩衝膜材料を塗布する第１の工程と、緩衝膜材料を選択的に除去して開口４６を形成する第２の工程と、緩衝膜材料を熱硬化させて開口４６を有する緩衝膜１７を形成する第３の工程と、緩衝膜１７をエッチングマスクとして用いて緩衝膜１７の開口から表出する基板１８を選択的にエッチングし、貫通孔４４を形成する第４の工程と、貫通孔４４の内部に配線金属４７を充填して貫通配線１６を形成する第５の工程とを有する。 （もっと読む）

【課題】 感光性樹脂組成物を、シリコン系基板に塗布する際に、塗布による塗膜の均一性の低下と泡の巻き込み等の欠陥を低減することのできる半導体装置の製造方法を提供すること。
【解決手段】 アルカリ可溶性樹脂（Ａ）１００重量部と、感光材（Ｂ）１〜１０
０重量部と、を含む感光性樹脂組成物を、シリコン系基板（Ｃ）上に塗布する直前に、前記シリコン系基板（Ｃ）上を溶剤（Ｄ）で前処理することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】より工数を少なく、安価に製造することが可能な電気回路素子およびその製造方法を提供する。
【解決手段】基板１１上にインダクタ及びキャパシタを備え、インダクタは、基板１１上に設けられた第１の絶縁層１２と、第１の絶縁層１２上に設けられた第１の配線層２２と、第１の配線層２２を覆い第１の絶縁層１２上に設けられた樹脂層からなる第２の絶縁層１４と、第２の絶縁層１４上に設けられ第１の配線層２２と導通する第２の配線層からなる渦巻き状のコイル２３とから構成され、キャパシタ２４は、第１の絶縁層１２上に形成された第３の配線層２４ａと、第２の絶縁層１４上に形成された第４の配線層２４ｂとが、第２の絶縁層１４を介して対向する位置に配置されることにより構成され、インダクタの渦巻き状のコイル２３と、キャパシタ２４を構成する第３の配線層２４ａまたは第４の配線層２４ｂのいずれかとが、電気的に接続されている。 （もっと読む）

【課題】 本発明の目的は、半導体装置を製造する際に、半導体ウエハーに化学増幅型レジストを用いて回路を形成するときに生じるＴ−トップの現象等の不具合を抑制することが可能な半導体装置の製造方法を提供することにある。
【解決手段】 半導体用ウエハーに化学増幅型レジストを用いて回路配線を形成する回路形成工程と、前記回路配線を形成した後に、前記回路配線を保護するように硬化膜を形成する硬化膜形成工程とを有する半導体装置の製造方法であって、前記硬化膜は、ポリベンゾオキサゾール構造またはポリベンゾオキサゾール前駆体構造を有するアルカリ可溶性樹脂と、光照射で酸が発生する物質と、溶剤とを含む感光性樹脂組成物の硬化物で構成されてなり、前記感光性樹脂組成物中に、Ｎ−メチル−２−ピロリドンを実質的に含まないことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ダイシング工程等で発生する基板クラックの影響を半導体装置の回路素子形成領域に及ばないようにする。
【解決手段】Ｓｉ基板１３に回路素子形成領域１４と当該回路素子形成領域を覆う表面保護膜１６が形成されている。表面保護膜１６の端部における膜厚Ａが、回路素子形成領域１４上の膜厚Ｂよりも厚くなっている。 （もっと読む）

電子素子、特にＴＦＴ、蓄積コンデンサまたはスタック装置の導電層間の交差部等を備えるものが開示されている。電子素子は、電極を形成する第１の導電層を基板上に備える。第２の導電層により形成された第２の電極は第１の電極から少なくとも誘電体層により隔てられている。この誘電体層は電気絶縁材料の中間層、好ましくは絶縁破壊に対して高い耐性を有する中間層と、光パターニング可能な電気絶縁材料のさらなる層とを包含する。 （もっと読む）

【課題】絶縁層の伸縮による基板の湾曲や、絶縁層と基板との剥離を防止するとともに、端子どうしの間で絶縁性を高めた半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、一面に第一絶縁部１２が形成された半導体基板１１を有する。第一絶縁部１２には、第一導電部１３を覆う第二絶縁部１４が重ねて配される。第二絶縁部１４には第二導電部１５が重ねて配される。第二絶縁部１４には、第二導電部１５を覆う第三絶縁部１６が配される。互いに隣接する構造体１７どうしの間には、第三開口部１９が形成されている。この第三開口部１９は、第三絶縁部１６および第二絶縁部１４を貫通し、第一絶縁部１２を露呈させる。 （もっと読む）

【課題】高速情報処理用デジタル集積回路チップ内、およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線構造において、インピーダンス制御された高密度微細多層配線構造の製造方法を提供する。
【解決手段】フォトリソグラフィによりビア穴が形成された絶縁層４，４Ａ，４Ｂ，４Ｃと、絶縁層を介して積層された信号線７，７Ａ及びグランド層３，３Ａとを備える。絶縁層、信号線、グランド層を重ねると共に、上下のグランド層をビア６，６Ａ，６Ｂによって接続してシールド壁を形成する。信号線を中間に、グランド層を上側および下側に配置したデュアルストリップ線路を形成する。 （もっと読む）

【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。 （もっと読む）

【課題】ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供する。
【解決手段】能動素子２を有する基体１の第１の面１Ａに溝５を形成する工程と、溝５内に導電層９を形成して、能動素子２の電極３に接続する工程と、基体１上に光透過性基体２０を搭載する工程と、基体１を第１の面１Ａとは反対側の裏面側から溝５の底部５ｂまで薄化して、基体１の第２の面１Ｂに導電層９の表面９Ｓを露出する工程と、基体１を反転させ第２の面１Ｂ上に再配線を行って第１及び第２の面１Ａ、１Ｂに貫通する配線部１を形成する工程と、第２の面１Ｂ側の配線部２１上に電極１６を形成する工程とを有する。 （もっと読む）