【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】Ａｌ合金膜のシリコン残渣が除去できて、製造工程の簡素化、製造コストが低減される半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法はシリコン基板１上にシリコンを含有するＡｌ合金膜３を形成する工程と、Ａｌ合金膜３上にレジストパターン４を設ける工程と、レジストパターン４をマスクとしてＡｌ合金膜３をエッチングする工程と、エッチ後洗浄する工程と、２流体ノズル６によってシリコン残渣５を除去する工程とを備える。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法を提供する。また、層間絶縁膜、平坦化膜、ゲート絶縁膜等の絶縁膜、配線、電極、端子等の導電膜、半導体膜等の半導体素子の各部位の膜を形成する方法を提供する。また、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供する。
【解決手段】ガリウムと亜鉛を含む液滴を吐出して、基板上に膜パターンを形成する。または、印刷法により、基板上にガリウムと亜鉛を含む材料を用いて膜パターンを形成する。 （もっと読む）

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【課題】外部ストレスによる亀裂などの破損による形状不良や特性不良などの半導体装置の不良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製造歩留まりを向上させることを目的の一とする。
【解決手段】一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路において、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層を有する。外部ストレスに対する耐衝撃層と、その衝撃を拡散する衝撃拡散層とを設けることで、半導体集積回路の単位面積あたりに加えられる力を軽減し、半導体集積回路を保護する。衝撃拡散層は弾性率が低く、破断係数が高い方が好ましい。 （もっと読む）

【課題】パターンの３次元形状を大気圧下にて非破壊、非接触、高いスループットをもって高精度に測定することができ、高精度な形状寸法管理がなされた半導体装置およびその製造方法を提供する。
【解決手段】チップ形成領域１０２内の複数の検査領域に検査用パターンを形成する加工工程１８１と、検査工程とを含み、検査用パターンが、第１検査領域１０３ａに形成された繰り返しパターン１１２と、第２検査領域１０３ｂに形成された一様なパターン１１３とを有し、検査工程が、３次元のパターン形状を測定可能な光学的測定法を用いて、第１検査領域１０３ａにおける繰り返しパターン１１２のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法を用いて、第２検査領域１０３ｂにおける一様なパターン１１３の膜厚を測定する第２検査とを含むパターン検査工程を少なくとも有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】メモリセル領域の外部から内部への還元性元素の侵入を抑制するための半導体装置を提供する。
【解決手段】下部電極２６、第１誘電体膜２７、上部電極３１の積層構造からなるキャパシタＱを有するメモリセル領域Ａの周囲に形成され、下側導電膜２４〜２６、第２誘電体膜２７、上側導電膜２８〜３０を含む積層構造を有する環状パターン３３を半導体基板１の上方に有し、さらに、環状パターン３３の上下には、メモリセル領域Ａをさらに囲む導電性パターン、導電プラグを有している。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子と、半導体素子上の絶縁膜と、絶縁膜中に、欠陥の多い領域と欠陥の少ない領域とを有し、欠陥の多い領域は、金属元素が拡散され、絶縁膜の表面の一部と裏面の一部をつなぐ導電領域である半導体装置、及び、基板上に半導体素子を形成し、半導体素子上に絶縁膜を形成し、絶縁膜上に、半導体素子と電気的に接続された第１の導電膜を形成し、絶縁膜中にイオンを添加して、あるいはレーザビームを照射して、欠陥の多い領域を形成し、欠陥の多い領域上に、金属元素を含む導電材料を形成し、欠陥の多い領域に、金属元素を拡散させ、絶縁膜中に、第１の導電膜と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】 高さの異なる複数の配線層に対して同一工程によってビア孔を形成することができる。
【解決手段】 第１絶縁膜上に配線層を形成する工程と、第１絶縁膜の上方に第２絶縁膜を形成する工程と、下部電極と上部電極間に誘電体膜を有し、上部電極に対して下部電極及び誘電体膜が延在する容量素子の下部電極を第２絶縁膜上に形成する工程と、上部電極上及び誘電体膜上に第１膜を形成する工程と、第２絶縁膜上及び第１膜上に、第２絶縁膜及び第１膜よりもエッチング耐性が低い第３絶縁膜を形成する工程と、第３絶縁膜をエッチングして、配線層上の第２絶縁膜を露出する第１開口部、上部電極上の第１膜を露出する第２開口部、及び誘電体膜上の第１膜を露出する第３開口部を形成する工程と、第１開口部の下方にある配線層、第２開口部の下方にある上部電極、及び第３開口部の下方にある下部電極が露出するようにエッチングする工程と、を含む。 （もっと読む）

【課題】半導体装置表面に堆積された犠牲層を短時間に除去することができ、製造歩留りの向上する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、ゲート電極１、ドレイン電極２およびソース電極３を被覆し、半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０と、ドレイン電極２およびソース電極３の上方の第１のキャップ層７の位置に形成された複数の開口部１２と、開口部１２を第２のキャップ層１０により封止する封止部１２Ａとを有し、開口部１２を介して酸素プラズマを供給して犠牲層６をアッシング除去する半導体装置およびその製造方法。 （もっと読む）

【課題】端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられる導電膜を、エッチングを用いて作製する。
【解決手段】膜厚１μｍ以上１０μｍ以下のアルミニウムまたはアルミニウム合金を含む導電膜を、ウェットエッチングを用いて所定の膜厚となるまでエッチングした後、残りをドライエッチングでエッチングすることで、サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑える。サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑えることで、膜厚１μｍ以上１０μｍ以下といった厚膜のアルミニウムまたはアルミニウム合金を含む導電膜であっても、端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられるようにエッチングすることが可能となる。 （もっと読む）

【課題】コンタクトホールの開口が容易であり、歩留まりが改善され、キャパシタ特性が向上した強誘電体メモリ等の半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜６を形成する工程と、層間絶縁膜６を貫通し半導体基板表面を露出する第１のホール及び第２のホールを形成する工程と、第１のホール及び第２のホールにそれぞれ導電膜を埋め込んで第１のプラグ１０及び第２のプラグ１０を形成する工程と、層間絶縁膜６上に第１のプラグ１０と接続し、順に積層された導電性バリア膜、下部電極、誘電体膜、及び上部電極を有するキャパシタＣを形成する工程と、キャパシタＣ、層間絶縁膜６、及び第２のプラグ１０を覆うように少なくとも１つのＡｌＯＮ層を有する水素バリア膜２０を形成する工程と、を備える。 （もっと読む）

【課題】１回の露光でより多くのホールを形成することが可能なホール形成方法を提供する。
【解決手段】ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。 （もっと読む）

【課題】プロセス条件で与えられるストレス以上に大きなストレスを薄膜に与えることが可能な成膜装置を提供すること。
【解決手段】 処理容器１と、処理容器１内に設けられた、被処理基板Ｗが載置される基板載置台３と、処理容器１内に、成膜原料を供給する成膜原料供給手段２７と、を具備し、前記基板載置台３の、前記被処理基板Ｗが載置される基板載置面３ａに、球面状の窪み３ｂ、又は球面状の膨らみ３ｃを持たせる。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同集積化の向上を図る。
【解決手段】複数の半導体素子が絶縁層を介して積層される半導体装置において、絶縁層を介して半導体素子を構成する半導体層が積層された構造を有し、一の半導体層が配線とコンタクトする領域が、絶縁層を介して設けられる他の半導体層と重畳するように配置された構成とする。当該コンタクトする領域は、該一の半導体層に設けられる一導電型不純物領域から延在するシリサイド層によって形成される。すなわち、一の半導体素子と配線とのコンタクト領域をシリサイドで形成すると共に上層半導体素子と重畳する位置に配置させ、該半導体素子を構成する一導電型不純物領域と配線とのコンタクト領域との間をシリサイドで連結する構成を有する。 （もっと読む）

【課題】 銅元素の半導体基板方向への拡散及び隣接した配線層間のリーク電流を抑制した半導体装置及びその製造方法を提供する。
【解決手段】 第一の絶縁膜と、第一の絶縁膜中に形成されたコンタクトプラグと、第一の絶縁膜上に形成されたリーク電流抑制層と、リーク電流抑制層上にリーク電流抑制層と積層構造をなすように形成された拡散抑制層と、拡散抑制層上に形成された第二の絶縁膜と、コンタクトプラグ上に形成される銅配線層と、を備えることを特徴とする半導体装置。 （もっと読む）

【課題】貫通孔を有するシリコンウエハの貫通孔にオーバーハング形状や内部ボイドがなくめっきを充填する方法を提供すること。
【解決手段】シリコンウエハ内の貫通孔開口部と同位置に開口部を有するプレートを一定の距離をおいてシリコンウエハの貫通孔開口部にプレート開口部を合わせて、めっき電極側に向けて配置してめっきを行う。プレート開口径は貫通孔開口径より少し小さくする。プレート開口径と貫通孔開口径Ｒの差を２ｘとしたとき、ｘ／Ｒを0.1〜0.3、シリコンウエハとプレートの距離を0.05ｍｍ〜1.0ｍｍとしたときに、前記課題を実現できる。プレートは、多孔質セラミックのような絶縁体でかつ多孔質材料が望ましく、シリコンウエハ表面のめっき成長も抑制できる。 （もっと読む）

【課題】基板上にマイクロパターンを高精度にかつ容易に形成することを可能とするマイクロパターンの製造方法を得る。
【解決手段】 マイクロパターンが上面６ａに形成される基板６と、前記マイクロパターンに対して反転されたパターン形状を有するフィルム状パターニング材１Ａとを用意する工程と、前記フィルム状パターニング材１Ａを前記基板６の上面に積層する工程と、前記フィルム状パターニング材１Ａが積層された基板６の上面に被パターニング材料７を塗布する工程と、前記基板６の上面６ａから前記フィルム状パターニング材１Ａを除去して、前記フィルム状パターニング材１Ａと反転されたマイクロパターンとなるように前記被パターニング材料７をパターニングし、それによって、被パターニング材料７からなるマイクロパターン７Ａを形成する工程とを備える。 （もっと読む）

【課題】高温かつ長時間の熱工程を経ても、酸化されないコンタクトプラグを備えた半導体装置とその製造方法を提供する。
【解決手段】半導体基板上にトランジスタを形成し、前記トランジスタ及び前記半導体基板を覆う層間絶縁膜を形成し、前記層間絶縁膜にこれを貫通する、１つ以上のコンタクトホールを開口し、前記コンタクトホールの側面に、酸化性ガスが拡散するのを防ぐ、絶縁性の酸化性ガス拡散防止膜を成膜し、前記酸化性ガス拡散防止膜の内側に、前記トランジスタの端子とコンタクトするコンタクトプラグ本体を埋め込んで、前記層間絶縁膜から発生する酸化性ガスが前記酸化性ガス拡散防止膜によって前記コンタクトプラグ本体に拡散するのを防止可能な構成を作り、この後、前記層間絶縁膜の上方に、前記コンタクトプラグ本体の１つと電気的に導通する、強誘電体膜を含む強誘電体キャパシタを形成する。 （もっと読む）